JP2022528731A - フォトディテクタ - Google Patents

フォトディテクタ Download PDF

Info

Publication number
JP2022528731A
JP2022528731A JP2021560086A JP2021560086A JP2022528731A JP 2022528731 A JP2022528731 A JP 2022528731A JP 2021560086 A JP2021560086 A JP 2021560086A JP 2021560086 A JP2021560086 A JP 2021560086A JP 2022528731 A JP2022528731 A JP 2022528731A
Authority
JP
Japan
Prior art keywords
regions
light absorption
contact
type
photodetector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021560086A
Other languages
English (en)
Other versions
JPWO2020212303A5 (ja
Inventor
セルゲイ オクホニン，
マキシム グリーヴ，
デニス サリン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actlight SA
Original Assignee
Actlight SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/387,011 external-priority patent/US10964837B2/en
Application filed by Actlight SA filed Critical Actlight SA
Publication of JP2022528731A publication Critical patent/JP2022528731A/ja
Publication of JPWO2020212303A5 publication Critical patent/JPWO2020212303A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/14652—Multispectral infrared imagers, having a stacked pixel-element structure, e.g. npn, npnpn or MQW structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

ｐｎ接合を形成するように配置されたｎ型（１５ｎ）及びｐ型（１５ｐ）光吸収領域と、それぞれの接点（Ｖ１、Ｖ２）に接続されたｎ＋（ｎ＋）及びｐ＋（ｐ＋）接触領域とを備えるフォトディテクタ装置である。光吸収領域及び接触領域はｎ＋ ｐ ｎ ｐ＋の配列で配置され、それによって、ｎ＋接点とｐ＋接点との間に印加される電圧が逆バイアスから順バイアスへ切り換えられた後、光子吸収に反応して前記光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトし、入射光輝度に反比例する時間遅延後にその接点間で電流の流れを開始させる。【選択図】 図２Ａ

Description

[0001]本開示は、フォトディテクタに関する。
[0002]従来のＰＮ又はＰＩＮフォトディテクタは、一定の逆バイアス電圧に保持されることによって動作される。入射光子は、光吸収領域において吸収されて、接点へ掃引される電子正孔対を生成し、それによって光電流量がフォトダイオードへの入射光の輝度に比例する。
[0003]逆バイアスから順バイアスへ切り換えられるパルス電圧を使用して動作する非従来型のフォトディテクタが米国特許出願公開第２０１２／３１３１５５Ａ１号に開示されている。順バイアスへの切換えによって光電流は装置構造を流れるように誘導される。ただし、光電流の流れの開始は瞬時的なものではなく、むしろ光入射の開始からの時間遅延の後に発生する。この時間遅延はトリガ時間と呼ばれる。トリガ時間は、光輝度の逆数に比例するため、トリガ時間は入射光の輝度の尺度として使用される。
[0004]図１Ａ及び図１Ｂは、米国特許出願公開第２０１２／３１３１５５Ａ１号に開示されているようなフォトディテクタ１のそれぞれ断面図及び平面図における概略表現である。成長方向、すなわちウェーハの面に直交した方向は、ｚ方向として示される。電圧ＶＧ１及びＶＧ２で保持される第１及び第２のゲートＧ１、Ｇ２はｙ方向に延出している。電子及び正孔が掃引される、ゲートに直交した方向はｘ方向である。図１Ａの断面ＡＡは、図１Ｂに示されるようにｘｚ面に存在する。ゲートＧ１、Ｇ２は、中心部分が入射光子の受光のために開放している光吸収層１５のいずれかの側に配置される。光吸収層１５は、検出対象の波長範囲の入力光子を吸収するのに適した、シリコン又はゲルマニウムなどの真性半導体又はドープ半導体でもよい。高ドープのｎ＋及びｐ＋領域は、ゲートを越えた本体領域１５のいずれかの側に配置され、光信号を読み出すための出力としての役割を果たす。フォトディテクタ１の層は、シリコンウェーハ及びバッファ層７を有する絶縁体上半導体（ＳＯＩ）基板３にエピタキシャルに作製され、基板３上に絶縁体層８が堆積される。ゲートＧ１、Ｇ２は導電材料（例えば金属、珪化物、又は半導体）から形成される。ゲートＧ１、Ｇ２は、例えば酸化シリコン又は窒化シリコンなどの絶縁体又は誘電材料４をはさんで光吸収層１５から離れて配置されている。フォトディテクタ１は、以下のバイアス電圧により動作される。負電圧ＶＧ１（例えば－２Ｖ）はゲートＧ１に印加され、負電圧又は零電圧Ｖ１がｎ＋領域に印加され、正電圧ＶＧ２（例えば２Ｖ）がゲートＧ２に印加され、正電圧Ｖ２（例えば１Ｖ）がｐ＋領域に印加される。フォトディテクタのトリガ時間は、光吸収層１５の電界と相関しており、したがってゲート電圧を調節することによって調整可能である。これらのバイアス条件の下で、例えば光ファイバー装置３０からゲート間の光吸収層１５に入射した光子は吸収され、以てその後バイアス電圧によって誘発される電界によって掃引され、したがってｎ＋領域とｐ＋領域との間を流れる電流として検出される電子正孔対を生成する。
[0005]本開示の一態様によれば、フォトディテクタ装置であって、半導体材料からなり、それぞれｎ型及びｐ型がドープされた第１及び第２の光吸収領域であり、光が前記フォトディテクタ装置に入射した時に光子の吸収に反応して電子及び正孔の対を生成するように構成された第１及び第２の光吸収領域と、半導体材料からなり、それぞれｐ型及びｎ型をドープされた第１及び第２の接触領域であり、前記第１及び第２の接触領域が前記第１及び第２の光吸収領域よりも高いドープ濃度を有し、それぞれｐ＋及びｎ＋と表記される第１及び第２の接触領域と、それぞれ前記第１及び第２の接触領域に接続された第１及び第２の接点と、を備えるフォトディテクタ装置が提供される。前記ｎ型及びｐ型光吸収領域並びに前記ｎ＋及びｐ＋接触領域がｎ＋ ｐ ｎ ｐ＋の配列で配置されることによって、前記ｎ＋接点とｐ＋接点との間に印加される電圧が逆バイアスから順バイアスに切り換えられた後、光子吸収に反応して前記第１及び第２の光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトし、それによって入射光輝度に反比例する時間遅延後に前記ｎ＋接点とｐ＋接点との間に電流が流れ始めるようにする。
[0006]いくつかの実施形態において、前記第１及び第２の光吸収領域が基板に対して並んで配置されている。前記第１及び第２の接触領域が、前記第１及び第２の光吸収領域のいずれかの側に横方向に離れて配置されてもよい。
[0007]いくつかの実施形態において、前記第１及び第２の光吸収領域が、基板に対して互いの上部に配置されたそれぞれのエピタキシャル層として形成されている。前記フォトディテクタ装置が、フォトディテクタのピクセルのアレイの範囲を定めるためにこの構造を通って垂直方向に延出する絶縁溝をさらに備えてもよい。前記絶縁溝が、前記フォトディテクタを独立して接触されたピクセルのアレイにさらに分割するために、前記第１及び第２の光吸収領域と、前記第１及び第２の接触領域の少なくとも一方を通って延出し、したがって適切な電子装置によって個別に読み出されることができる。前記フォトディテクタが、前記第１及び第２の接触領域の一方を形成している前記エピタキシャル層に配置された、例えば、シリコンＣＭＯＳ技術における半導体回路層をさらに備えてもよく、前記半導体回路層がバイアを介して前記ピクセルに電気接続された前記フォトディテクタのピクセルアレイのための読出センサのアレイを備える。前記フォトディテクタアレイの改良点において、それぞれ追加の絶縁溝によってサブピクセルのアレイに前記ピクセルがさらに分割される。ピクセル毎の前記追加の絶縁溝が、ピクセルの範囲を定める前記絶縁溝の内部に横方向に配置される。前記追加の絶縁溝が、前記第１及び第２の接触領域の一方及び前記第１及び第２の光吸収領域の少なくとも一方を通って垂直方向に延出するが前記第１及び第２の接触領域の他方には及ばないため、任意の１つのピクセルの複数のサブピクセルが共通して接触されたままとなり、それによって任意の一群のサブピクセルがバイアスされて、単一のピクセルユニットとして読み出される。
[0008]いくつかの実施形態において、前記第１及び第２の光吸収領域の一方が基板にエピタキシャル層として形成され、又は前記基板と一体的に形成され、前記第１及び第２の光吸収領域の他方が前記エピタキシャル層内の埋め込み領域として形成されるように、前記第１及び第２の光吸収領域が配置されている。
[0009]いくつかの実施形態において、前記第１及び第２の光吸収領域の一方が基板にエピタキシャル層として第１の部分に形成され、又は前記基板と一体的に形成され、前記エピタキシャル層又は基板内の埋め込み領域としての第２の部分に形成されるように、前記第１及び第２の光吸収領域が配置されており、前記第１及び第２の光吸収領域の他方が前記エピタキシャル層内の追加の埋め込み領域として形成されている。前記埋め込み領域及び前記追加の埋め込み領域が前記エピタキシャル層又は前記基板の一部によって横方向に分離されていてもよい。前記第１及び第２の接触領域の一方が、それぞれ前記第１又は第２の光吸収領域の埋め込み領域内のさらなる追加の埋め込み領域として形成されていてもよい。前記第１及び第２の接触領域が、それぞれ前記第１及び第２の光吸収領域の前記埋め込み領域内にそれぞれのさらなる追加の埋め込み領域として形成されていてもよい。
[0010]いくつかの実施形態において、前記第１及び第２の接触領域の一方が前記基板にエピタキシャル層として形成され、前記第１及び第２の光吸収領域の少なくとも一方が少なくとも部分的に、前記第１及び第２の接触領域の前記一方の前記エピタキシャル層に追加エピタキシャル層として形成されている。
[0011]いくつかの実施形態において、前記第１及び第２の接触領域の少なくとも一方がそれぞれ前記第１及び第２の光吸収領域の少なくとも一部を形成しているエピタキシャル層内に埋め込み領域として形成されている。
[0012]いくつかの実施形態において、前記第１及び第２の接触領域が、それぞれ前記第１及び第２の光吸収領域の少なくとも一部を形成しているエピタキシャル層内にそれぞれ横方向に離れて配置された第１及び第２の埋め込み領域として形成されている。
[0013]いくつかの実施形態において、前記第１及び第２の接触領域の一方が、それぞれ前記第１及び第２の光吸収領域の一方の少なくとも一部を形成しているエピタキシャル層内に形成され横方向に離れて配置された第１及び第２の埋め込み領域として形成されている。
[0014]前記光吸収領域が形成される半導体材料は、仕様を満たすために、光子のバンド間吸収がフォトディテクタによって必要とされるような所望のエネルギー範囲を超えて発生するように、バンドギャップを考慮して選択されることが理解されるであろう。２つの光吸収領域の半導体材料は同じでもよく、それによってｐ型領域とｎ型領域との間のｐｎ接合がホモ接合となり、又は２つの異なる半導体材料が選択されてもよく、それによってｐｎ接合がヘテロ接合となる。ヘテロ接合の場合、２つの異なる材料は、例えばＳｉＧｅＣ材料の系又はＧａＡｌＩｎＡｓＰ材料の系など、同一の材料の系に含まれてもよく、したがって互いに合金を形成可能である。
[0015]本開示の別の態様によれば、フォトディテクタ装置を製造する方法であって、前記方法は、半導体材料からなり、それぞれｎ型及びｐ型がドープされた第１及び第２の光吸収領域を作製するステップであり、前記第１及び第２の光吸収領域は光が前記フォトディテクタ装置に入射した時に光子の吸収に反応して電子及び正孔の対を生成するように構成される、ステップと、半導体材料からなり、それぞれｐ型及びｎ型をドープされた第１及び第２の接触領域を作製するステップであり、前記第１及び第２の接触領域が前記第１及び第２の光吸収領域よりも高いドープ濃度を有し、それぞれｐ＋及びｎ＋と表記される、ステップと、それぞれ前記第１及び第２の接触領域に接続された第１及び第２の接点を設けるステップと、を含む方法が提供される。前記ｎ型及びｐ型光吸収領域並びに前記ｎ＋及びｐ＋接触領域はｎ＋ ｐ ｎ ｐ＋の配列で配置されることによって、前記ｎ＋接点とｐ＋接点との間に印加される電圧が逆バイアスから順バイアスに切り換えられた後、光子吸収に反応して前記ｎ型及びｐ型光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトし、それによって入射光輝度に反比例する時間遅延後に前記ｎ＋接点とｐ＋接点との間で電流が流れ始めるようにする。
[0016]上記の方法において、前記第１及び第２の光吸収領域が、基板に対して互いの上部に配置されたそれぞれのエピタキシャル層として作製されてもよい。さらに、前記方法が、前記フォトディテクタを、独立して接触されたピクセルのアレイにさらに分割するために、前記第１及び第２の光吸収領域と、前記第１及び第２の接触領域の少なくとも一方とを通って垂直方向に延出する絶縁溝を作製するステップをさらに含んでもよい。ピクセル毎にピクセルの範囲を定める前記絶縁溝の内部に横方向に配置され、前記第１及び第２の接触領域の一方及び前記第１及び第２の光吸収領域の少なくとも一方を通って垂直方向に延出するが前記第１及び第２の接触領域の他方には及ばない追加の絶縁溝によって、各ピクセルがサブピクセルのアレイにさらに分割されることによって、任意の１つのピクセルの複数のサブピクセルが共通して接触されたままとなるように追加の絶縁溝が設けられる。
[0017]本開示の他の態様によれば、上記で示すようにフォトディテクタ装置を動作させる方法が提供される。前記方法が、前記ｎ＋及びｐ＋接点に逆バイアスをかける電圧を印加することと、前記逆バイアス電圧を順バイアス電圧に切り換えることによって、前記切換え後に、光子吸収に反応して前記第１及び第２の光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトすることと、前記第１の接点と第２の接点との間の電流の流れの開始を感知することと、を繰り返すことにより、前記フォトディテクタ装置を動作させるステップを含む。前記切換えと前記開始との間の時間遅延が測定され、前記時間遅延が前記入射光輝度に反比例する。その後、この一連の逆から順のバイアスが反復される。
[0018]要約すれば、ｐｎ接合を形成するように配置されたｎ型及びｐ型光吸収領域と、それぞれの接点に接続されたｎ＋及びｐ＋接触領域とを備えるフォトディテクタのためのフォトディテクタ装置及び製造の対応方法とを提案する。光吸収領域及び接触領域はｎ＋ ｐ ｎ ｐ＋の配列で配置され、それによって、ｎ＋接点とｐ＋接点との間に印加される電圧が逆バイアスから順バイアスへ切り換えられた後、光子吸収に反応して光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトし、入射光輝度に反比例する時間遅延後にその接点間で電流の流れを開始させる。
[0019]以下において、例としてのみ図に示された例示の実施形態を参照して、本発明がさらに説明される。
米国特許出願公開第２０１２／３１３１５５Ａ１号に開示された従来技術のフォトディテクタの断面図における概略的表現を示す図である。 米国特許出願公開第２０１２／３１３１５５Ａ１号に開示された従来技術のフォトディテクタの平面図における概略的表現を示す図である。 本発明の第１の実施形態によるフォトディテクタの断面図における概略的表現を示す図である。 本発明の第１の実施形態によるフォトディテクタの平面図における概略的表現を示す図である。 第１の実施形態によるフォトディテクタを示すエネルギー帯図であり、フォトディテクタが逆バイアスがかけられた状態を有する。 第１の実施形態によるフォトディテクタを示すエネルギー帯図であり、フォトディテクタが順バイアスがかけられた導通状態を有する。 第１の実施形態によるフォトディテクタを示すエネルギー帯図であり、フォトディテクタが順バイアスがかけられた非導通状態を有する。 入射光を有する（「ＯＮ」）場合及び有さない（「ＯＦＦ」）場合、すなわち図３Ｃ及び図３Ｂそれぞれの順バイアスがかけられた導通状態及び非導通状態の図２Ａ及び図２Ｂの第１の実施形態によるフォトディテクタに対するバイアス電圧に相関する出力電流のグラフである。 光がない場合の印加電圧Ｖｄ及び出力電流Ｉのオシロスコープのスコープのスクリーンショットを示す図である。 光がある場合の印加電圧Ｖｄ及び出力電流Ｉのオシロスコープのスコープのスクリーンショットを示す図である。 吸収光パワーＡに相関する相反トリガ時間１／ｔをプロットするグラフである。 本発明の第２の実施形態によるフォトディテクタの概略断面図である。 本発明の第３の実施形態によるフォトディテクタの概略断面図である。 本発明の第４の実施形態によるフォトディテクタの概略断面図である。 本発明の第５の実施形態によるフォトディテクタの概略断面図である。 本発明の第６の実施形態によるフォトディテクタの概略断面図である。 本発明の第７の実施形態によるフォトディテクタの概略断面図である。 本発明の第８の実施形態によるフォトディテクタの概略断面図である。 本発明の第９の実施形態によるフォトディテクタの概略断面図である。 本発明の第１０の実施形態によるフォトディテクタの概略断面図である。 光センサの１次元（２Ｄ）アレイを備える検出器アレイを示す図であって、２次元アレイの各光センサが上述したようなフォトディテクタである。 高速光電変換器としての動作時における上述の実施形態のうちのいずれかによるフォトディテクタを示す図である。
[0020]以下の詳細な説明において、説明と非限定とを目的として、本開示のより深い理解を実現するために、特定の詳細が述べられる。本開示がそれらの特定の詳細から逸脱した他の実施形態において実施できることは、当業者にとって明らかであろう。
[0021]図２Ａ及び図２Ｂは、本発明の第１の実施形態によるフォトディテクタの断面図及び平面図それぞれにおける概略的表現を示す図である。
[0022]成長方向、すなわちウェーハの面に直交した方向は、ｚ方向と表記される。それぞれｎ＋及びｐ＋がドープされた半導体領域である第１及び第２の接触領域はｙ方向に延出している。図２Ａの断面ＡＡは、図２Ｂに示すようにｘｚ平面内に存在する。接触領域は、２つの部分、すなわちｎ＋接触領域に隣り合ったｐドープ半導体部分領域１５ｐ及びｐ＋接触領域に隣り合ったｎドープ半導体領域１５ｎを有して形成された本体領域１５のいずれかの側に配置され、ｎ型及びｐ型部分領域は、ｎ型部分領域とｐ型部分領域とが接触する共通の界面を有する。それによって、ｘ方向において、構造はｘ方向におけるｎ＋ ｐ ｎ ｐ＋の配列を有する。本体部分領域１５ｐ及び１５ｎは、シリコン又はゲルマニウム又は炭化シリコン、又はその適切な合金などの適切な半導体材料から形成されてもよく、検出対象の波長範囲の入力光子ｈｖを吸収するのに適したバンドギャップが選択される。高ドープのｎ＋及びｐ＋領域は、ゲートを越えて本体領域１５のいずれかの側に配置され、光電流を読み出すための出力としての役割を果たす。フォトディテクタの層は、シリコンウェーハ７及び絶縁体層８から形成される絶縁体上半導体（ＳＯＩ）基板３にエピタキシャルに作製される。
[0023]フォトディテクタは、以下のバイアス電圧を用いて動作されることが可能である。負電圧又が零電圧Ｖ１（例えば０又は－１Ｖ）がｎ＋領域に印加され、正電圧Ｖ２（例えば＋１Ｖ）がｐ＋領域に印加される。本体領域のｎ型及びｐ型部分領域はバイアスがかけられない。フォトディテクタのトリガ時間は、本体領域における電界と相関し、したがってバイアス電圧Ｖ１及びＶ２を調節することによって調整可能である。これらのバイアス条件の下に、例えば光ファイバー装置３０から光吸収領域に入射した光子ｈｖは吸収されて、以て電子正孔対を生成し、これらの電子正孔対はその後バイアス電圧によって誘発された電界によって掃引され、それによってｎ＋領域とｐ＋領域との間を流れる電流として検出される。
[0024]図３Ａ、図３Ｂ、及び図３Ｃは、ｘ方向に沿ったエネルギー帯図である。図３Ａは逆バイアスにおけるフォトディテクタを示す図である。図３Ｂ及び図３Ｃは、ともに、バイアス電圧Ｖ２－Ｖ１による順バイアスにおけるフォトディテクタを示す図である。図３Ｂは、光入射がない時に、結果として構造が非導通状態となる条件を示し、図３Ｃは、光入射がある時時に、結果として構造が導通状態となる条件を示す図である。順バイアスにおいて、センサは全く光を検出せず、バイアス電圧Ｖ２－Ｖ１によってもたらされる又は引き起こされる障壁に起因してｐ＋領域とｎ＋領域との間で、皆無かそれに近い電流が流れる。ただし、センサが光を検出した時、入射光子は吸収されて電子正孔対が生成され、センサは導通状態に変化する。すなわち、バイアス電圧によって生成された電界の下で、正孔はｎ＋接触領域に向かって移動し、電子はｐ＋接触領域に向かって移動する。移動された正孔はｎ＋接触領域に隣り合ったｐ領域の一部に蓄積し、電子の移動に対するポテンシャル障壁の降下及びｎ＋領域からの電子電流の流れを誘発する。同様に、移動された電子はｐ＋接触領域に隣り合ったｎ領域の一部に蓄積し、正孔障壁の降下及びｐ＋領域から流れる正孔電流を誘発する。その導通状態において、センサは大きな内部電流利得を実現する。さらに、正のフィードバック機構が、それぞれのｎ＋及びｐ＋接触領域に隣り合って過剰な正負キャリアの蓄積を加速し、それによってそのような領域に対応して関連するポテンシャル障壁を下げて、光センサのｐ＋領域とｎ＋領域との間に電流を流れさせ、入射光の検出時、又は入射光に反応して、出力電流を引き起こす。
[0025]図４は、入射光が検出された（「ＯＮ」）場合及び検出されない（「ＯＦＦ」）場合、すなわち図３Ｃ及び図３Ｂそれぞれの導通状態及び非導通状態のｎ＋接触領域とｐ＋接触領域との間のバイアス電圧Ｖ２－Ｖ１に相関するフォトディテクタの出力電流を示す概略グラフである。なお、閾値バイアス電圧Ｖｔｈを上回ると、導通状態の出力電流はバイアス電圧が変化してほぼ静的であり、光電流量ではなくトリガ時間によって入射光輝度が測定される場合、好適な動作状態である。
[0026]図５Ａ及び図５Ｂは、光がない場合と光がある場合それぞれの印加電圧Ｖｄ＝Ｖ２－Ｖ１及び出力電流Ｉのオシロスコープのスクリーンショットを示す図である。トリガ時間ｔは、光輝度が高まるにつれて減少する。図５Ａは、光がない場合のトリガ時間ｔ０＝５．５μｓを示す。図５Ｂは、光がある場合の、３５ｎＷの吸収電力におけるトリガ時間ｔ１＝１．５μｓを示す。低電流状態から高電流状態への切換えは非常に急激に発生し、遅延時間の高精度の測定にとって好ましい。０．８ｍＡの出力電流は、３５ｎＷの吸収電力において従来のフォトダイオードを用いて実現可能な出力電流より４オーダーを上回って高い。
[0027]図６は、ナノワット単位における吸収光パワーＡに相関する相反トリガ時間１／ｔをプロットするグラフである。図６に示されるように、トリガ時間の逆数と吸収光パワーとの間には線形関係が存在する。
[0028]図７は、本発明の第２の実施形態による垂直フォトディテクタの概略断面図である。垂直とは、層が基板の面であるｘｙ面にエピタキシャルに形成され、それによって層の配列がｚ方向にあることを意味する。この構造は、互いに隣り合ったピクセルを電気的に絶縁する誘電材料によって絶縁溝が埋められることによって、１次元行アレイ又は２次元行列アレイにおいて個々のピクセルにさらに分割される。この誘電材料はエッチング後に堆積された材料でもよく、例えばエッチング後の酸化過程によって生成された材料でもよい。誘電材料で溝を埋める代わりに、溝は埋められないままでもよく、又は溝の側部を被覆する酸化物又は他の絶縁材料の薄層によって部分的に埋められるのみでもよい。それによって、絶縁溝は、フォトディテクタを、独立して接触されたピクセルのアレイにさらに分割するために、光吸収領域と接触領域の少なくとも一方とを通って垂直に延出する。
[0029]半導体層は、図示されるような配列ｐ＋ ｎ ｐ ｎ＋又は逆の配列で適切な基板に堆積される。各層のドープは、堆積時に、又はイオン注入などの堆積後過程中に、又は必要に応じてその両方の組み合わせにおいて実行されてもよい。ｎ型層及びｐ型層はフォトディテクタの光吸収領域を形成し、ｎ＋層及びｐ＋層はその接触領域を形成する。ｎ型層及びｐ型層は、ｐｎ接合を形成する界面を有する。ｎ型層及びｐ型層は、特定の波長（エネルギー）範囲の入射光子ｈｖを吸収するのに適したバンドギャップを有し、ｐｎ接合に順バイアスがかけられた場合にそれぞれｐ＋層及びｎ＋層に向かってドリフトする電子及び正孔の対を生成する。フォトディテクタに順バイアスがかかっている間にｐ層（概略的に図示されている）又はｎ層における光子の吸収によって電子正孔対が生成され、順バイアス誘発印加電界によって分離され、正孔はｎ＋層に向かってドリフトし、電子はｐ＋層に向かってドリフトする。基板は図示されていないが、ｐ＋層のピクセルにオーム接触するｐ＋基板などの適切な基板が設けられてもよい。構造がｐｎ接合に関して逆バイアスから順バイアスに切り換えられた場合、十分な数の電子及び正孔がドリフトして障壁を十分に降下させると、光子吸収によって生成された電子正孔対が接点間の電流の流れを開始する。それによって、逆バイアスから順バイアスへの切換え事象から電流の流れの開始まで、入射光輝度と反比例する時間遅延が存在する。
[0030]フォトディテクタは、逆バイアスから順バイアスへの切換えの反復される周期によって動作される。すなわち、ｎ＋接点及びｐ＋接点に逆バイアスをかける電圧を印加して逆バイアス電圧を順バイアス電圧に切り換えることによって動作が進行する。切換え後、光子吸収に反応して光吸収領域で生成された電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトする。フォトディテクタは、その後、第１の接点と第２の接点との間の電流の流れの開始を感知する。前記切換えと前記開始との間の時間遅延が測定され、この時間遅延は入射光輝度に反比例する。その後、この逆から順へのバイアスシーケンスが繰り返される。駆動及び読出しの繰り返しは周期的でもよく、又は非周期的でもよい。周期的な場合、順バイアスセグメントと逆バイアスセグメントとの区間は固定される。非周期的な場合、逆バイアスセグメントは固定区間を有するが、順バイアス区間は、最小値と最大値との間に設定された時間窓内の入射光輝度に応じて変化する。電流の開始が発生して時間遅延が計測された後、その周期の順バイアスセグメントは終了可能である。したがって電流の開始がないため入射光がない場合に順バイアス区間は最大値を有し、時間遅延が最小値よりも短いため入射光輝度が高い場合に最小値を有するが、電流の開始のための時間遅延が時間窓内にあるように、入射光輝度がある場合に中間値を有する。
[0031]図８は、図７の上記説明から大部分が理解されるであろう、本発明の第３の実施形態による垂直フォトディテクタの概略断面図である。第３の実施形態において、各ピクセルは複数のサブピクセルのグループからなる。第２の実施形態にあるように、各ピクセルは、構造全体を通って、すなわちｎ＋ ｐ ｎ ｐ＋層を通って延出する誘電材料溝によって範囲が定められる。所与のピクセルの複数のサブピクセルは、誘電材料溝によって互いから分割されるが、構造を通って全体的ではなく部分的に、すなわち上部接触層（ここではｎ＋）を少なくとも通って、さらに光吸収層の上層（ここではｐ）を通って少なくとも途中まで、可能性としてさらに光吸収層の下層（ここではｎ）を通って途中まで延出する。それによって、ピクセル毎にピクセルの範囲を定める絶縁溝の内部に横方向に配置され、接触領域の一方及び光吸収領域の少なくとも一方を通って垂直方向に延出するが接触領域の他方には及ばない追加の絶縁溝によって、各ピクセルが複数のサブピクセルの１次元又は２次元アレイにさらに分割されることによって、任意の１つのピクセルの複数のサブピクセルが共通して接触されたままとなる。このサブピクセル構造は、内部静電容量を減らし、以てより良好な感度を実現する役割を果たすことが可能である。
[0032]図９は、本発明の第４の実施形態による垂直フォトディテクタの概略断面図である。図７に示されたフォトディテクタ構造が、上部接触領域に配置された半導体回路層と組み合わされている。この回路層は、バイアを用いて実現されているセンサとピクセルの接続を有するフォトディテクタのピクセルアレイのための読出センサのアレイを備える。特に、回路層は、シリコン貫通電極（ＴＳＶ）によってピクセルへの電気接続を可能とするＣＭＯＳ回路層でもよい。その後、バイアス電圧がＴＳＶを介してｎ＋接触領域及びｐ＋接触領域に印加可能である。さらに、入射光ｈｖによって誘発された信号電流は、ＴＳＶ接続を介してピクセル毎に検出可能である。このＣＭＯＳ回路層は、ｎ＋接触層に配置されて図示されているが、代替としてｐ＋接触層に配置され得る。図７の構造が、さらに、同様にしてＣＭＯＳ回路層と組み合わされてもよい。
[0033]図１０は、本発明の第５の実施形態によるフォトディテクタの概略断面図である。本実施形態は、下から上へのエピタキシャル層構造がｐ＋接触層、ｎ型層、及びｐ型層を含み、ｎ型層及びｐ型層が光吸収領域を形成しているという点において、図７の実施形態の変形例として理解されてもよい。ただし、エピタキシャル層として上部接点を形成する代わりに、ｐ型エピタキシャル層内の１つ又は複数の埋め込み領域によって上部接点が形成される。２つの隣り合った埋め込み領域が図示され、隣り合った埋め込み領域の配置はピクセルの範囲を定める役割を果たす。若しくは、他の実施形態で説明されるように、誘電材料溝が使用されてもよい。さらに、概略的に図示されるように、いくつかの実施形態において、光ｈｖが切断側面から入射してもよいことを留意されたい。基板が図示されていないが、ｐ＋層にオーム接触するためのｐ＋基板など適切な基板が設けられてもよい。また、逆構造、すなわち図においてｎ＋→ｐ＋、ｐ→ｎ、ｎ→ｐ、及びｐ＋→ｎ＋のようにした構造が実現可能であることも理解されるであろう。
[0034]図１１は、本発明の第６の実施形態によるフォトディテクタの概略断面図である。図２Ａ／図２Ｂの構造に概念的に何らかで類似した横方向ｎ＋ｐ ｎ ｐ＋構造が使用される。ｐ型層は、基板３にエピタキシャルに堆積される。ｐ型層において、埋め込みｎ型領域が形成されており、ｎ型領域内においてｐ＋接触領域が形成されている。ｎ型領域から横方向にずれて、ｐ型層においてｎ＋接触領域が形成されている。また、逆構造が実現可能であることが理解されるであろう。さらに、基板３はフォトディテクタの電気的にアクティブな部分でないため、例えば、必要に応じて、ｎ型、ｐ型、半絶縁性（ＳＩ）半導体、サファイア、又は絶縁体でもよい。
[0035]図１２は、本発明の第７の実施形態によるフォトディテクタの概略断面図である。ｐ型又はｎ型の基板３が設けられている。基板の表面において埋め込みｎ型領域が形成されており、ｎ型領域内においてｐ＋接触領域が形成されている。ｎ型領域から横方向にずれてｐ型埋め込み領域が形成されており、ｐ型埋め込み領域内部にｎ＋接触領域が形成されている。
[0036]図１３は、本発明の第８の実施形態によるフォトディテクタの概略断面図である。本実施形態は、図１２の基板の役割をエピタキシャル層が担う、図１２の実施形態の変形例である。したがって、基板３はフォトディテクタの電気的にアクティブな部分ではないため、必要に応じて、例えばｎ型、ｐ型、半絶縁性（ＳＩ）半導体、サファイア、又は絶縁体でもよい。
[0037]図１４は、本発明の第９の実施形態によるフォトディテクタの概略断面図である。ｐ型層が基板に堆積されている。ｐ型層において埋め込みｎ型領域が形成されており、ｎ型領域内にｐ型領域が形成され、ｐ型領域内にｐ＋接触領域が形成されている。ｎ型領域から横方向にずれて、ｐ型層においてｎ＋接触領域が形成されている。また、逆構造も実現可能であることが理解されるであろう。さらに、基板３はフォトディテクタの電気的にアクティブな部分ではないため、必要に応じて、例えばｎ型、ｐ型、半絶縁性（ＳＩ）半導体、サファイア、又は絶縁体でもよい。この装置構造において、時間遅延された光誘発電流に関するアクティブなｐｎ接合が図に指し示される。
[0038]図１５は、本発明の第１０の実施形態によるフォトディテクタの概略断面図である。ｐ型層がｐ＋基板３に堆積されている。ｐ型層において埋め込みｎ型領域が形成されており、ｎ型領域内にｐ型領域が形成されており、ｐ型領域内にｎ＋接触領域が形成されている。ｎ型領域から横方向にずれて、ｐ型層においてｐ＋接触領域が形成されている。また、逆構造も実現可能であることが理解されるであろう。この装置構造において、時間遅延された光誘発電流に関するアクティブなｐｎ接合が図に指し示される。
[0039]図１６は、光センサ５の１次元（２Ｄ）アレイを備える検出器アレイを示す図あって、２次元アレイの各光センサが上述したようなフォトディテクタである。検出器アレイは、センサのアレイに加えて、適切な制御信号の出力を用いたアレイの光センサの取得、キャプチャ、及び／又は感知動作を管理する制御回路構成２５を有してもよい。例えば、制御回路構成（センサと同一の基板に集積されてもよい）は、データ取得又は感知がデータ伝送速度と相関するようにセンサを制御又はイネーブル／ディセーブルしてもよく、検出器アレイは複数の光ファイバー出力装置に結合されてもよく、各光ファイバー装置がセンサのうちの１つ又はセンサのグループと関連付けられる。センサは任意のアレイアーキテクチャで構成及び／又は配置されてもよいとともに、任意の種類の集積回路構成と組み合わされて構成及び／又は配置されてもよい。さらに、このアレイを作製するために任意の製造技術が用いられてもよい。
[0040]図１７は、任意選択的な電流増幅器と結合された上述の実施形態のうちのいずれかによるフォトディテクタを示す図である。このフォトディテクタは、入射光ｈｖの光パルス列又は他のより複雑な信号を同等の電気パルス列又は他のより複雑な信号に変換するように動作可能な高速光電変換器として動作しているように図示される。上方に概略的に図示されたパルス列は、光ファイバー３０を通って伝送された光信号を示し、下方に概略的に図示されたパルス列は入力として光信号を受信したフォトディテクタによって出力された電気信号を示す。大きい出力信号のため、フォトディテクタは増幅器を必要とせず、デジタル回路に直接接続されることが可能である。増幅器は雑音源であるため、増幅器を必要としないことは有益である。
[0041]なお、「回路」という用語は、特に、単一の構成要素、又はアクティブ及び／又はパッシブで、所望の機能を実現又は実行するためにともに結合される複数の構成要素（集積回路形態又はその他に関わらず）を意味する場合があることを留意されたい。「回路構成」という用語は、特に、回路（集積又はその他に関わらず）、そのような回路のグループ、１つ又は複数のプロセッサ、１つ又は複数の状態機械、ソフトウェアを実施する１つ又は複数のプロセッサ、１つ又は複数のゲートアレイ、プログラマブルゲートアレイ及び／又はフィールドプログラマブルゲートアレイ、又は１つ又は複数の回路（集積又はその他に関わらず）、１つ又は複数の状態機械、１つ又は複数のプロセッサ、ソフトウェアを実施する１つ又は複数のプロセッサ、１つ又は複数のゲートアレイ、プログラマブルゲートアレイ及び／又はフィールドプログラマブルゲートアレイの組み合わせを意味する場合がある。「データ」という用語は、特に、アナログ形態又はデジタル形態に関わらず、単一ビット（又は同等のもの）又は複数ビット（又は同等のもの）の場合がある電流信号又は電圧信号（複数可）を意味する場合がある。
[0042]さらに、本明細書において開示された様々な回路及び回路構成がコンピュータ支援設計ツールを使用して記述されてもよく、例えばそれらの挙動、レジスター転送、論理コンポーネント、トランジスタ、配置形状、及び／又は他の特性に関して、様々なコンピュータ可読媒体において具現化されたデータ及び／又は命令として表現されてもよい（又は表されてもよい）ことを留意されたい。そのような回路表現が実施可能なファイル又は他のオブジェクトのフォーマットは、Ｃ、Ｖｅｒｉｌｏｇ及びＨＬＤＬなどの挙動言語に対応するフォーマット、ＲＴＬなどのレジスタレベル記述言語に対応するフォーマット、及びＧＤＳＩＩ、ＧＤＳＩＩＩ、ＧＤＳＩＶ、ＣＩＦ、ＭＥＢＥＳなどのジオメトリ記述言語に対応するフォーマット、及び任意の他の適切なフォーマット及び言語を含むが、これらに限定されない。そのようなフォーマットを有するデータ及び／又は命令が具現化可能なコンピュータ可読媒体は、様々な形態の不揮発性格納媒体（例えば、光学、磁気又は半導体格納媒体）及び無線、光学、又は有線信号媒体又はその組み合わせを介してそのようなフォーマットを有するデータ及び／又は命令を転送するために使用可能である搬送波を含むが、これらに限定されない。搬送波によるそのようなフォーマットを有するデータ及び／又は命令の転送の例は、インターネットを介した転送（アップロード、ダウンロード、電子メールなど）、及び／又は１つ又は複数のデータ転送プロトコル（例えば、ＨＴＴＰ、ＦＴＰ、ＳＭＴＰなど）による他のコンピュータネットワークを含むが、これらに限定されない。本発明は、本明細書に記載された回路構成のそのような表現及び／又は以て実現される技術にさらに関し、したがって本発明の範囲内に含まれることが意図される。
[0043]実際のところ、１つ又は複数のコンピュータ可読媒体を介してコンピュータシステムで受信された時、上述した回路のそのようなデータ及び／又は命令に基づく表現は、そのような回路の物理的発現の表現又は画像を生成するために、ネットリスト生成プログラム、配置配線プログラムなどを含むがこれに限定されない１つ又は複数の他のコンピュータプログラムの実行とともにコンピュータシステムで処理エンティティ（例えば１つ又は複数のプロセッサ）によって処理されてもよい。その後、そのような表現又は画像は、例えば、装置作製過程において回路の様々な構成要素を形成するために使用される１つ又は複数のマスクの生成を可能とすることによって、装置作製において使用されてもよい。
[0044]さらに、本明細書で開示された様々な回路及び回路構成並びに技術は、コンピュータ支援設計、シミュレーション及び／又は試験ツールを使用したシミュレーション及びシミュレーション命令ベースの表現によって表現されてもよい。フォトディテクタ及び／又は以て実施される技術を含む、本発明の回路構成のシミュレーションは、コンピュータシステムによって実施されてもよく、そのような回路構成及び以て実施される技術の特性及び動作は、コンピュータシステムによってシミュレーション、模倣、複製、解析及び／又は予測される。本発明は、本発明の装置及び／又は回路構成、及び／又は以て実施される技術のそのようなシミュレーション及び試験にさらに関し、したがって本発明の範囲内に含まれることが意図される。そのようなシミュレーション及び／又は試験ツールに対応するコンピュータ可読媒体及びデータは、本発明の範囲内に含まれることがさらに意図される。
[0045]本開示の範囲から逸脱することなく、上記の例示の実施形態に対して多くの改良及び修正を加え得ることは当業者には明らかであろう。

Claims (20)

  1. フォトディテクタ装置であって、
    半導体材料からなり、それぞれｎ型及びｐ型がドープされた第１及び第２の光吸収領域であって、光が前記フォトディテクタ装置に入射した時に光子の吸収に反応して電子及び正孔の対を生成するように構成された第１及び第２の光吸収領域と、
    半導体材料からなり、それぞれｐ型及びｎ型をドープされた第１及び第２の接触領域であって、前記第１及び第２の接触領域が前記第１及び第２の光吸収領域よりも高いドープ濃度を有し、それぞれｐ＋及びｎ＋と表記される第１及び第２の接触領域と、
    それぞれ前記第１及び第２の接触領域に接続された第１及び第２の接点と、を備え、
    前記ｎ型及びｐ型光吸収領域並びに前記ｎ＋及びｐ＋接触領域がｎ＋ ｐ ｎ ｐ＋の配列で配置されることによって、前記ｎ＋接点とｐ＋接点との間に印加される電圧が逆バイアスから順バイアスに切り換えられた後、光子吸収に反応して前記第１及び第２の光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトし、それによって入射光輝度に反比例する時間遅延後に前記ｎ＋接点とｐ＋接点との間に電流が流れ始めるようにする、
    フォトディテクタ装置。
  2. 前記第１及び第２の光吸収領域が基板に対して並んで配置されている、請求項１に記載のフォトディテクタ装置。
  3. 前記第１及び第２の接触領域が、前記第１及び第２の光吸収領域のいずれかの側に横方向に離れて配置されている、請求項２に記載のフォトディテクタ装置。
  4. 前記第１及び第２の光吸収領域が、基板に対して互いの上部に配置されたそれぞれのエピタキシャル層として形成されている、請求項１に記載のフォトディテクタ装置。
  5. 前記フォトディテクタを、独立して接触されたピクセルのアレイにさらに分割するために、前記第１及び第２の光吸収領域と、前記第１及び第２の接触領域の少なくとも一方を通って垂直方向に延出する絶縁溝をさらに備える、請求項４に記載のフォトディテクタ装置。
  6. 前記第１及び第２の接触領域の一方を形成している前記エピタキシャル層に配置された半導体回路層をさらに備え、前記回路層が、バイアを介して前記ピクセルに電気接続された前記フォトディテクタのピクセルアレイのための読出センサのアレイを備える、請求項５に記載のフォトディテクタ装置。
  7. ピクセル毎に、ピクセルの範囲を定める前記絶縁溝の内部に横方向に配置され、前記第１及び第２の接触領域の一方及び前記第１及び第２の光吸収領域の少なくとも一方を通って垂直方向に延出するが前記第１及び第２の接触領域の他方には及ばない追加の絶縁溝によって、各ピクセルがサブピクセルのアレイにさらに分割されることによって、任意の１つのピクセルの複数のサブピクセルが共通して接触されたままとなる、請求項５に記載のフォトディテクタ装置。
  8. 前記第１及び第２の光吸収領域の一方が基板にエピタキシャル層として形成され、又は前記基板と一体的に形成され、前記第１及び第２の光吸収領域の他方が前記エピタキシャル層内の埋め込み領域として形成されるように、前記第１及び第２の光吸収領域が配置されている、請求項１に記載のフォトディテクタ装置。
  9. 前記第１及び第２の光吸収領域の一方が基板にエピタキシャル層として第１の部分に形成され、又は前記基板と一体的に形成され、前記エピタキシャル層又は基板内の埋め込み領域として第２の部分に形成されるように、前記第１及び第２の光吸収領域が配置されており、前記第１及び第２の光吸収領域の他方が前記エピタキシャル層内の追加の埋め込み領域として形成されている、請求項１に記載のフォトディテクタ装置。
  10. 前記埋め込み領域及び前記追加の埋め込み領域が前記エピタキシャル層又は前記基板の一部によって横方向に分離されている、請求項９に記載のフォトディテクタ装置。
  11. 前記第１及び第２の接触領域の一方が、それぞれ前記第１又は第２の光吸収領域の埋め込み領域内のさらなる追加の埋め込み領域として形成されている、請求項９に記載のフォトディテクタ装置。
  12. 前記第１及び第２の接触領域が、それぞれ前記第１及び第２の光吸収領域の前記埋め込み領域内にそれぞれのさらなる追加の埋め込み領域として形成されている、請求項９に記載のフォトディテクタ装置。
  13. 前記第１及び第２の接触領域の一方が前記基板にエピタキシャル層として形成されており、前記第１及び第２の光吸収領域の少なくとも一方が少なくとも部分的に、前記第１及び第２の接触領域の前記一方の前記エピタキシャル層に追加エピタキシャル層として形成されている、請求項１に記載のフォトディテクタ装置。
  14. 前記第１及び第２の接触領域の少なくとも一方が、それぞれ前記第１及び第２の光吸収領域の少なくとも一部を形成しているエピタキシャル層内に埋め込み領域として形成されている、請求項１に記載のフォトディテクタ装置。
  15. 前記第１及び第２の接触領域が、それぞれ前記第１及び第２の光吸収領域の少なくとも一部を形成しているエピタキシャル層内にそれぞれ横方向に離れて配置された第１及び第２の埋め込み領域として形成されている、請求項１に記載のフォトディテクタ装置。
  16. 前記第１及び第２の接触領域の一方が、それぞれ前記第１及び第２の光吸収領域の一方の少なくとも一部を形成しているエピタキシャル層内に形成された横方向に離れて配置された第１及び第２の埋め込み領域として形成されている、請求項１に記載のフォトディテクタ装置。
  17. フォトディテクタ装置を製造する方法であって、前記方法は、
    半導体材料を使用して、それぞれｎ型及びｐ型がドープされた第１及び第２の光吸収領域を作製するステップであって、前記第１及び第２の光吸収領域は光が前記フォトディテクタ装置に入射した時に光子の吸収に反応して電子及び正孔の対を生成するように構成される、ステップと、
    半導体材料からなり、それぞれｐ型及びｎ型をドープされた第１及び第２の接触領域を作製するステップであって、前記第１及び第２の接触領域が前記第１及び第２の光吸収領域よりも高いドープ濃度を有し、それぞれｐ＋及びｎ＋と表記される、ステップと、
    それぞれ前記第１及び第２の接触領域に接続された第１及び第２の接点を設けるステップと、を含み、
    前記ｎ型及びｐ型光吸収領域並びに前記ｎ＋及びｐ＋接触領域がｎ＋ ｐ ｎ ｐ＋の配列で配置されることによって、前記ｎ＋接点とｐ＋接点との間に印加される電圧が逆バイアスから順バイアスに切り換えられた後、光子吸収に反応して前記ｎ型及びｐ型光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトし、それによって入射光輝度に反比例する時間遅延後に前記ｎ＋接点とｐ＋接点との間で電流が流れ始めるようにする、
    方法。
  18. 前記第１及び第２の光吸収領域が、基板に対して互いの上部に配置されたそれぞれのエピタキシャル層として作製される、請求項１７に記載の方法。
  19. 前記フォトディテクタを、独立して接触されたピクセルのアレイにさらに分割するために、前記第１及び第２の光吸収領域と、前記第１及び第２の接触領域の少なくとも一方とを通って垂直方向に延出する絶縁溝を作製するステップをさらに含む、請求項１８に記載の方法。
  20. フォトディテクタ装置を動作させる方法であって、前記方法は、
    フォトディテクタ装置を設けるステップを含み、前記フォトディテクタ装置は、
    半導体材料からなり、それぞれｎ型及びｐ型がドープされた第１及び第２の光吸収領域であって、光が前記フォトディテクタ装置に入射した時に光子の吸収に反応して電子及び正孔の対を生成するように構成された第１及び第２の光吸収領域と、
    半導体材料からなり、それぞれｐ型及びｎ型をドープされた第１及び第２の接触領域であって、前記第１及び第２の接触領域が前記第１及び第２の光吸収領域よりも高いドープ濃度を有し、それぞれｐ＋及びｎ＋と表記される第１及び第２の接触領域と、
    それぞれ前記第１及び第２の接触領域に接続された第１及び第２の接点と、を備え、
    前記ｎ型及びｐ型光吸収領域並びに前記ｎ＋及びｐ＋接触領域がｎ＋ ｐ ｎ ｐ＋の配列で配置され、
    前記方法がさらに、
    前記ｎ＋及びｐ＋接点に逆バイアスをかける電圧を印加することと、
    前記逆バイアス電圧を順バイアス電圧に切り換えることによって、前記切換え後に、光子吸収に反応して前記第１及び第２の光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトすることと、
    前記第１の接点と第２の接点との間との電流の流れの開始を感知し、前記切換えと前記開始との間の時間遅延を測定することであって、前記時間遅延が前記入射光輝度に反比例することと、
    を繰り返すことにより、前記フォトディテクタ装置を動作させるステップ、を含む方法。
JP2021560086A 2019-04-17 2020-04-14 フォトディテクタ Pending JP2022528731A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16/387,011 2019-04-17
US16/387,011 US10964837B2 (en) 2013-03-15 2019-04-17 Photo detector systems and methods of operating same
US16/429,158 US11114480B2 (en) 2013-03-15 2019-06-03 Photodetector
US16/429,158 2019-06-03
PCT/EP2020/060382 WO2020212303A1 (en) 2019-04-17 2020-04-14 Photodetector

Publications (2)

Publication Number Publication Date
JP2022528731A true JP2022528731A (ja) 2022-06-15
JPWO2020212303A5 JPWO2020212303A5 (ja) 2023-04-24

Family

ID=72837080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021560086A Pending JP2022528731A (ja) 2019-04-17 2020-04-14 フォトディテクタ

Country Status (7)

Country Link
US (2) US11114480B2 (ja)
EP (1) EP3956928A1 (ja)
JP (1) JP2022528731A (ja)
KR (1) KR102613380B1 (ja)
CN (1) CN113841241A (ja)
IL (1) IL287244A (ja)
WO (1) WO2020212303A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114480B2 (en) 2013-03-15 2021-09-07 ActLight SA Photodetector
US11837669B2 (en) 2013-03-15 2023-12-05 ActLight SA Photo detector systems and methods of operating same
CN110164948B (zh) * 2019-06-13 2021-12-28 京东方科技集团股份有限公司 一种像素界定层、制作方法和显示面板
US11646330B2 (en) 2019-08-20 2023-05-09 Hoon Kim Unit cell of display panel including integrated TFT photodetector
US11735677B2 (en) * 2020-07-20 2023-08-22 ActLight SA Photodetectors and photodetector arrays

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202000A (en) * 1977-06-27 1980-05-06 Thomson-Csf Diode capable of alternately functioning as an emitter and detector of light of the same wavelength
US4833346A (en) * 1985-08-22 1989-05-23 International Business Machines Corporation Switched threshold comparator for a fiber-optic receiver
JPH05110056A (ja) * 1991-10-15 1993-04-30 Fuji Xerox Co Ltd イメージセンサ
JPH07142761A (ja) * 1993-11-18 1995-06-02 Mitsubishi Electric Corp 受光素子ならびに受光素子アレイおよび画像検出装置ならびに画像検出方法
JPH07302928A (ja) * 1994-05-09 1995-11-14 Mitsubishi Electric Corp 半導体受光素子ならびに半導体受光素子アレイおよび画像処理装置ならびに画像処理方法
JPH08506456A (ja) * 1993-12-03 1996-07-09 アンテルユニヴェルシテール・ミクロ・エレクトロニカ・サントリュム・ヴェー・ゼット・ドゥブルヴェ 高速電気完全ターンオフ光素子
JP2003244074A (ja) * 2002-02-20 2003-08-29 Ntt Electornics Corp 光受信器
US20120313155A1 (en) * 2011-06-10 2012-12-13 Serguei Okhonin Photo Detector and Methods of Manufacturing and Operating Same
US20130323873A1 (en) * 2011-12-16 2013-12-05 General Electric Company Optically triggered semiconductor device and method for making the same

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484210A (en) 1980-09-05 1984-11-20 Nippon Electric Co., Ltd. Solid-state imaging device having a reduced image lag
US6906793B2 (en) 2000-12-11 2005-06-14 Canesta, Inc. Methods and devices for charge management for three-dimensional sensing
US7386207B2 (en) * 2001-12-27 2008-06-10 Kotura, Inc. In-line light sensor
US6808957B1 (en) * 2003-07-31 2004-10-26 Chunghwa Telecom Co., Ltd. Method for improving a high-speed edge-coupled photodetector
US8093633B2 (en) 2004-02-17 2012-01-10 Nanyang Technological University Method and device for wavelength-sensitive photo-sensing
JP4280822B2 (ja) 2004-02-18 2009-06-17 国立大学法人静岡大学 光飛行時間型距離センサ
JP4345693B2 (ja) 2004-03-17 2009-10-14 パナソニック電工株式会社 光検出素子および光検出素子の制御方法
US9117726B2 (en) 2006-03-19 2015-08-25 Shimon Maimon Application of reduced dark current photodetector
WO2007107973A2 (en) * 2006-03-21 2007-09-27 Shimon Maimon Reduced dark current photodetector
US7560784B2 (en) 2007-02-01 2009-07-14 International Business Machines Corporation Fin PIN diode
US7651883B2 (en) 2007-05-09 2010-01-26 Sharp Laboratories Of America, Inc. High energy implant photodiode stack
KR100879013B1 (ko) 2007-05-22 2009-01-19 (주)실리콘화일 매립형 컬렉터를 구비하는 포토트랜지스터
US8519379B2 (en) 2009-12-08 2013-08-27 Zena Technologies, Inc. Nanowire structured photodiode with a surrounding epitaxially grown P or N layer
US8274096B2 (en) 2009-02-13 2012-09-25 University Of Rochester Semiconductor device and method
US8953149B2 (en) 2009-02-17 2015-02-10 Microsoft Corporation CMOS three-dimensional image sensor detectors having reduced inter-gate capacitance, and enhanced modulation contrast
IT1393781B1 (it) 2009-04-23 2012-05-08 St Microelectronics Rousset Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile ad effetto jfet, schiera di fotodiodi e relativo procedimento di fabbricazione
WO2010134993A1 (en) 2009-05-18 2010-11-25 Sarnoff Corporation Slab scintillator with integrated double-sided photoreceiver
JP2011007622A (ja) 2009-06-25 2011-01-13 Sharp Corp センサ装置、携帯電話およびデジタルカメラ
US8319262B2 (en) 2009-07-31 2012-11-27 Sri International Substrate bias for CMOS imagers
US8487357B2 (en) * 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
IT1399075B1 (it) 2010-03-23 2013-04-05 St Microelectronics Srl Metodo di rilevazione di posizioni di fotoni che impingono su un fotodiodo a valanga geiger-mode, relativi fotodiodi a valanga geiger-mode e processo di fabbricazione
EP2466649A1 (en) * 2010-12-16 2012-06-20 Alcatel Lucent A double-collector uni-travelling-carrier photodiode
US9431566B2 (en) 2011-06-10 2016-08-30 ActLight S.A. Photo detector and methods of manufacturing and operating same
US9735304B1 (en) 2013-03-15 2017-08-15 Actlight, S.A. Photo detector systems and methods of operating same
US9236520B2 (en) 2011-06-10 2016-01-12 ActLight S.A. Proximity sensor systems and methods of operating same
US8866064B2 (en) 2011-07-26 2014-10-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Multi-directional proximity sensor
US8569806B2 (en) 2011-09-02 2013-10-29 Hoon Kim Unit pixel of image sensor and photo detector thereof
KR20130121947A (ko) 2012-02-20 2013-11-06 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 고체 촬상 장치
US9142692B2 (en) 2012-07-23 2015-09-22 Bae Systems Information And Electronic Systems Integration Inc. Thyristor-based, dual-polarity blocking photo-conductive semiconductor switch (PCSS) for short pulse switching and methods
US10269855B2 (en) 2013-03-15 2019-04-23 ActLight SA Photo detector systems and methods of operating same
US10964837B2 (en) 2013-03-15 2021-03-30 ActLight SA Photo detector systems and methods of operating same
US11114480B2 (en) 2013-03-15 2021-09-07 ActLight SA Photodetector
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US10872987B2 (en) 2015-12-10 2020-12-22 California Institute Of Technology Enhanced quantum efficiency barrier infrared detectors
ITUA20164571A1 (it) 2016-06-21 2017-12-21 St Microelectronics Srl Dispositivo optoelettronico multibanda per applicazioni colorimetriche e relativo metodo di fabbricazione
US10504952B2 (en) 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Increased optical path for long wavelength light by grating structure
FR3089684A1 (fr) 2018-12-07 2020-06-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Photodiode de type SPAD
US11251217B2 (en) 2019-04-17 2022-02-15 ActLight SA Photodetector sensor arrays

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202000A (en) * 1977-06-27 1980-05-06 Thomson-Csf Diode capable of alternately functioning as an emitter and detector of light of the same wavelength
US4833346A (en) * 1985-08-22 1989-05-23 International Business Machines Corporation Switched threshold comparator for a fiber-optic receiver
JPH05110056A (ja) * 1991-10-15 1993-04-30 Fuji Xerox Co Ltd イメージセンサ
JPH07142761A (ja) * 1993-11-18 1995-06-02 Mitsubishi Electric Corp 受光素子ならびに受光素子アレイおよび画像検出装置ならびに画像検出方法
JPH08506456A (ja) * 1993-12-03 1996-07-09 アンテルユニヴェルシテール・ミクロ・エレクトロニカ・サントリュム・ヴェー・ゼット・ドゥブルヴェ 高速電気完全ターンオフ光素子
JPH07302928A (ja) * 1994-05-09 1995-11-14 Mitsubishi Electric Corp 半導体受光素子ならびに半導体受光素子アレイおよび画像処理装置ならびに画像処理方法
JP2003244074A (ja) * 2002-02-20 2003-08-29 Ntt Electornics Corp 光受信器
US20120313155A1 (en) * 2011-06-10 2012-12-13 Serguei Okhonin Photo Detector and Methods of Manufacturing and Operating Same
US20130323873A1 (en) * 2011-12-16 2013-12-05 General Electric Company Optically triggered semiconductor device and method for making the same

Also Published As

Publication number Publication date
IL287244A (en) 2021-12-01
EP3956928A1 (en) 2022-02-23
US11114480B2 (en) 2021-09-07
CN113841241A (zh) 2021-12-24
KR102613380B1 (ko) 2023-12-12
US11587960B2 (en) 2023-02-21
US20200373338A1 (en) 2020-11-26
US20210074748A1 (en) 2021-03-11
KR20220016821A (ko) 2022-02-10
WO2020212303A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
JP2022528731A (ja) フォトディテクタ
JP6405554B2 (ja) 近接センサシステム及びその操作方法
US10217781B2 (en) One transistor active pixel sensor with tunnel FET
US10269855B2 (en) Photo detector systems and methods of operating same
US9236520B2 (en) Proximity sensor systems and methods of operating same
KR102613379B1 (ko) 광검출기 센서 어레이들
US9431566B2 (en) Photo detector and methods of manufacturing and operating same
JP2013511854A (ja) 光子検出器
KR20230039707A (ko) 광 검출기들 및 광 검출기 어레이들
US9735304B1 (en) Photo detector systems and methods of operating same
EP3528288B1 (en) Gate-controlled charge modulated device for cmos image sensors
WO2018167567A1 (en) Photo detector systems and methods of operating same
US9960308B2 (en) Photoelectric conversion element
JPWO2020212305A5 (ja)
JP7093916B2 (ja) 半導体装置及び固体撮像装置
US11837669B2 (en) Photo detector systems and methods of operating same
JP5083982B2 (ja) 光センサーアレイ、光センサーアレイデバイス、撮像装置、及び光センサーアレイの検出方法
Dalla Betta et al. High-performance PIN photodiodes on TMAH thinned silicon wafers
Yuan et al. A silicon-based positive-intrinsic-negative photodetector double linear array on a thick intrinsic epitaxial Layer
JP2009283601A (ja) 検出装置、受光素子アレイおよびその製造方法
Roudsari et al. High Gain, Silicon-on-insulator Photodetector with Multiple Gates and a Nanowire Based Narrow-wide-narrow Channel

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230414

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20240307