JPH08506456A - 高速電気完全ターンオフ光素子 - Google Patents

Abstract

(57)【要約】 特殊な層構造を有する光電子ｐｎｐｎ素子が１つの負電圧パルスにより該ｐｎｐｎ素子の中央部のｎ及びｐ層におけるキャリアを完全に抜き取ってリセットする方法と一緒に記述される。完全ターンオフ状態においては、自由キャリア数が完全に調整されて上記ｐｎｐｎ素子のｄＶ／ｄｔトリガーリングを完全に免除するとともに高光感度が得られる。２つの上記ｐｎｐｎ素子を並列接続して構成した差動感知ｐｎｐｎ素子対を開示される方法にしたがって高サイクル周波数をもって作用させることができる。

Description

【発明の詳細な説明】 高速電気完全ターンオフ光素子 発明の分野 この発明は高速電気完全ターンオフ光素子に関し、更に詳しくは、概略光電子 ｐｎｐｎ素子から成る光素子とか、そのような一対の光素子を並列接続して成る 差動光素子を、高速で電気完全ターンオフするとともに効率的にかつ高速で作用 させる方法に関する。 技術背景 この発明に関係する光素子とは、３つの接合部を有する、例えば、光サイリス タとかショックレーダイオードである。そのような光素子は高速かつ高感度光受 信器とか、光ファイバーまたは自由空間での光通信におけるディジタル信号用の 光送受信器と組み合わせて使用される。 一方、工業的用途において、現在、サイクル周波数と光感度とのいずれを採り 、いずれを犠牲にするかという、いわゆる、サイクル周波数と光感度におけるト レードオフが重要な問題となっている。サイクル周波数は受信するビット率（お よびその結果起こり得るディジタルオプティカル再伝送）に相関している。光感 度の測定は信頼性のある検出を行うために所要エネルギーの光入力パルスによっ て行われる。 高光感度はブレークオーバー電圧に極めて近いバイアス電圧をｐｎｐｎ素子に 印加することにより達成できる。これを達成するには、ｄＶ／ｄｔトリガーリン グを回避するため、電圧の印加はゆっくりと少なくとも数マイクロ秒間で行うよ うにする必要がある。更に、光パルス印加後のターンオンの遅れは非常に長く、 即ち、数マイクロ又はミリ秒となる。 日本国特許出願の特開平３−２３５９２６号公報に、単一のｐｎｐｎ素子に代 えて一対の差動ｐｎｐｎ素子を用いて限界ぎりぎりの電圧印加を行うことなく高 光感度を得られたことが開示されている。しかしながら、光感度とサイクル速度 との間におけるトレードオフは依然として問題となっている。入力光パルスを印 加する前に、一対の異種ｐｎｐｎ素子における自由キャリアの数量を等しくしな ければならない。入力光に対し高感度とするには確実に平衡させるために光エネ ルギーを加える前に長い待ち時間が必要である。したがって、サイクル速度を高 くするとそれだけ感度が低下することが実験により確かめられている。 ｐｎｐｎ素子の中央部の第３及び第４接合部を用いてキャリアを抜き取ること により、光感度は高くならないが、高サイクル速度が得られた（Y．Tashiro、K ．Kasahara、N．Hamao、M．Sugimoto、Y．Yanase、“High speed resonanse in optelectronic gated thyristor”、Japanese J．Appl．Phys．vol ２６、１０ １４（１９８７）及びG．W．Tayler、R．S．Mand、J．G．Simons and A．Y．Cho 、“Ledistor、a three thermal double heterostructure optoelectronic swit ch”Appl．Phys．Lett．vol ５０、３３８（１９８７））。しかしながら、抽出 層自体が突き抜けてしまうので多数キャリアは全く抜き取ることができなかった 。 中央部のｎ層における自由キャリアを高速で抜き取ることは二重ヘテロ接合光 サイリスタにおいてアノードに負電圧を印加することにより達成されている（P ．Heremans、M．Kuijk、D．A．Suda、R．Vounckx、R．E．Hayes and G．Borghs 、“Fast Turn-off of Two-Thermal Double Heterojunction Thyristor Device ”Appl．Phys．Lett．６１、１３２６（１９９２））。ターンオフ時間は１０ナ ノ秒、光感度は１００ピコジュール（ｐＪ）に高められたことが報告されている 。この素子の中央部のｐ層に制御不可能な自由ホールが残存するため、光入力エ ネルギーは大きい。この不確定な残存自由ホールにより、この種の素子のスイッ チングにあたり高入力光エネルギーが要求される。 本発明の構成 本発明の目的は中央の両層が完全に空乏化され、これにより上述した不都合点 を解消しようとするものである。 この発明の目的は、少なくとも第１、第２、第３及び第４層を含むオプトエレ クトロニック素子であって、上記第１及び第３層は一方のタイプの導電層であり 、第２及び第４層はそれらと反対のタイプの導電層とされ、上記第２及び第３層 は次の関係式を満足するものとされ； 及びそれぞれ第２及び第３層は次の関係式を満足するものとされ； ここで、ｗは第２層及び第３層の幅寸法（ｃｍ）、Ｎ（ｘ）は位置の関数とし て示されるドーピング濃度（ｃｍ^-3）、Ｅｇは第２層及び第３層の平均バンドギ ャップエネルギー（ｅＶ）である。 カソードーアノード間に負電圧パルスを印加することにより第２層及び第３層 から完全にキャリアを除去することができ、その結果、数ピコ秒で高速にターン オフ状態が達成される。この完全なターンオフ状態となると、このオプトエレク トロニック素子は最小限の入力光量をもって動作することができる。 この発明の一対の差動光ｐｎｐｎ素子を作用させることにより非常に高い繰り 返し周波数（ＧＨｚのオーダー）及び高光感度（フェムトジュールのオーダー） で作動する高感度光受信器を提供することができる。 図面の簡単な説明 図１は本発明の層構造を有するオプトエレクトロニック素子の断面図を示す。 図２は図１の光素子の代表的な電流−電圧特性曲線を示す。 図３は上記ｐｎｐｎ素子の順方向の正スイッチング電圧対種々のパルス時間の 負電圧パルスの関係を示すグラフである。 図４は本発明のｐｎｐｎ素子におけるキャリア抜き取り機構を示す図である。 図５は２つのｐｎｐｎ素子を並列接続して１つの負荷に直列接続して構成した 差動ｐｎｐｎ素子対の配線図を示す。 発明の詳細な説明 ｐｎｐｎ素子に光入力を照射すると、自由キャリアが発生され、該自由キャリ アは中央部のｎ及びｐ層に蓄積される。最小限の入力光を検出可能とするため、 入力光の衝突の前に、ｐｎｐｎ素子の中央部の各層に残留する自由キャリア数を 完全に調整した状態にすることが要求される。この状態は、本明細書において、 いわゆる“完全ターンオフ状態”という。 本発明の発明者の実験により、中央部のｎおよびｐ層における自由キャリアの 完全抜き取りが本発明のｐｎｐｎ素子の中央部の各層のドーピング濃度及び層厚 を所定の組み合わせとするため、アノードに負電圧パルスを印加することにより 達成された。 図１において、本発明の実施例の素子の断面図が示される。該素子の各層は次 の各層を含む：厚み１５００ｎｍのｎ⁺型ＧａＡｓバッファ層１１；厚み１００ ０ｎｍ、ドーピング濃度１×１０¹⁸ｃｍ^-3のｎ型Ａｌ_0.05Ｇａ_0.95Ａｓ層１２； 厚み１７０ｎｍ、ドーピング濃度２×１０¹⁷ｃｍ^-3のｎ型ＧａＡｓ層１４；厚み ２８０ｎｍ、ドーピング濃度１×１０¹⁹ｃｍ^-3のｐ型Ａｌ_{0. 2}Ｇａ_0.8ＡＳ層１ ５；厚み２０ｎｍ、ドーピング濃度２×１０¹⁹ｃｍ^-3のｐ型ＧａＡｓ接合層１６ 。 面積２８×４２μｍ²、高さ９００ｎｍを有するメサがウエットエッチングに より得られた。上（アノード）接触部はリフトオフ法により２８×２８μｍ²の 光窓が形成された、３８０℃で合金化されたＡｕ／ＡｕＺｎの２５×１２μｍ² のパッド１７である。 本発明によれば、第２及び第３層すなわちｐ及びｎ組み合わせ層は次の関係式 を満足るものとされる： 及び第２層及び第３層のいずれか一方はつぎの関係式を満足するものとされる： ここで、ｗは第２層及び第３層の幅寸法（ｃｍ）、Ｎ（ｘ）は位置の関数とし て示されるドーピング濃度（ｃｍ^-3）、Ｅｇは第２層及び第３層の平均バンドギ ャップエネルギー（ｅＶ）である。 図２は本発明の素子における正及び負アノード電圧に対する電流−電圧特性を 示す。静ブレークオーバー電圧Ｖ_BRは２．６９Ｖであり、順方向電流−電圧特性 は負の傾きを示した。逆方向電流−電圧特性は電圧約−９Ｖまでブレークダウン しなかった。 中央部の層におけるドーピング濃度を非常に低くする及び／又は層厚を非常に 薄くすると、電流−電圧特性における負の傾き領域を残すことなく、２Ｖ以下の ブレークオーバー電圧が得られる一方、中央部の層におけるドーピング濃度を非 常に高くする及び／又は層厚を非常に厚くすると、キャリアの抜き取りが不完全 となる。これは、キャリアの抜き取りが完了する前に外側の片方又は両方の接合 部においてアバランシェブレークダウンが生じるためである。 図３は、上記素子における４つの負電圧パルスの印加に対する該素子をスイッ チＯＮさせる順方向正電圧の関係を示す。このグラフは、本発明のｐｎｐｎ素子 により完全ターンオフ状態が得られたことを示している。−７．５Ｖ以下では順 方向スイッチング電圧が負電圧パルスのパルス期間及びその負電圧の大きさと関 係がないということは、中央部のｎ層及びｐ層において自由キャリアの完全な抜 き取りが行われたことを示している。完全ターンオフ状態を達成する速度は抜き 取られるキャリアのドリフト及び拡散により本質的に制限される。これらキャリ アのドリフト及び拡散機構は図４に図解される。 本発明の完全ターンオフ層構造は差動ｐｎｐｎ素子対を集積化した形式の差動 光素子として使用すると有利である。図５は負荷に共通に２つのｐｎｐｎ素子１ ０を直列接続した図を示す。このように本発明の2つのｐｎｐｎ素子を用いて構 成することにより、高感度の光受信器を高サイクル速度をもって作動させること ができる。 使用時、負のアノード−カソードパルスを印加したとき、一対の上記ｐｎｐｎ 素子は数ピコ秒で完全ターンオフ状態にリセットされる。これと比べ、最近の差 動ｐｎｐｎ素子対では照明されるまでに長い時間待機させてはじめて、その両ｐ ｎｐｎ素子の中央部層における自由キャリア数を確実に同等にすることが可能で ある。 完全ターンオフ状態が達成されると即座に、上記両素子に光入力が入射される とともに該両素子に正電圧が印加される。上記差動ｐｎｐｎ素子対のうち入力光 により最も高い予備電荷を有するｐｎｐｎ素子がＯＮに切り換わる一方、もう一 方の素子がＯＦＦのままとされる。これにより、従来の無駄な待機時間が回避さ れ、その代わりに非常に短時間の完全ターンオフ状態が生じ、これにより非常に 高感度をもって高サイクル速度をもって動作する。 この発明の素子による予備実験によれば、キャリア抜き取り用のパルス期間は 極めて短い、すなわち、３ナノ秒であった。この発明の２つのｐｎｐｎ素子を用 いて構成した差動ｐｎｐｎ素子対によれば、非常に高感度、すなわち、５０ヘム トジュール以下の光感度をもって作動させることができた。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ Ｈ０３Ｋ 17/725 Ｄ 9561−5Ｋ 7608−4Ｍ Ｈ０１Ｌ 29/74 Ｃ (72)発明者 ヴァウンクックス，ローゲル ベルギー国 ベー―1030 シャールビー ク、ミモザストラート 12番 (72)発明者 ボルグス，グスターフ ベルギー国 ベー―3010 ケセルーロ、ベ ルクストラート 70番

Claims (1)

1. 【特許請求の範囲】 １．少なくとも第１層、第２層、第３層及び第４層を含み、上記第１層及び第３ 層は一方の導電型式の導電層とする一方、上記第２層及び第４層は上記導電層と 対抗する型式の導電層とした、光電子素子において、 上記第２層及び第３層は次の関係式； を満足し、上記第２層及び第３層のいずれか一方が次の関係式； を満足し、 上記関係式においてｗは第２層及び第３層の幅寸法（ｃｍ）、Ｎ（ｘ）は位置 の関数として示されるドーピング濃度（ｃｍ^-3）、Ｅｇは第２層及び第３層の平 均バンドギャップエネルギー（ｅＶ）である ことを特徴とする、光電子素子。 ２．第１項に記載の光電子素子を２つ含み、両光電子素子を接続して差動光電子 素子を構成した、光電子素子。 ３．光電子素子に光入力を入射する前に、該光電子素子のアノード−カソード間 に負パルス電圧を印加することにより該光電子素子の第２層及び第３層における 全ての自由キャリアを抜き取って該光電子素子を完全ターンオフ状態にすること を特徴とする、上記光電子素子の使用方法。 ４．第２項に記載の差動光電子素子に光入力を入射する前に、該差動光電子素子 のアノード−カソード間に負電圧パルスを印加して該両光電子素子をリセットす ることを特徴とする、上記差動光電子素子の使用方法。 ５．第２項に記載の差動光電子素子のアノード−カソード間に負電圧パルスを印 加して該差動光電子素子の両光電子素子をリセットし、該差動光電子素子に光入 力を入射するとともに該両光電子素子に正電圧を印加して該差動光電子素子のい ずれか一方の光電子素子をスイッチＯＮすることを特徴とする、上記差動光電子 素子の使用方法。