CN117560925A - 半导体装置、电子构件及电子设备 - Google Patents

半导体装置、电子构件及电子设备 Download PDF

Info

Publication number
CN117560925A
CN117560925A CN202311456026.2A CN202311456026A CN117560925A CN 117560925 A CN117560925 A CN 117560925A CN 202311456026 A CN202311456026 A CN 202311456026A CN 117560925 A CN117560925 A CN 117560925A
Authority
CN
China
Prior art keywords
oxide
transistor
insulator
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311456026.2A
Other languages
English (en)
Inventor
山崎舜平
加藤清
热海知昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN117560925A publication Critical patent/CN117560925A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及半导体装置、电子构件及电子设备。提供一种存储电路由使用OS晶体管的单极性电路构成的新颖的半导体装置。因此，在存储电路内部中，不需要连接不同层。由此，可以减少连接部数而可以提高电路布局的自由度及OS晶体管的可靠性。特别是，因为设置多个存储单元，所以通过由单极性电路构成存储单元，可以大幅度地减少连接部数。此外，通过在同一层中设置驱动电路和单元阵列，可以防止在层间设置连接驱动电路和单元阵列的多个布线，从而可以进一步减少连接部数。可以在插板设置多个集成电路来将其用作一个电子构件。

Description

半导体装置、电子构件及电子设备
本申请是2018年5月25日提交的、于2019年11月26日进入中国国家阶段的、国家申请号为201880034637.9、发明名称为“半导体装置、电子构件及电子设备”的申请之分案申请
技术领域
本发明的一个方式涉及半导体装置及电子设备。
注意，本发明的一个方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的例子，可以举出半导体装置、摄像装置、显示装置、发光装置、蓄电装置、存储装置、显示模块、显示系统、检查系统、电子设备、照明装置、输入装置、输入输出装置、其驱动方法或者其制造方法。
此外，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。晶体管、半导体电路、运算装置及存储装置等都是半导体装置的一个方式。另外，显示装置、摄像装置、电光装置、发电装置(包括薄膜太阳能电池、有机薄膜太阳能电池等)以及电子设备有时包括半导体装置。
背景技术
专利文献1公开了由使用氧化物半导体的晶体管及使用单晶硅的晶体管构成的存储装置。并且，还记载有使用氧化物半导体的晶体管的关态电流极小。
作为氧化物半导体，例如，已知除了如氧化铟、氧化锌等单元金属氧化物之外还有多元金属氧化物。在多元金属氧化物中，有关In-Ga-Zn氧化物(以下也称为IGZO)的研究尤为火热。
通过对IGZO的研究，在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis aligned crystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1至非专利文献3)。非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。再者，非专利文献4及非专利文献5中公开了一种比CAAC结构及nc结构的结晶性更低的氧化物半导体中也具有微小的结晶。
而且，将IGZO用于活性层的晶体管具有极低的关态电流(参照非专利文献6)，已知有利用了该特性的LSI及显示器(参照非专利文献7及非专利文献8)。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2012-256400号公报
[非专利文献]
[非专利文献1]S.Yamazaki et al.,“SID Symposium Digest of TechnicalPapers”,2012,volume 43,issue 1,p.183-186
[非专利文献2]S.Yamazaki et al.,“Japanese Journal of Applied Physics”,2014,volume 53,Number 4S,p.04ED18-1-04ED18-10
[非专利文献3]S.Ito et al.,“The Proceedings of AM-FPD’13Digest ofTechnical Papers”,2013,p.151-154
[非专利文献4]S.Yamazaki et al.,“ECS Journal of Solid State Scienceand Technology”,2014,volume 3,issue 9,p.Q3012-Q3022
[非专利文献5]S.Yamazaki,“ECS Transactions”,2014,volume 64,issue 10,p.155-164
[非专利文献6]K.Kato et al.,“Japanese Journal of Applied Physics”,2012,volume 51,p.021201-1-021201-7
[非专利文献7]S.Matsuda et al.,“2015Symposium on VLSI TechnologyDigest of Technical Papers”,2015,p.T216-T217
[非专利文献8]S.Amano et al.,“SID Symposium Digest of TechnicalPapers”,2010,volume 41,issue 1,p.626-629
发明内容
发明所要解决的技术问题
本发明的一个方式的目的是提供一种新颖的半导体装置。另外，本发明的一个方式的目的是提供一种低功耗的半导体装置。另外，本发明的一个方式的目的是提供一种高可靠性的半导体装置。另外，本发明的一个方式的目的是提供一种布局的自由度高的半导体装置。另外，本发明的一个方式的目的是提供一种能够进行微型化或高集成化的半导体装置。另外，本发明的一个方式的目的是提供一种新颖的电子构件。另外，本发明的一个方式的目的是提供一种新颖的电子设备。
注意，本发明的一个方式并不需要实现所有上述目的，只要可以实现至少一个目的即可。另外，上述目的的记载不妨碍其他目的的存在。可以从说明书、权利要求书、附图等的记载显而易见地看出并抽出上述以外的目的。
解决技术问题的手段
根据本发明的一个方式是一种半导体装置，包括：单元阵列；第一驱动电路；以及第二驱动电路，其中，单元阵列包括第一存储单元及第二存储单元，第一驱动电路具有供应选择信号的功能，第二驱动电路具有进行数据写入或读出的功能，第一存储单元包括第一晶体管及第一电容器，第二存储单元包括第二晶体管及第二电容器，第一晶体管的源极和漏极中的一个与第一电容器电连接，第二晶体管的源极和漏极中的一个与第二电容器电连接，第一驱动电路包括第三晶体管，第二驱动电路包括第四晶体管，第一晶体管、第二晶体管、第三晶体管及第四晶体管在沟道形成区域中包括金属氧化物，第一晶体管、第二晶体管、第三晶体管及第四晶体管的极性彼此相同，第一晶体管的沟道形成区域及第二晶体管的沟道形成区域形成在同一半导体层中。
在根据本发明的一个方式的半导体装置中，也可以包括控制电路，控制电路也可以具有控制第一驱动电路及第二驱动电路的工作的功能，控制电路也可以包括第五晶体管，第五晶体管也可以在沟道形成区域中包含金属氧化物，第五晶体管的极性也可以与第一晶体管、第二晶体管、第三晶体管及第四晶体管的极性相同。
在根据本发明的一个方式的半导体装置中，第一晶体管也可以包括第一栅电极及第一绝缘层，第二晶体管也可以包括第二栅电极及第二绝缘层，第一绝缘层也可以包括与第一栅电极的侧面接触的区域，第二绝缘层也可以包括与第二栅电极的侧面接触的区域，半导体层也可以与包括接触于第一绝缘层或第二绝缘层的侧面的区域的导电层电连接。
在根据本发明的一个方式的半导体装置中，第一晶体管及第二晶体管也可以包括背栅极，第一晶体管的背栅极及第二晶体管的背栅极也可以由同一导电层构成。
在根据本发明的一个方式的半导体装置中，半导体层也可以在其表面中包括包含金属的层，包含金属的层也可以形成在不与第一栅电极、第二栅电极、第一绝缘层及第二绝缘层重叠的区域中，金属的主要成分也可以与半导体层的主要成分不同。
在根据本发明的一个方式的半导体装置中，金属也可以是铝、钌、钛、钽、钨或铬。
本发明的一个方式是一种电子构件，包括：封装基板；插板；集成电路；以及上述半导体装置，其中，集成电路及半导体装置设置在插板上，集成电路通过设置在插板上的布线与半导体装置电连接，并且，集成电路和半导体装置中至少一个通过插板与封装基板电连接。
本发明的一个方式是一种电子设备，包括：上述电子构件；以及麦克风、扬声器或照相机。
发明效果
根据本发明的一个方式，可以提供一种新颖的半导体装置。另外，根据本发明的一个方式，可以提供一种低功耗的半导体装置。另外，根据本发明的一个方式，可以提供一种高可靠性的半导体装置。另外，根据本发明的一个方式，可以提供一种布局的自由度高的半导体装置。另外，根据本发明的一个方式，可以提供一种能够进行微型化或高集成化的半导体装置。另外，根据本发明的一个方式，可以提供一种新颖的电子构件。另外，根据本发明的一个方式，可以提供一种新颖的电子设备。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。可以从说明书、权利要求书、附图等的记载显而易见地看出并抽出上述以外的效果。
附图说明
[图1]示出存储电路的结构例子的图。
[图2]示出半导体装置的结构例子的图。
[图3]示出半导体装置的结构例子的图。
[图4]示出半导体装置的结构例子的图。
[图5]示出半导体装置的结构例子的图。
[图6]示出半导体装置的结构例子的图。
[图7]示出存储电路的结构例子的图。
[图8]示出存储电路的结构例子的图。
[图9]示出半导体装置的结构例子的截面图。
[图10]示出半导体装置的结构例子的截面图。
[图11]示出半导体装置的结构例子的截面图。
[图12]示出半导体装置的结构例子的俯视图及截面图。
[图13]示出半导体装置的结构例子的截面图。
[图14]示出半导体装置的结构例子的截面图。
[图15]示出半导体装置的结构例子的截面图。
[图16]示出半导体装置的结构例子的俯视图及截面图。
[图17]示出半导体装置的结构例子的截面图。
[图18]示出半导体装置的结构例子的俯视图。
[图19]示出半导体装置的结构例子的截面图。
[图20]示出半导体装置的结构例子的俯视图。
[图21]示出半导体装置的结构例子的俯视图及截面图。
[图22]示出半导体装置的结构例子的俯视图及截面图。
[图23]示出半导体装置的结构例子的俯视图及截面图。
[图24]示出半导体装置的结构例子的俯视图及截面图。
[图25]示出半导体装置的结构例子的截面图。
[图26]示出半导体装置的结构例子的截面图。
[图27]示出半导体装置的结构例子的截面图。
[图28]示出半导体装置的结构例子的立体图及俯视图。
[图29]示出半导体装置的结构例子的截面图。
[图30]示出半导体装置的结构例子的截面图。
[图31]示出半导体装置的结构例子的立体图。
[图32]示出电子设备的结构例子的图。
[图33]示出电子设备的结构例子的图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。注意，本发明不局限于以下实施方式中的说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的沟道形成区域的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物具有放大作用、整流作用及开关作用中的至少一个时，该金属氧化物称为金属氧化物半导体(metaloxide semiconductor)，简称为OS。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。将在后面说明金属氧化物的详细内容。
另外，在本说明书等中，当明确地记载为“X与Y连接”时，在本说明书等中公开了如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也记载于附图或文中。这里，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜和层等)。
作为X与Y直接连接的情况的例子，可以举出：能够电连接X与Y的元件(例如，开关、晶体管、电容器、电感器、电阻元件、二极管、显示元件、发光元件和负载等)不连接X与Y之间的情况；以及X与Y不通过能够电连接X与Y的元件(例如，开关、晶体管、电容器、电感器、电阻元件、二极管、显示元件、发光元件和负载等)连接的情况。
作为X与Y电连接的情况的一个例子，例如可以在X与Y之间连接一个以上的能够电连接X与Y的元件(例如开关、晶体管、电容器、电感器、电阻元件、二极管、显示元件、发光元件和负载等)。开关具有控制开启和关闭的功能。换言之，通过使开关处于开启状态或关闭状态来控制是否使电流流过。或者，开关具有选择并切换电流路径的功能。另外，X与Y电连接的情况包括X与Y直接连接的情况。
作为X与Y在功能上连接的情况的一个例子，例如可以在X与Y之间连接一个以上的能够在功能上连接X与Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，也可以说X与Y在功能上是连接着的。另外，X与Y在功能上连接的情况包括X与Y直接连接的情况及X与Y电连接的情况。
此外，当明确地记载为“X与Y电连接”时，在本说明书等中公开了如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；X与Y在功能上连接的情况(换言之，以中间夹有其他电路的方式在功能上连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。换言之，在本说明书等中，明确记载为“电连接”时与只明确记载为“连接”时的内容相同。
另外，即使在附图中独立的构成要素相互电连接，也有一个构成要素兼有多个构成要素的功能的情况。例如，在布线的一部分还被用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于上述尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时省略图示。另外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，尤其在俯视图(也称为平面图)或立体图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。
此外，在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所说明的词句，可以根据情况适当地更换。
注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者形成沟道的区域中的源极(源区域或源电极)和漏极(漏区域或漏电极)之间的距离。另外，在一个晶体管中，沟道长度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道长度有时不限于一个值。因此，在本说明书中，沟道长度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
沟道宽度例如是指半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者其中形成沟道的区域中的源极与漏极相对的部分的长度。另外，在一个晶体管中，沟道宽度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道宽度有时不限于一个值。因此，在本说明书中，沟道宽度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
另外，根据晶体管的结构，有时形成沟道的区域中的实际上的沟道宽度(以下，也称为“有效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体的侧面的情况下，有时因为有效沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在微型且栅电极覆盖半导体的侧面的晶体管中，有时形成在半导体的侧面的沟道形成区的比例增高。在此情况下，有效沟道宽度大于外观上的沟道宽度。
注意，在本说明书等中，氧氮化硅膜是指氧含量大于氮含量的膜。例如，优选的是，氧的浓度为55原子％以上且65原子％以下，氮的浓度为1原子％以上且20原子％以下，硅的浓度为25原子％以上且35原子％以下，并且氢的浓度为0.1原子％以上且10原子％以下的范围内。另外，氮氧化硅膜是指氮含量大于氧含量的膜。例如，优选的是，氮的浓度为55原子％以上且65原子％以下，氧的浓度为1原子％以上且20原子％以下，硅的浓度为25原子％以上且35原子％以下，并且氢的浓度为0.1原子％以上且10原子％以下的范围内。
另外，在本说明书等中，可以将“膜”和“层”相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，例如，有时可以将“绝缘膜”变换为“绝缘层”。
另外，在本说明书等中，也可以将“绝缘体”称为“绝缘膜”或“绝缘层”。另外，也可以将“导电体”称为“导电膜”或“导电层”。另外，也可以将“半导体”称为“半导体膜”或“半导体层”。
(实施方式1)
在本实施方式中说明根据本发明的一个方式的半导体装置。根据本发明的一个方式的半导体装置包括使用OS晶体管形成的存储电路。
<存储电路的结构例子>
首先，说明根据本发明的一个方式的半导体装置所包括的存储电路的结构例子。图1(A-1)示出存储电路MEM的结构例子。
存储电路MEM包括单元阵列CA、驱动电路WD、驱动电路BD。此外，单元阵列CA由配置为矩阵状的多个存储单元MC而构成。
存储单元MC具有储存数据的功能。存储单元MC既可以具有储存2值(高电平及低电平)的数据的功能，也可以具有储存4值以上的多值数据的功能。此外，存储单元MC还可以具有储存模拟数据的功能。
存储单元MC与布线WL及布线BL连接。另外，图1(A-1)示出属于同一行并相邻的两个存储单元MC共享一个布线BL的结构例子。
驱动电路WD具有选择存储单元MC的功能。具体而言，驱动电路WD具有将用来选择进行数据写入或读出的存储单元MC的信号(下面也称为选择信号)供应到布线WL的功能。
驱动电路BD具有对存储单元MC写入数据的功能及读出储存于存储单元MC的数据的功能。具体而言，驱动电路BD具有对连接到进行数据写入的存储单元MC的布线BL供应对应于储存在存储单元MC中的数据的电位(下面也称为写入电位)的功能。此外，驱动电路BD具有读出对应于储存在存储单元MC中的数据的电位(下面也称为读出电位)并将其输出到外部的功能。
存储单元MC、驱动电路WD及驱动电路BD由OS晶体管构成。因为氧化物半导体的带隙为3.0eV以上，所以在OS晶体管中，因热激发而产生的泄漏电流小，且关态电流也极小。注意，关态电流是指当晶体管处于关闭状态时在源极和漏极之间流过的电流。用于晶体管的沟道形成区域的氧化物半导体优选是包含铟(In)及锌(Zn)中至少一个的氧化物半导体。这种氧化物半导体的典型例子是In-M-Zn氧化物(元素M例如为Al、Ga、Y或Sn)。通过减少用作电子给体(施体)的水分或氢等杂质且减少氧空位，能够使氧化物半导体成为i型(本征)或实质上i型。可以将该氧化物半导体称为被高纯度化了的氧化物半导体。关于OS晶体管的详细内容，在实施方式3中进行说明。
在此，OS晶体管具有极小的关态电流，所以尤其适合用作用于存储单元MC的晶体管。在OS晶体管中，例如，每沟道宽度1μm的关态电流可以为100zA/μm以下、10zA/μm以下、1zA/μm以下或10yA/μm以下。通过将OS晶体管用于存储单元MC，可以极长时间地保持储存在存储单元MC中的数据。
图1(A-2)示出使用OS晶体管的存储单元MC的结构例子。在此示出相邻的两个存储单元MC，将一个存储单元称为存储单元MCa，另一个存储单元MC称为存储单元MCb。存储单元MCa和存储单元MCb共享一个布线BL。
存储单元MC各自包括晶体管T及电容器C。将存储单元MCa所包括的晶体管T、电容器C分别称为晶体管Ta、电容器Ca，存储单元MCb所包括的晶体管T、电容器C分别称为晶体管Tb、电容器Cb。此外，将与存储单元MCa、MCb连接的布线WL分别称为布线WLa、WLb。另外，晶体管T是n沟道型OS晶体管。
晶体管T的栅极与布线WL连接，源极和漏极中的一个与电容器C的一个电极连接，源极和漏极中的另一个与布线BL连接。电容器C的另一个电极与被供应恒定电位(例如，接地电位等)的布线VL连接。另外，与晶体管T的源极和漏极中的一个及电容器C的一个电极连接的节点称为节点N。
当对存储单元MC写入数据时，对布线BL供应写入电位。而且，通过对布线WL供应选择信号(高电平电位)，使晶体管T处于开启状态。由此，写入电位被供应到节点N。然后，通过对布线WL供应低电平电位，使晶体管T处于关闭状态。由此，节点N成为浮动状态，写入电位被保持。
在读出储存在存储单元MC中的数据时，布线BL的电位成为读出电位。通过对布线WL供应选择信号(高电平电位)，使晶体管T处于开启状态。由此，布线BL的电位取决于节点N的电位，储存在存储单元MC中的数据被读出。
因为晶体管T使用OS晶体管，在晶体管T处于关闭状态的期间中极长时间地保持节点N的电位。因此，可以使数据的刷新频率为极少，从而可以减少功耗。
此外，因为存储单元MC通过电容器C的充放电进行数据改写，所以原理上存储单元MC的改写次数没有限制，并且可以以低能量进行数据写入及读出。此外，存储单元MC的电路结构简单，因此容易实现存储电路MEM的大容量化。
图1(B)示出存储单元MC的结构例子。在此尤其示出图1(A-2)的存储单元MCa和存储单元MCb的截面图。
存储单元MCa包括晶体管Ta及电容器Ca，存储单元MCb包括晶体管Tb及电容器Cb。具有晶体管Ta的栅极的功能的导电层与布线WLa连接，具有晶体管Tb的栅极的功能的导电层与布线WLb连接。具有电容器Ca的电极的功能的导电层与布线VL连接。具有电容器Cb的电极的功能的导电层与布线VL连接。
此外，晶体管Ta及晶体管Tb也可以包括一对栅极。注意，在晶体管包括一对栅极时，有时将一个栅极称为第一栅极、前栅极或将其简单地称为栅极，并将另一个栅极称为第二栅极或背栅极。
图1(A-2)示出晶体管Ta及晶体管Tb各自包括背栅极的结构例子。晶体管Ta及晶体管Tb的背栅极与布线BGL连接。通过从布线BGL向晶体管Ta及晶体管Tb的背栅极供应指定电位，可以控制晶体管Ta及晶体管Tb的阈值电压。例如，可以使晶体管Ta及晶体管Tb的阈值电压大于0V。由此，可以减少关态电流。另外，晶体管Ta及晶体管Tb的背栅极也可以由同一导电层构成。
此外，晶体管Ta和晶体管Tb使用共同的氧化物OX形成。而且，氧化物OX具有晶体管Ta及晶体管Tb的半导体层的功能及电容器Ca及电容器Cb的电极的功能。换言之，晶体管Ta的沟道形成区域和晶体管Tb的沟道形成区域形成在同一半导体层中。此外，氧化物OX与连接于布线BL的导电层连接。与该布线BL连接的导电层具有晶体管Ta的源极或漏极的功能及晶体管Tb的源极或漏极的功能。
此外，如图1(B)所示，当晶体管Ta和晶体管Tb共享布线BL时，可以缩小单元阵列CA的面积。在实施方式3中说明图1(B)所示的存储单元MCa及存储单元MCb的更具体的结构。
此外，当单元阵列CA所包括的存储单元MC采用上述结构时可以使用n沟道型OS晶体管构成单元阵列CA。下面将这样的由具有同一极性的晶体管构成的电路也称为单极性电路。
驱动电路WD及驱动电路BD也可以与单元阵列CA同样地由使用OS晶体管的单极性电路构成。由此，可以使单元阵列CA、驱动电路WD及驱动电路BD所包括的各晶体管具有相同极性，且可以由使用OS晶体管的单极性电路构成存储电路MEM。在此情况下，可以通过同一工序同时制造单元阵列CA、驱动电路WD及驱动电路BD所包括的各晶体管。
另外，可以将使用OS晶体管的单极性电路层叠于半导体衬底上。因此，可以在形成在半导体衬底上的电路上方层叠由单极性电路构成的存储电路MEM，从而可以缩小半导体装置的面积。
<半导体装置的结构例子1>
图2示出半导体装置10的结构例子。半导体装置10包括具有使用OS晶体管构成的单极性电路的层20。在层20中可以设置图1(A-1)所示的存储电路MEM。
从外部向驱动电路BD输入写入到单元阵列CA的数据。此外，从驱动电路BD向外部输出从单元阵列CA读出的数据。
存储电路MEM所包括的单元阵列CA、驱动电路WD、驱动电路BD都由使用OS晶体管的单极性电路构成。由此，可以将存储电路MEM形成于同一层20中。
在此，例如在存储电路MEM使用形成于层20中的n沟道型OS晶体管和形成于其他层中的晶体管(形成于半导体衬底中的晶体管等)构成时，需要用来连接这些晶体管的多个连接部(接触孔及布线)。特别是，当多个存储单元MC使用OS晶体管和形成于其他层中的晶体管构成时，在各存储单元MC中两个层间需要连接，因此连接部数更显著地增加。这连接部的增加导致电路布局的自由度的下降。
此外，向OS晶体管所包含的氧化物半导体的杂质(氢等)混入导致OS晶体管的劣化。在此，连接部成为杂质的侵入路径，杂质可能经过连接部侵入层20中。因此，当两个层之间的连接部增加时，混入氧化物半导体中的杂质增加，导致形成于层20中的OS晶体管的劣化。
在本发明的一个方式中，存储电路MEM由使用OS晶体管的单极性电路构成。因此，在存储电路MEM内部中，不需要连接不同层。由此，可以减少连接部数，从而可以提高电路布局的自由度及OS晶体管的可靠性。
特别是，因为设置多个存储单元MC，所以通过由单极性电路构成存储单元MC，可以大幅度地减少连接部数。此外，通过将驱动电路WD及驱动电路BD设置于与单元阵列CA相同的层中，可以防止在层间设置连接驱动电路WD和单元阵列CA及驱动电路BD和单元阵列CA的多个布线WL及布线BL，从而可以进一步减少连接部数。
另外，存储电路MEM例如可以被用作计算机中的高速缓冲存储器、主存储装置或辅助存储装置等。
此外，层20也可以包括控制电路CC。控制电路CC具有控制驱动电路WD及驱动电路BD的工作的功能。具体而言，控制电路CC根据从外部输入的控制信号(地址信号、时钟信号或芯片使能信号等)生成用来控制驱动电路WD及驱动电路BD的工作的各种信号的功能。
驱动电路WD根据控制电路CC所供应的信号(地址信号或控制信号等)生成选择信号，并将其供应到单元阵列CA。驱动电路BD根据控制电路CC所供应的信号(地址信号或控制信号等)生成对应于从外部输入的数据的写入电位，并将其输出到单元阵列CA。此外，驱动电路BD根据控制电路CC所供应的信号(地址信号或控制信号等)将从单元阵列CA读出的数据输出到外部。
控制电路CC由使用OS晶体管的单极性电路构成。因此，可以将控制电路CC设置于层20中，并且可以由设置于同一层中的控制电路CC控制存储电路MEM的工作。由此，可以省略控制电路CC和驱动电路WD及驱动电路BD之间的连接部。
此外，在层20中还可以设置其他电路。例如，层20也可以包括处理器及外围电路。在此情况下，处理器及外围电路由使用OS晶体管的单极性电路构成。
作为处理器，可以使用CPU(Central Processor Unit)、MPU(MicroProcessorUnit)、GPU(GraphicsProcessingUnit)等。作为外围电路，可以使用存储电路、输入输出电路、电源管理单元、定时器、计数器、转换电路(AD转换电路、DA转换电路等)等。另外，也可以设置多个外围电路。
此外，控制电路CC也可以通过总线与处理器及外围电路连接。由此，控制电路CC、处理器及外围电路间可以通过总线进行数据或信号的收发。例如，可以进行将从单元阵列CA向控制电路CC输出的数据用于由处理器或外围电路进行的处理等的处理。
另外，也可以将层20层叠于半导体衬底上来从形成于半导体衬底中的电路供应输入到层20的信号。图3示出层20层叠于层30上的结构例子。层30包括由形成于半导体衬底的晶体管构成的电路。而且，该电路也可以具有对控制电路CC输出控制信号的功能或对驱动电路BD输出数据的功能。此外，从驱动电路BD输出的数据也可以输入到层30所包括的电路中。
在层20和层30之间进行数据或信号的收发时，层20和层30由设置在层间的布线连接。
如上所述，在本发明的一个方式中，通过由使用OS晶体管的单极性电路构成存储电路MEM，可以减少层20和层30之间的连接部数。另外，半导体装置10可以被用作存储装置或运算装置等。
虽然上面说明设置于层20中的电路使用OS晶体管的结构，但是也可以使用在包含氧化物半导体以外的半导体材料的膜中形成沟道形成区域的晶体管。作为这种晶体管，例如可以举出将非晶硅膜、微晶硅膜、多晶硅膜、单晶硅膜、非晶锗膜、微晶锗膜、多晶锗膜或单晶锗膜用于半导体层的晶体管。
此外，虽然上面说明在层20中设置控制电路CC的结构，但是控制电路CC也可以设置在图3所示的层30中。在此情况下，控制电路CC由形成于半导体衬底的晶体管构成。此外，控制电路CC与驱动电路WD及驱动电路BD通过形成在层20和层30之间的连接部连接。
此外，虽然上面说明设置有处理器及外围电路的结构，但是处理器及外围电路也可以设置在层30中。在此情况下，处理器及外围电路由形成于半导体衬底的晶体管构成。
<半导体装置的结构例子2>
虽然图2示出设置有一个包括存储电路MEM的层20的半导体装置10的结构例子，但是也可以层叠两层以上的层20。图4示出层叠有N层(N是2以上的整数)的层20(层20_1至20_N)的结构。层20_1至20_N各自包括存储电路MEM_1至MEM_N。另外，存储电路MEM_1至MEM_N的结构及功能与图2中的存储电路MEM同样。
如此，通过层叠存储电路MEM，可以增大储存于半导体装置10中的数据量。
<半导体装置的结构例子3>
虽然图2示出层20设置有存储电路MEM的结构例子，但是设置于层20中的电路不局限于存储电路MEM。此外，层20还可以设置有其功能互不相同的多个电路。图5示出层20包括存储电路MEM、FPGA及模拟运算电路的结构例子。
FPGA是用户可以任意地改变电路结构的器件。通过改变设置在FPGA的逻辑元件及布线间开关中的配置存储器所储存的数据(配置数据)进行FPGA的电路结构的改变。配置存储器可以由使用OS晶体管的单极性电路构成。
模拟运算电路具有进行使用模拟数据的运算的功能。该模拟数据被储存在设置于模拟运算电路的模拟存储器中。模拟运算电路例如可以用于AI(ArtificialIntelligence)的运算。具体而言，可以由设置于层20中的模拟运算电路进行神经网络的积和运算。通过由模拟运算电路进行积和运算，可以缩小电路规模并改善功耗。设置在模拟运算电路中的模拟存储器可以由使用OS晶体管的单极性电路构成。
注意，虽然图5示出同一个层20设置有存储电路MEM、FPGA及模拟运算电路的结构例子，但是这些电路的每一个也可以设置在不同的层20中。
<半导体装置的结构例子4>
半导体装置10也可以具有摄像装置的功能。图6示出具有摄像装置的功能的半导体装置10的结构例子。图6所示的半导体装置10具有包括存储电路MEM的层20(参照图2)上方设置有层40的结构。
层40包括由多个受光元件构成的受光部41。受光部41具有将被照射的光42转换为电信号并将其作为摄像数据输出的功能。
作为受光元件，例如可以使用以硒类材料为光电转换层的pn结型光电二极管等。使用硒类材料的光电转换元件对可见光具有高外部量子效率，从而可以实现高灵敏度的光传感器。
可以将硒类材料用作p型半导体。作为硒类材料，可以使用单晶硒或多晶硒等结晶硒、非晶硒、铜、铟和硒的化合物(CIS)、或者铜、铟、镓和硒的化合物(CIGS)等。
上述pn结型光电二极管的n型半导体优选使用其带隙宽且对可见光具有透光性的材料形成。例如，可以使用锌氧化物、镓氧化物、铟氧化物、锡氧化物或混有这些材料的氧化物等。
此外，作为层40所包括的受光元件，也可以采用使用p型硅半导体和n型硅半导体的pn结型光电二极管。另外，还可以采用p型硅半导体和n型硅半导体之间设置有i型硅半导体层的pin接合型光电二极管。
使用上述硅的光电二极管也可以由单晶硅、非晶硅、微晶硅、多晶硅等形成。
此外，层40也可以包括与受光部41连接的驱动电路43。驱动电路43读出由受光部41取得的摄像数据而将其输出到外部。另外，驱动电路43可以由使用OS晶体管的单极性电路构成。
可以将图6所示的半导体装置10用作内建于照相机等的传感器等。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式2)
在本实施方式中说明上述实施方式所说明的存储电路的具体结构例子。
图7示出存储电路MEM的具体结构例子。图7所示的存储电路MEM包括一个或多个单元阵列CA及与单元阵列CA相同的数量的放大电路ACa。另外，存储电路MEM包括具有多个读出放大器SA的放大电路ACb、驱动电路SAD及输入输出电路IO。图1所示的驱动电路BD包括放大电路ACa、放大电路ACb、驱动电路SAD、输入输出电路IO。
放大电路ACa具有放大布线BL的电位的功能。具体而言，放大电路ACa放大从单元阵列CA供应到布线BL的电位(读出电位)而将该电位输出到布线GBL。另外，放大电路ACa也可以具有选择是否将布线BL的电位输出到布线GBL的功能。而且，输出到布线GBL的电位被输入到放大电路ACb。
放大电路ACb具有放大布线GBL的电位的功能。具体而言，放大电路ACb具有放大从单元阵列CA通过放大电路ACa输出的读出电位并将其输出到输入输出电路IO的功能。另外，放大电路ACb还具有放大从输入输出电路IO输入的写入电位并将其输出到布线GBL的功能。当由放大电路ACb放大电位时使用多个读出放大器SA。
读出放大器SA具有放大两个布线GBL的电位差的功能。具体而言，读出放大器SA与两个布线GBL连接，并具有以一个布线GBL的电位为基准电位而放大该基准电位和另一个布线GBL的电位差的功能。此外，读出放大器SA还具有保持两个布线GBL的电位差的功能。
另外，驱动电路SAD可以控制读出放大器SA的工作。驱动电路SAD具有接收用来控制读出放大器SA的工作的控制信号或地址信号等而控制读出放大器SA等的功能。驱动电路SAD选择对输入输出电路IO输出信号的读出放大器SA或选择接收从输入输出电路IO输出的信号的读出放大器SA等。另外，驱动电路SAD也可以与图2中的控制电路21连接。
输入输出电路IO具有将从单元阵列CA通过读出放大器SA读出的数据输出到外部的功能。此外，输入输出电路IO具有将从外部输入的数据通过读出放大器SA输出到单元阵列CA的功能。
另外，放大电路ACb和输入输出电路IO之间还可以设置有放大电路。该放大电路具有使放大电路ACb的输出放大而将其供应到输入输出电路IO的功能及放大输入输出电路IO的输出而将其供应到放大电路ACb的功能。
放大电路ACa、放大电路ACb、驱动电路SAD及输入输出电路IO可以由使用OS晶体管的单极性电路构成。由此，驱动电路BD可以由单极性电路构成，并且驱动电路BD可以设置于图2所示的层20中。
另外，也可以将存储电路MEM所包括的各电路如图8所示地配置。在图8中，将多个单元阵列CA和放大电路ACa配置为夹着放大电路ACb在附图的上下方向上相对。此外，读出放大器SA与连接到上侧单元阵列CA的布线GBL和连接到下侧单元阵列CA的布线GBL连接，并放大这些布线GBL的电位差。
另外，图7及图8所示的存储电路MEM的布局可以分别称为翻折型及开放型。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式3)
在本实施方式中，参照图9至图27说明上述实施方式所说明的半导体装置的具体结构例子。
<半导体装置的结构例子>
图9至图14是根据本发明的一个方式的包括晶体管700、存储单元600a及存储单元600b的半导体装置的俯视图及截面图。另外，下面有时将存储单元600a和存储单元600b统称为存储单元600。
图9是根据本发明的一个方式的半导体装置的截面图，其对应于上述实施方式所示的层20。图10是与图9不同的根据本发明的一个方式的半导体装置的截面图。图11是在图9中示出沟道长度方向上的界面图的晶体管700的沟道宽度方向上的截面图。图12(A)是存储单元600a及存储单元600b的俯视图。图12(B)、图13(A)及图13(B)是存储单元600a及存储单元600b的截面图。在此，图12(B)是在图12(A)中由A1-A2的点划线表示的部分的截面图，也是晶体管200a及晶体管200b的沟道长度方向上的截面图。图13(A)是在图12(A)中由A3-A4的点划线表示的部分的截面图，也是晶体管200a的沟道宽度方向上的截面图。晶体管200b的沟道宽度方向上的截面图与图13(A)所示的晶体管200a的沟道宽度方向上的截面图同样。图13(B)是在图12(A)中由A5-A6的点划线表示的部分的截面图。图14是在图12(A)中由A7-A8的点划线表示的部分的截面图。注意，在图12(A)的俯视图中，为了明确起见而省略构成要素的一部分。
在此，晶体管700对应于设置在驱动电路WD、驱动电路BD或控制电路CC中的晶体管。存储单元600a与存储单元MCa对应，晶体管200a与晶体管Ta对应，电容器100a与电容器Ca对应。此外，存储单元600b与存储单元MCb对应，晶体管200b与晶体管Tb对应，电容器100b与电容器Cb对应。另外，下面有时将晶体管200a和晶体管200b统称为晶体管200。此外，下面有时将电容器100a和电容器100b统称为电容器100。
与本实施方式所示的半导体装置的层20对应的层包括：晶体管200a；晶体管200b；电容器100a；电容器100b；晶体管700；以及被用作层间膜的绝缘体210、绝缘体212、绝缘体273、绝缘体274、绝缘体280、绝缘体282及绝缘体284。此外，还包括电连接于晶体管200a而被用作布线的导电体203a、电连接于晶体管200b而被用作布线的导电体203b以及被用作插头的导电体240a、导电体240b及导电体240c。此外，还包括电连接于晶体管700而被用作布线的导电体703以及被用作插头的导电体740a和导电体740b。另外，也可以在绝缘体284上设置连接于导电体240或导电体740而被用作布线层的导电体112及绝缘体150。
注意，下面有时将导电体203a及导电体203b统称为导电体203。此外，下面有时将导电体240a、导电体240b及导电体240c统称为导电体240。此外，下面有时将导电体740a及导电体740b统称为导电体740。在此，导电体703形成在与导电体203相同的层且具有相同的结构，导电体740形成在与导电体240相同的层且具有相同的结构。由此，导电体703可以参照导电体203的记载，导电体740可以参照导电体240的记载。
另外，在导电体203中，导电体203的第一导电体以与绝缘体212的开口的内壁接触的方式形成，其内侧形成有导电体203的第二导电体。在此，导电体203的顶面的高度与绝缘体212的顶面的高度可以大致相同。虽然本实施方式中示出层叠有导电体203的第一导电体与导电体203的第二导电体的结构，但是本发明不局限于此。例如，导电体203也可以具有单层结构或者三层以上的叠层结构。另外，在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。导电体703也具有与导电体203同样的结构。
绝缘体273配置在晶体管200a、晶体管200b、晶体管700及电容器100上。绝缘体274配置在绝缘体273上。绝缘体280配置在绝缘体274上。绝缘体282配置在绝缘体280上。绝缘体284配置在绝缘体282上。
另外，导电体240以与绝缘体273、绝缘体274、绝缘体280、绝缘体282及绝缘体284中的开口的内壁接触的方式形成。在此，导电体240的顶面的高度与绝缘体284的顶面的高度可以大致相同。另外，在本实施方式中，导电体240具有两层结构，但是本发明不局限于此。例如，导电体240可以具有单层或三层以上的叠层结构。导电体740也具有与导电体240同样的结构。
如图12、图13(A)所示，晶体管200a及晶体管200b包括：配置在衬底(未图示)上的绝缘体214及绝缘体216；埋入绝缘体214及绝缘体216地配置的导电体205a及导电体205b；配置在绝缘体216、导电体205a及导电体205b上的绝缘体220；配置在绝缘体220上的绝缘体222；配置在绝缘体222上的绝缘体224；配置在绝缘体224上的氧化物230a；配置在氧化物230a上的氧化物230b；配置在氧化物230b上的氧化物230ca及氧化物230cb；配置在氧化物230ca上的绝缘体250a；配置在氧化物230cb上的绝缘体250b；配置在绝缘体250a上的金属氧化物252a；配置在绝缘体250b上的金属氧化物252b；配置在金属氧化物252a上的导电体260a(导电体260aa及导电体260ab)；配置在金属氧化物252b上的导电体260b(导电体260ba及导电体260bb)；配置在导电体260a上的绝缘体270a；配置在导电体260b上的绝缘体270b；配置在绝缘体270a上的绝缘体271a；配置在绝缘体270b上的绝缘体271b；至少与氧化物230ca、绝缘体250a、金属氧化物252a及导电体260a的侧面接触地配置的绝缘体275a；至少与氧化物230cb、绝缘体250b、金属氧化物252b及导电体260b的侧面接触地配置的绝缘体275b；以及形成在氧化物230a及氧化物230b上的层242。在层242中，有时将位于导电体260a和导电体260b之间的部分称为层242b，将位于夹着导电体260a与层242b相对一侧的部分称为层242a，将位于夹着导电体260b与层242b相对一侧的部分称为层242c。与层242b接触地配置有导电体240b。
在晶体管200a中，层242a被用作源极及漏极中的一个，层242b被用作源极及漏极中的另一个，导电体260a被用作前栅极，绝缘体250a被用作相对于前栅极的栅极绝缘层，导电体205a被用作背栅极，绝缘体220、绝缘体222及绝缘体224被用作相对于背栅极的栅极绝缘层。此外，在晶体管200b中，层242b被用作源极及漏极中的一个，层242c被用作源极及漏极中的另一个，导电体260b被用作前栅极，绝缘体250b被用作相对于前栅极的栅极绝缘层，导电体205b被用作背栅极，绝缘体220、绝缘体222及绝缘体224被用作相对于背栅极的栅极绝缘层。导电体240b与相当于布线BL的导电体电连接。导电体260a与被用作布线WLa或相当于布线WLa的导电体电连接。导电体260b与被用作布线WLb或相当于布线WLb的导电体电连接。导电体203a及导电体203b被用作布线BGL。
下面有时将氧化物230a、氧化物230b、氧化物230ca及氧化物230cb统称为氧化物230。下面有时将氧化物230ca及氧化物230cb统称为氧化物230c。下面有时将导电体205a及导电体205b统称为导电体205。下面有时将绝缘体250a及绝缘体250b统称为绝缘体250。下面有时将金属氧化物252a及金属氧化物252b统称为金属氧化物252。下面有时将导电体260a及导电体260b统称为导电体260。有时将导电体260aa及导电体260ab统称为导电体260a。有时将导电体260ba及导电体260bb统称为导电体260b。下面有时将绝缘体270a及绝缘体270b统称为绝缘体270。下面有时将绝缘体271a及绝缘体271b统称为绝缘体271。下面有时将绝缘体275a及绝缘体275b统称为绝缘体275。晶体管200b形成在与晶体管200a相同的层中且具有相同的结构。因此，下面，在没有特别的记载的情况下晶体管200b的结构可以参照晶体管200a的结构的记载。
此外，如图9、图11所示，晶体管700包括：配置在衬底(未图示)上的绝缘体214及绝缘体216；埋入绝缘体214及绝缘体216地配置的导电体705；配置在绝缘体216及导电体705上的绝缘体220；配置在绝缘体220上的绝缘体222；配置在绝缘体222上的绝缘体724；配置在绝缘体724上的氧化物730(氧化物730a、氧化物730b及氧化物730c)；配置在氧化物730上的绝缘体750；配置在绝缘体750上的金属氧化物752；配置在金属氧化物752上的导电体760(导电体760a及导电体760b)；配置在导电体760上的绝缘体770；配置在绝缘体770上的绝缘体771；至少与氧化物730c、绝缘体750、金属氧化物752及导电体760的侧面接触地配置的绝缘体775；形成在氧化物730上的层742。此外，与层742的一个接触地配置有导电体740a，与层742的另一个接触地配置有导电体740b。
在晶体管700中，层742中的一个被用作源极和漏极中的一个，层742中的另一个被用作源极和漏极中的另一个，导电体760被用作前栅极，导电体705被用作背栅极。
在此，晶体管700形成在与晶体管200相同的层且具有相同的结构。由此，氧化物730具有与氧化物230相同的结构，可以参照氧化物230的记载。导电体705具有与导电体205相同的结构，可以参照导电体205的记载。绝缘体724具有与绝缘体224相同的结构，可以参照绝缘体224的记载。绝缘体750具有与绝缘体250相同的结构，可以参照绝缘体250的记载。金属氧化物752具有与金属氧化物252相同的结构，可以参照金属氧化物252的记载。导电体760具有与导电体260相同的结构，可以参照导电体260的记载。绝缘体770具有与绝缘体270相同的结构，可以参照绝缘体270的记载。绝缘体771具有与绝缘体271相同的结构，可以参照绝缘体271的记载。绝缘体775具有与绝缘体275相同的结构，可以参照绝缘体275的记载。下面，在没有特别的记载的情况下，如上所述，晶体管700的结构可以参照晶体管200的结构的记载。
虽然晶体管200采用层叠氧化物230a、氧化物230b及氧化物230c的三层结构，但是本发明不局限于此。例如，可以采用氧化物230b的单层、氧化物230b与氧化物230a的两层结构、氧化物230b与氧化物230c的两层结构或者四层以上的叠层结构。晶体管700的氧化物730也是同样的。注意，在晶体管200中示出了导电体260a和导电体260b的叠层结构，但是本发明不局限于此。晶体管700的导电体760也是同样的。
电容器100a包括层242a(氧化物230中的被用作晶体管200a的源极及漏极中的一个的区域)、层242a上的绝缘体130a及绝缘体130a上的导电体120a。导电体120a优选以隔着绝缘体130a且其至少一部分与层242a重叠的方式配置。与导电体120a上接触地配置导电体240a。电容器100b包括层242c(氧化物230中的被用作晶体管200b的源极及漏极中的一个的区域)、层242c上的绝缘体130b及绝缘体130b上的导电体120b。导电体120b优选以隔着绝缘体130b且其至少一部分与层242b重叠的方式配置。与导电体120b上接触地配置导电体240c。注意，下面有时将绝缘体130a及绝缘体130b统称为绝缘体130。下面有时将导电体120a及导电体120b统称为导电体120。
在电容器100a中，层242a被用作一个电极，导电体120a被用作另一个电极。绝缘体130a被用作电容器100a的介电质。在此，层242a具有晶体管200a的源极及漏极中的一个及电容器100a的一个电极的功能，并被用作节点N。导电体240a与相当于布线VL的导电体电连接。
在电容器100b中，层242c被用作一个电极，导电体120b被用作另一个电极。绝缘体130b被用作电容器100b的介电质。在此，层242c具有晶体管200b的源极及漏极中的一个及电容器100b的一个电极的功能，并被用作节点N。导电体240c与相当于布线VL的导电体电连接。
在图9等中示出绝缘体130a及绝缘体130b具有多层结构的情况，但是如图10所示，也可以采用单层结构。在图9所示的结构中，导电体740a和740b彼此靠近地设置，但是如图10所示，也可以有距离地设置。关于与埋入绝缘体280等的布线VL电连接的导电体240a及导电体240c，当电容器100a及电容器100b的一个电极兼作其功能时可以如图10所示地省略。图10示出布线BL与布线WLa、WLb正交地配置的结构。
注意，虽然在图12等中直线上配置有导电体240a、导电体240b及导电体240c，但是本实施方式所示的半导体装置不局限于此，而根据存储单元阵列的电路配置或驱动方法适当地配置即可。此外，不一定需要设置导电体240a及导电体240c。例如，如图16所示，当使导电体120a及导电体120b延伸而将它们还用作布线时可以不设置导电体240a及导电体240c。此外，与导电体120a及导电体120b同样地，也可以将导电体260a、导电体260b、导电体203a及导电体203b用作布线，此时也可以将它们延伸在晶体管200a或晶体管200b的沟道宽度方向上地设置。虽然在图16中将被用作布线的导电体120a、导电体120b、导电体203a及导电体203b延伸在与导电体260a及导电体260b相同的方向上，但是本实施方式所示的半导体装置不局限于此，而根据存储单元阵列的电路配置或驱动方法适当地配置即可。
如图17所示，图16所示的存储单元600a及存储单元600b可以以布线WLa及布线WLb和布线BL正交(附图中的x方向和y方向)的方式设置。此外，布线VL可以在布线WLa及布线WLb延伸的方向(附图中的x方向)上设置。
当将图16所示的存储单元600a及存储单元600b配置为3行3列的矩阵状时成为图18的俯视图所示的结构。使导电体260延伸而成的布线成为布线WL_1至布线WL_6，使导电体120延伸而成的布线成为布线VL。此外，与导电体240b的顶面接触地设置有布线BL_1至布线BL_3。布线WL_1至布线WL_6的延伸方向与布线BL_1至布线BL_3的延伸方向大致正交。此外，也可以以布线BL_1至布线BL_3的延伸方向和布线VL的延伸方向大致正交的方式设置。如图18所示，通过将存储单元600a及存储单元600b配置为矩阵状，可以构成图1等所示的单元阵列。注意，图18示出配置有3×3个存储单元600a及存储单元600b的例子，但是本实施方式不局限于此而适当地设定单元阵列所包括的存储单元或布线等的个数及配置即可。此外，在图18的俯视图中，为了明确起见而省略图16所示的构成要素的一部分。
图19是对应于由图18中的X1-X2的点划线表示的部分的截面图。如图19所示，布线BL_1和布线WL_1至WL_4正交。此外，如图19所示，布线BL_1和布线VL正交。另外，相邻的存储单元共享布线VL。
虽然在图18中以氧化物230的长边与布线WL的延伸方向大致正交的方式设置氧化物230及布线WL，但是不局限于此。例如，如图20所示，也可以采用一种布局，其中其长边不与布线WL的延伸方向正交而以使其长边相对于布线WL的延伸方向倾斜的方式配置氧化物230。例如，以氧化物230的长边和布线WL的延伸方向所形成的角为20°以上且70°以下，优选为30°以上且60°以下的方式设置氧化物230及布线WL即可。
通过如此相对于布线WL的延伸方向倾斜的方式配置氧化物230，有时可以稠密地配置存储单元。因此，有时可以缩小存储单元阵列的占有面积来实现半导体装置的高集成化。
如图12(A)所示，以其一部分重叠于晶体管200a的方式形成电容器100a，而以重叠于晶体管200b的方式形成电容器100b的一部分。由此，可以缩小晶体管200a、晶体管200b、电容器100a及电容器100b的投影面积的共计来减少存储单元600a及存储单元600b的占有面积。因此，容易进行上述半导体装置的微型化及高集成化。此外，可以通过同一工序形成晶体管200a、晶体管200b、电容器100a及电容器100b，从而可以缩短工序并提高生产率。
晶体管200a的源极及漏极中的一个和晶体管200b的源极及漏极中的一个通过层242b电连接于导电体240b。由此，晶体管200a及晶体管200b的与布线BL的接触部被共享，从而可以减少用来将晶体管200a及晶体管200b连接到布线BL的插头和接触孔的数量。如此，通过共享与源极及漏极中的一个电连接的布线，可以进一步缩小存储单元阵列的占有面积。
在存储单元600a及存储单元600b中以晶体管200a的沟道长度方向和晶体管200b的沟道长度方向平行的方式设置晶体管200a、晶体管200b、电容器100a及电容器100b，但是本实施方式所示的半导体装置不局限于此。图1等所示的存储单元600a及存储单元600b是半导体装置的一个结构例子，所以根据电路结构或驱动方法而适当地配置具有适当的结构的晶体管即可。
接着，对有关被用作晶体管200a及晶体管200b的半导体层的氧化物230详细地进行说明。下面，在没有特别的记载的情况下，晶体管700的氧化物730也参照氧化物230的记载。晶体管200a及晶体管200b作为包括形成沟道的区域(下面也称为沟道形成区域)的氧化物230(氧化物230a、氧化物230b、氧化物230ca及氧化物230cb)优选使用被用作氧化物半导体的金属氧化物(下面也称为氧化物半导体)。
由于将氧化物半导体用于沟道形成区域的晶体管200在非导通状态下的泄漏电流极小，所以可以提供低功耗的半导体装置。此外，由于氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管200。
作为氧化物230优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。作为氧化物230，也可以使用In-Ga氧化物、In-Zn氧化物。
在此，当氧化物半导体除了构成氧化物半导体的元素以外还被添加铝、钌、钛、钽、铬或钨等金属元素时，该氧化物半导体形成金属化合物，其电阻降低。另外，优选使用铝、钛、钽或钨等。
为了对氧化物半导体添加金属元素，例如，可以在氧化物半导体上形成包含该金属元素的金属膜、包含该金属元素的氮化膜或氧化膜。另外，当形成该膜时，该膜与氧化物半导体的界面或者该界面附近的氧化物半导体中的部分氧可以被该膜等吸收而形成氧空位，由此可以降低该界面附近的氧化物半导体的电阻。
另外，优选在氧化物半导体上形成金属膜、包含金属元素的氮化膜或包含金属元素的氧化膜之后在包含氮的气氛下进行加热处理。通过在含氮的气氛下进行加热处理，该膜的成分的金属元素从金属膜、包含金属元素的氮化膜或者包含金属元素的氧化膜扩散到氧化物半导体膜，或者氧化物半导体膜的成分的金属氧化物扩散到该膜，氧化物半导体及该膜形成金属化合物而实现低电阻化。添加到氧化物半导体中的金属元素通过与氧化物半导体的金属元素形成金属化合物而变为比较稳定的状态，由此可以提供可靠性高的半导体装置。
另外，也可以在金属膜、包含金属元素的氮化膜或者包含金属元素的氧化膜与氧化物半导体的界面形成有化合物层(以下也称为另一层)。注意，化合物层(另一层)是包括金属膜、包含金属元素的氮化膜或包含金属元素的氧化膜的成分以及包含氧化物半导体的成分的金属化合物的层。例如，作为化合物层，可以形成使氧化物半导体的金属元素与被添加了的金属元素合金化的层。该合金化了的层处于较稳定的状态，所以可以提供可靠性高的半导体装置。
另外，当氧化物半导体中的氢扩散到氧化物半导体的低电阻区域而进入低电阻区域中的氧空位中时，变成比较稳定的状态。另外，已知氧化物半导体的氧空位中的氢通过250℃以上的加热处理从氧空位脱离而扩散到氧化物半导体的低电阻区域，进入低电阻区域的氧空位中，变成比较稳定的状态。因此，通过进行加热处理，氧化物半导体的低电阻化了的区域或者形成有金属化合物的区域的电阻进一步降低，没被低电阻化的氧化物半导体成为高纯度化(水、氢等杂质减少)，有电阻进一步增加的倾向。
另外，在氧化物半导体中存在氢或氮等杂质元素的情况下，载流子密度增加。有时氧化物半导体中的氢与键合于金属原子的氧起反应生成水而形成氧空位。在氢进入该氧空位的情况下，载流子密度增加。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。换言之，包含氮或氢的氧化物半导体的电阻下降。
因此，通过对氧化物半导体选择性地添加金属元素以及氢和氮等杂质元素，可以在氧化物半导体中形成高电阻区域及低电阻区域。换言之，通过选择性地降低氧化物230的电阻，可以在加工为岛状的氧化物230中形成被用作载流子密度低的半导体的区域及被用作源区域或漏区域的低电阻区域。
在此，图15示出在图12(B)中由虚线围绕的区域239的放大图。如图15所示，区域239包括选择性地低电阻化的氧化物230b。
如图15所示，氧化物230包括区域234a、区域234b、区域231a、区域231b、区域231c、区域232a、区域232b、区域232c及区域232d。在此，区域234a被用作晶体管200a的沟道形成区域，区域234b被用作晶体管200b的沟道形成区域。区域231a被用作晶体管200a的源区域及漏区域中的一个，区域231b被用作晶体管200a的源区域及漏区域中的另一个以及晶体管200b的源区域及漏区域中的一个，区域231c被用作晶体管200b的源区域及漏区域中的另一个。此外，区域232a位于区域234a和区域231a之间，区域232b位于区域234a和区域231b之间，区域232c位于区域234b和区域231b之间，区域232d位于区域234b和区域231c之间。注意，下面有时将区域234a及区域234b统称为区域234。下面有时将区域231a、区域231b及区域231c统称为区域231。区域232a、区域232b、区域232c及区域232d统称为区域232。
另外，区域231a上设置有绝缘体130a及导电体120a，区域231a被用作电容器100a的一个电极。区域231c上设置有绝缘体130b及导电体120b，区域231c被用作电容器100b的一个电极。氧化物230的区域231被低电阻化，而是导电氧化物。因此，区域231也可以被用作电容器100的一个电极。
被用作源区域或漏区域的区域231为氧浓度低的低电阻区域。另外，被用作沟道形成区域的区域234为与被用作源区域或漏区域的区域231相比氧浓度高且载流子密度低的高电阻区。另外，区域232为与被用作源区域或漏区域的区域231相比氧浓度高且载流子密度低而与被用作沟道形成区域的区域234相比氧浓度低且载流子密度高的区域。
另外，区域231的金属元素和氢及氮等杂质元素中的至少一个的浓度优选比区域232及区域234高。
例如，区域231优选除了氧化物230以外还包含选自铝、钌、钛、钽、钨和铬等金属元素中的一种或多种。
为了形成区域231，例如，以接触于氧化物230的区域231的方式设置包含金属元素的膜即可。该包含金属元素的膜在形成区域231之后通过蚀刻处理等去除即可。作为该包含金属元素的膜可以使用金属膜、包含金属元素的氧化膜或者包含金属元素的氮化膜。此时，也可以在该包含金属元素的膜与氧化物230的界面形成有层242。例如，层242有时形成在氧化物230的顶面及侧面。层242包括该包含金属元素的膜的成分以及包含氧化物230的成分的金属化合物的层，也可以将其称为化合物层。例如，作为层242可以使用使氧化物230中的金属元素与添加的金属元素合金化而成的层。
通过对氧化物230添加金属氧化物，在氧化物230中形成金属化合物而使区域231低电阻化。该金属化合物不一定必须形成在氧化物230中。例如，既可以氧化物230的表面形成有层242，又可以氧化物230和绝缘体130之间形成有层242。
由此，区域231有时也包括层242的低电阻区域。由此，层242的至少一部分可能被用作晶体管200a或晶体管200b的源区域或漏区域。在此，层242形成在区域231a、区域231b及区域231c中，而分别成为层242a、层242b及层242c。
区域232具有与绝缘体275重叠的区域。优选区域232的铝、钌、钛、钽、钨和铬等金属元素以及氢和氮等杂质元素中的至少一种的浓度比区域234高。例如，有时通过以与氧化物230的区域231接触的方式设置上述包含金属元素的膜，由上述包含金属元素的膜中的成分以及氧化物半导体中的成分形成金属化合物。该金属化合物有时吸引氧化物230所包含的氢。由此，区域231附近的区域232的氢浓度有时变高。
另外，也可以采用区域232a和区域232b中的一个或两个具有与导电体260a重叠的区域的结构。通过采用该结构，可以使导电体260a与区域232a及区域232b重叠。此外，同样地，也可以采用区域232c及区域232d中的一个或两个具有重叠于导电体260b的区域的结构。通过采用该结构，可以使导电体260b和区域232c及区域232d彼此重叠。
在图15中，区域234、区域231及区域232形成在氧化物230b中，但是不局限于此。例如，上述区域也可以形成在层242、氧化物230a及氧化物230c中。另外，虽然图15示出各区域的边界以大致垂直于氧化物230的顶面的方式表示，但是本实施方式不局限于此。例如，区域232有时具有如下形状：在氧化物230b的表面附近向导电体260一侧突出，在氧化物230b的底面附近向导电体240a一侧或导电体240b一侧缩退。
在氧化物230中，有时难以明确地观察到各区域的边界。在各区域中检测出的金属元素和氢及氮等杂质元素的浓度不需要必须按每区域分阶段地变化，也可以在各区域中逐渐地变化(也称为渐变(gradation))。就是说，越靠近沟道形成区域的区域中的金属元素，氢及氮等杂质元素的浓度越小即可。
为了选择性地降低氧化物230的电阻，例如将铝、钌、钛、钽、钨和铬等提高导电性的金属元素及杂质中的至少一个添加到所希望的区域。作为杂质，可以使用形成氧空位的元素或者被氧空位俘获的元素等。例如，作为该元素，可以举出氢、硼、碳、氮、氟、磷、硫、氯、稀有气体元素等。此外，作为稀有气体元素的典型例子，有氦、氖、氩、氪以及氙等。
通过提高区域231中的上述提高导电性的金属元素、形成氧空位的元素或者被氧空位俘获的元素的含量，可以提高载流子密度，由此可以降低电阻。
为了降低区域231的电阻，例如，优选以与氧化物230的区域231接触的方式形成上述包含金属元素的膜。作为该包含金属元素的膜可以使用金属膜、包含金属元素的氧化膜或者包含金属元素的氮化膜等。该包含金属元素的膜优选至少隔着绝缘体250、金属氧化物252、导电体260、绝缘体270、绝缘体271及绝缘体275设置在氧化物230上。
通过氧化物230与上述包含金属元素的膜接触，该包含金属元素的膜的成分及氧化物230的成分形成金属化合物，成为区域231并低电阻化。另外，有时，氧化物230与该包含金属元素的膜的界面或者位于该界面附近的氧化物230中的氧的一部分被层242吸收使氧化物230中形成氧空位而形成低电阻区域231。
另外，优选的是，以氧化物230与上述包含金属元素的膜接触的状态在含氮的气氛下进行加热处理。通过进行该加热处理，该包含金属元素的膜的成分的金属元素从该包含金属元素的膜扩散到氧化物230，或者氧化物230的成分的金属元素扩散到该包含金属元素的膜，氧化物230及该包含金属元素的膜形成金属化合物而实现低电阻化。由此，在氧化物230与该包含金属元素的膜之间形成层242。在此，因为该包含金属元素的膜隔着绝缘体250、金属氧化物252、导电体260、绝缘体270、绝缘体271及绝缘体275设置在氧化物230上，所以层242形成在氧化物230中的不重叠于导电体260a、导电体260b、绝缘体275a及绝缘体275b的区域中。此时，氧化物230的金属元素与该包含金属元素的膜合金化。由此，有时层242包含合金。该合金处于较稳定的状态，由此可以提供可靠性高的半导体装置。
作为上述加热处理，例如，可以以250℃以上且650℃以下，优选以300℃以上且500℃以下，更优选以320℃以上且450℃以下进行。加热处理在氮或惰性气体气氛下进行。加热处理也可以在减压状态下进行。另外，也可以先在氮或惰性气体气氛下进行加热处理，再在氧化性气体的气氛下进行加热处理。
另外，当氧化物230中的氢扩散到区域231而进入区域231中的氧空位中时，变成比较稳定的状态。另外，区域234的氧空位中的氢通过250℃以上的加热处理从氧空位脱离而扩散到区域231，进入区域231的氧空位中，变成比较稳定的状态。因此，通过进行加热处理，区域231的电阻进一步降低，区域234成为高纯度化(水、氢等杂质减少)其电阻进一步增加。
另外，由于氧化物230中的重叠于导电体260及绝缘体275的区域(区域234及区域232)隔着导电体260及绝缘体275，因此可以抑制金属元素的添加。另外，在氧化物230的区域234及区域232中，可以抑制氧化物230中的氧原子被上述包含金属元素的膜吸收。
另外，当氧化物230的区域231及与区域231相邻的区域232中的氧被上述包含金属元素的膜吸收时，区域231及区域232中可能产生氧空位。当氧化物230中的氢进入该氧空位时，区域231及区域232的载流子密度增加。因此，氧化物230的区域231及区域232的电阻降低。
在此，在上述包含金属元素的膜具有吸收氢的特性的情况下，氧化物230中的氢被该膜吸收。因此，可以降低氧化物230中的作为杂质的氢。上述包含金属元素的膜可以在后面的工序中与从氧化物230吸收的氢一起被去除。
另外，上述包含金属元素的膜不一定需要被去除。例如，在使上述包含金属元素的膜绝缘化并高电阻化时也可以使其残留。例如，上述包含金属元素的膜有时因从氧化物230吸收的氧而氧化，成为绝缘体，并高电阻化。此时，上述包含金属元素的膜有时被用作层间膜。
此外，例如在上述包含金属元素的膜残留有具有导电性的区域时，通过加热处理被氧化，成为绝缘体并高电阻化。该加热处理例如优选在氧化性气氛下进行。另外，在上述包含金属元素的膜附近具有包含氧的结构体时，上述包含金属元素的膜有时通过加热处理与该结构体所包含的氧起反应而氧化。
通过使上述包含金属元素的膜残留作为绝缘体，可以使其用作层间膜及电容器100的介电质。通过采用该结构，上述包含金属元素的膜以在后面的工序能够绝缘化的程度的厚度设置。例如，上述包含金属元素的膜优选以0.5nm以上且5nm以下，优选以1nm以上且2nm以下的厚度设置。另外，优选的是，在氧化物230和上述包含金属元素的膜彼此接触的状态下，包含氮的气氛进行加热处理一次，然后在上述氧化性气氛下进行加热处理。通过在包含氮的气氛下进行加热处理一次，氧化物230中的氧容易扩散到上述包含金属元素的膜。
此外，当在形成层242之后上述包含金属元素的膜具有充分的导电性时，也可以去除上述包含金属元素的膜的一部分来形成被用作晶体管200的源电极或漏电极的导电体。通过将该包含金属元素的膜的厚度设定为充分厚，例如为10nm以上且200nm以下左右，可以对被用作源电极或漏电极的导电体赋予充分的导电性。被用作源电极或漏电极的导电体也可以为包含金属元素的氧化膜或包含金属元素的氮化膜。
上面，作为形成区域231及区域232的方法示出与氧化物230的区域231接触地设置包含金属元素的膜来形成层242的方法，但是本实施方式不局限于此。例如，也可以通过将能够增大氧化物230的载流子密度并低电阻化的元素添加作为掺杂剂来形成层242。
作为掺杂剂，使用形成氧空位的元素或与氧空位键合的元素等即可。作为这种元素的典型例子，可以举出硼或磷。此外，还可以使用氢、碳、氮、氟、硫、氯、钛、稀有气体等。作为稀有气体元素的典型例子，有氦、氖、氩、氪以及氙等。另外，可以添加选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等金属元素中的一个或多个。在上述金属元素中作为掺杂剂优选使用的是硼及磷。在将硼及磷用作掺杂剂时可以使用非晶硅或低温多晶硅的生产线的装置，由此可以降低设备投资。上述元素的浓度可以利用二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)等进行测量。
特别是，作为添加到层242的元素优选使用容易形成氧化物的元素。作为这种元素的典型例子，有硼、磷、铝、镁等。添加到层242的该元素可能夺取氧化物230中的氧而形成氧化物。其结果是，在层242中产生多量的氧空位。因该氧空位和氧化物230中的氢键合而产生载流子，成为极低电阻的区域。再者，由于添加到层242的元素以稳定的氧化物的状态存在层242中，因此即使在之后的工序中进行需要高温度的处理，该元素也不容易从层242脱离。也就是说，通过将容易形成氧化物的元素用作添加到层242的元素，可以在氧化物230中形成即使经过高温的工艺也不容易高电阻化的区域。
在通过添加掺杂剂形成层242时，例如以绝缘体271、绝缘体270、导电体260、金属氧化物252、绝缘体250、氧化物230c及绝缘体275为掩模添加掺杂剂即可。由此，可以在氧化物230中的不重叠于该掩模的区域中形成包含上述元素的层242。此外，也可以形成伪栅极将其用作掩模，代替将绝缘体271、绝缘体270、导电体260、金属氧化物252、绝缘体250、氧化物230c及绝缘体275用作掩模。在此情况下，在添加掺杂剂之后形成绝缘体271、绝缘体270、导电体260、金属氧化物252、绝缘体250、氧化物230c及绝缘体275即可。
作为掺杂剂的添加方法，可以使用：对离子化了的源气体进行质量分离而添加的离子注入法；不对离子化了的源气体进行质量分离而添加的离子掺杂法；以及等离子体浸没离子注入法等。当进行质量分离时，可以严密地控制添加的离子种及其浓度。另一方面，当不进行质量分离时，可以在短时间内添加高浓度的离子。另外，也可以利用生成原子或分子的簇而进行离子化的离子掺杂法。注意，也可以将掺杂剂换称为离子、供体、受体、杂质或元素等。
另外，如上所述那样，通过对层242添加形成氧空位的元素并进行加热处理，有时包含在层242中的氧空位可以俘获包含在被用作沟道形成区域的区域234的氢。由此，可以实现晶体管200的稳定的电特性，并且提高可靠性。
在此，在使用氧化物半导体的晶体管中，如果氧化物半导体中的形成沟道的区域存在杂质及氧空位，电特性则容易变动，有时降低可靠性。另外，在氧化物半导体中的形成沟道的区域包含氧空位的情况下，晶体管趋于具有常开启特性。因此，尽可能降低形成沟道的区域234中的氧空位。
因此，如图15所示，优选以与绝缘体250、氧化物230b的区域232以及氧化物230c接触的方式设置包含超过化学计量组成的氧(也称为过剩氧)的绝缘体275。换言之，当绝缘体275所包含的过剩氧扩散到氧化物230的区域234时，可以降低氧化物230的区域234的氧空位。
另外，为了在绝缘体275中形成过剩氧区域，优选作为与绝缘体275接触的绝缘体273通过溅射法形成氧化物。通过利用溅射法形成氧化物，可以形成水或氢等杂质少的绝缘体。在利用溅射法的情况下，例如，优选利用对向靶材式溅射装置进行成膜。对向靶材式溅射装置可以在被成膜面不暴露于对向的靶材之间的高电场区域的状态下进行成膜，因此被成膜面不容易受到等离子体损伤，所以可以减轻在形成将成为绝缘体273的绝缘体时对氧化物230造成的成膜损伤，所以是优选的。可以将使用对向靶材式溅射装置的成膜法称为VDSP(Vapor Deposition SP)(注册商标)。
在利用溅射法进行成膜时，在靶材与衬底之间存在离子和被溅射的粒子。例如，靶材与电源连接，被供应电位E0。另外，衬底被供应接地电位等电位E1。注意，衬底也可以处于电浮动状态。另外，在靶材与衬底之间存在成为电位E2的区域。各电位的大小关系为E2>E1>E0。
等离子体中的离子被电位差E2-E0加速而与靶材碰撞，被溅射的粒子从靶材中弹出。该被溅射的粒子附着到成膜表面上并在其上沉积而形成膜。另外，有时离子的一部分被靶材反冲并作为反冲离子穿过形成的膜而被与被形成面接触的绝缘体275吸收。此外，有时等离子体中的离子被电位差E2-E1加速而与成膜表面碰撞。此时，离子的一部分到达绝缘体275的内部。离子被绝缘体275吸收，由此，绝缘体275中形成有吸收了离子的区域。换言之，当离子为包含氧的离子时，绝缘体275中形成过剩氧区域。
通过对绝缘体275引入过剩氧，可以在绝缘体275中形成过剩氧区域。绝缘体275中的过剩氧被供应到氧化物230的区域234中，可以填补氧化物230中的氧空位。
另外，作为绝缘体275，优选使用氧化硅、氧氮化硅、氮氧化硅或具有空孔的氧化硅。在氧氮化硅等的材料中容易形成过剩氧区域。另一方面，与上述氧氮化硅等的材料相比，即使在氧化物230上通过溅射法形成氧化膜，也不容易在氧化物230中形成过剩氧区域。因此，通过将包含过剩氧区域的绝缘体275设置在氧化物230的区域234的周围，可以将绝缘体275的过剩氧高效地供应到氧化物230的区域234。
另外，作为绝缘体273，优选使用氧化铝。当在氧化铝与氧化物230相邻的状态下进行加热处理时，氧化铝有时抽出氧化物230中的氢。注意，当氧化物230与氧化铝之间设置有层242时，有时氧化铝吸收层242中的氢，氢被减少了的层242吸收氧化物230中的氢。在图15所示的结构中，氧化铝可以在形成导电体240b之前从层242b吸收氢。因此，可以降低氧化物230中的氢浓度。另外，通过以绝缘体273与氧化物230相邻的状态进行加热处理，有时可以从绝缘体273对氧化物230、绝缘体224或绝缘体222供应氧。
通过组合上述结构或上述工序，可以选择性地降低氧化物230的电阻。
换言之，当在氧化物230中形成低电阻区时，通过将被用作栅电极的功能的导电体260以及绝缘体275用作掩模，可以自对准地降低氧化物230的电阻。因此，在同时形成多个晶体管200的情况下，可以减少晶体管之间的电特性的不均匀。另外，晶体管200的沟道长度取决于导电体260的宽度及绝缘体275的成膜厚度，因此，通过将导电体260的宽度设定为最小加工尺寸，可以进行晶体管200的微型化。
如上所述，通过适当地选择各区域的范围，可以根据电路设计容易提供具有符合要求的电特性的晶体管。
此外，氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管。另外，由于将氧化物半导体用于沟道形成区域的晶体管的非导通状态下的泄漏电流(关态电流)极小，所以可以提供低功耗的半导体装置。另外，由于晶体管200的关态电流小，因此可以通过将晶体管200用于半导体装置来长期地保持存储内容。也就是说，不需要刷新工作或刷新工作的频率极低，从而可以充分地减少半导体装置的功耗。
如上所述，可以提供包括通态电流大的晶体管的半导体装置。或者，可以提供包括关态电流小的晶体管的半导体装置。或者，可以抑制电特性变动而实现具有稳定的电特性及高可靠性的半导体装置。
下面，说明对应于本实施方式所示的半导体装置的层20的层的详细结构。以下，在没有特别的记载的情况下，晶体管700的详细结构也参照晶体管200的详细结构的说明。
如图12(A)及图13(A)所示，导电体203在沟道宽度方向上延伸，被用作对导电体205施加电位的布线。另外，导电体203优选填埋于绝缘体212中。
导电体205a以与氧化物230及导电体260a重叠的方式配置。导电体205b以与氧化物230及导电体260b重叠的方式配置。优选导电体205a以与导电体203a的顶面接触的方式设置。优选导电体205b以与导电体203b的顶面接触的方式设置。另外，导电体205优选以埋入绝缘体214及绝缘体216中的方式设置。
在此，导电体260有时被用作第一栅电极(也称为前栅极)。导电体205有时被用作第二栅电极(也称为背栅极)。在此情况下，通过独立地改变供应到导电体205的电位而不使其与供应到导电体260的电位联动，可以控制晶体管200的阈值电压。尤其是，通过对导电体205供应负电位，可以使晶体管200的阈值电压大于0V且可以减小关态电流。因此，与不对导电体205施加负电位时相比，在对导电体205施加负电位的情况下，可以减小对导电体260供应的电位为0V时的漏极电流。
另外，通过在导电体203上设置导电体205，可以适当地设定被用作第一栅电极及布线的导电体260与导电体203之间的距离。就是说，当在导电体203和导电体260之间设置绝缘体214及绝缘体216等时，可以降低导电体203和导电体260之间的寄生电容，可以提高导电体203和导电体260之间的绝缘耐压。
通过降低导电体203和导电体260之间的寄生电容，可以提高晶体管200的开关速度，而可以实现具有高频率特性的晶体管。此外，通过提高导电体203和导电体260之间的绝缘耐压，可以提高晶体管200的可靠性。因此，绝缘体214及绝缘体216的厚度优选大。此外，导电体203的延伸方向不局限于此，例如也可以在晶体管200的沟道长度方向上延伸。
如图12(A)所示，导电体205与氧化物230及导电体260重叠。另外，导电体205优选比氧化物230中的区域234大。尤其是，如图13(A)所示，导电体205a优选延伸到氧化物230中的区域234a的沟道宽度方向上的端部的外侧的区域。也就是说，在氧化物230的沟道宽度方向上的侧面，导电体205a和导电体260a优选隔着绝缘体重叠。注意，图13(A)示出晶体管200a，晶体管200b也是同样的。
当具有上述结构时，在对导电体260及导电体205供应电位的情况下，从导电体260产生的电场和从导电体205产生的电场连接，可以覆盖形成在氧化物230中的沟道形成区域。
就是说，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕区域234的沟道形成区域。在本说明书中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
在导电体205中，以与绝缘体214及绝缘体216的开口的内壁接触的方式形成有第一导电体，其内侧形成有第二导电体。在此，第一导电体及第二导电体的顶面的高度与绝缘体216的顶面的高度可以大致相同。注意，在晶体管200中层叠有导电体205的第一导电体和导电体205的第二导电体，但是本发明不局限于此。例如，导电体205可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体205或者导电体203的第一导电体优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
通过使导电体205或导电体203的第一导电体具有抑制氧的扩散的功能，可以防止因导电体205或导电体203的第二导电体氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料，优选使用钽、氮化钽、钌或氧化钌等。因此，导电体205或导电体203的第一导电体可以为上述导电材料的单层或叠层。由此，可以抑制氢、水等杂质经过导电体203及导电体205扩散到晶体管200一侧。
作为导电体205的第二导电体，优选使用以钨、铜或铝为主要成分的导电材料。在附图中，导电体205的第二导电体具有单层结构，但是也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
导电体203的第二导电体因为被用作布线所以优选使用具有比导电体205的第二导电体高的导电性的导电体。例如，可以使用以铜或铝为主要成分的导电材料。导电体203的第二导电体也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
尤其是，作为导电体203优选使用铜。因为铜的电阻低，所以优选用于布线等。另一方面，铜容易扩散，因此有时铜扩散到氧化物230而导致晶体管200的电特性降低。于是，例如，作为绝缘体214使用铜透过性低的氧化铝或氧化铪等材料，可以抑制铜扩散。
此外，在图12等中晶体管200a和晶体管200b分别设置有被用作背栅极的导电体205a、导电体205b，但是根据本实施方式的半导体装置不局限于此。当不需要在晶体管200a及晶体管200b中独立地控制背栅极时，同一导电层可以兼作晶体管200a的背栅极和晶体管200b的背栅极。例如，如图21所示，设置导电体205c代替导电体205a及导电体205b即可。导电体205c被用作晶体管200a的背栅极及晶体管200b的背栅极。当分别设置晶体管200a的背栅极及晶体管200b的背栅极时，为了对该背栅极进行图案化而需要在背栅极间具有间隔，但是当使用同一导电层设置晶体管200a及晶体管200b的背栅极时不需要该间隔。因此，可以缩小存储单元600a及存储单元600b的占有面积来进一步使根据本实施方式的半导体装置高集成化。此外，也可以在导电体205c之下设置被用作布线BGL的导电体203c。导电体205c具有与导电体205同样的结构，并可以参照导电体205的记载。导电体203c具有与导电体203同样的结构，并可以参照导电体203的记载。
另外，在图21所示的半导体装置中，导电体205c的侧面之一大致重叠于绝缘体275a的侧面之一，而导电体205c的侧面之一大致重叠于绝缘体275b的侧面之一，但是根据本实施方式的半导体装置不局限于此。例如，如图22所示，导电体205c的侧面之一也可以大致重叠于导电体260a的侧面之一，而导电体205c的侧面之一也可以大致重叠于导电体260b的侧面之一。换言之，图22所示的导电体205c的晶体管200的沟道长度方向上的长度短于图21所示的导电体205c的晶体管200的沟道长度方向上的长度。如图22所示，通过设置导电体205c，可以使导电体205c的侧面之一和区域231a的距离及导电体205c的侧面之一和区域231c的距离比图21所示的晶体管200a及晶体管200b大，而减少在其间产生的寄生电容和泄漏电流。
另外，不一定需要设置导电体205、绝缘体214及绝缘体216。在此情况下，导电体203的一部分可以被用作第二栅电极。
绝缘体210、绝缘体214及绝缘体282优选被用作抑制水或氢等杂质从衬底一侧或绝缘体284一侧进入晶体管200的阻挡绝缘膜。因此，作为绝缘体210、绝缘体214及绝缘体282优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)的绝缘材料。
例如，优选的是，作为绝缘体210及绝缘体282使用氧化铝等，作为绝缘体214使用氮化硅等。由此，可以抑制氢、水等杂质从比绝缘体210及绝缘体214更靠近衬底一侧扩散到晶体管200一侧。此外，可以抑制绝缘体224等中的氧扩散到比绝缘体210及绝缘体214更靠近衬底一侧。另外，可以抑制氢、水等杂质从比绝缘体282更靠近绝缘体284一侧扩散到晶体管200一侧。
此外，通过在导电体203上层叠导电体205，可以在导电体203与导电体205之间设置绝缘体214。在此，即使作为导电体203的第二导电体使用铜等容易扩散的金属，通过作为绝缘体214设置氮化硅等也可以抑制该金属扩散到绝缘体214上方的层。
被用作层间膜的绝缘体212、绝缘体216、绝缘体280及绝缘体284的介电常数优选比绝缘体210或绝缘体214低。通过将介电常数较低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
作为绝缘体212、绝缘体216、绝缘体280及绝缘体284，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理，还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体220、绝缘体222及绝缘体224被用作栅极绝缘体。另外，与绝缘体224同样，设置在晶体管700的绝缘体724也被用作栅极绝缘体。注意，在本实施方式中，绝缘体224和绝缘体724被分离，但是绝缘体224与绝缘体724也可以互相连接。
在此，作为接触于氧化物230的绝缘体224优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选在绝缘体224中形成有过剩氧区域。通过以与氧化物230接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物230中的氧空位，从而可以提高晶体管200的可靠性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使部分氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal Desorption Spectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3，或者3.0×1020atoms/cm3以上的氧化物膜。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
当绝缘体224具有过剩氧区域时，优选绝缘体222优选具有抑制氧(例如，氧原子、氧分子等中至少一个)的扩散的功能(不容易使上述氧透过)。
通过使绝缘体222具有抑制氧的扩散的功能，绝缘体224所包括的过剩氧区域的氧可以高效地供应给氧化物230而不扩散到绝缘体220一侧。另外，可以抑制导电体205与绝缘体224所包括的过剩氧区域的氧起反应。
作为绝缘体222，例如优选使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
尤其是，优选使用包含铝和铪中的一方或双方的氧化物的绝缘体，该绝缘体是具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从氧化物230释放或氢等杂质从晶体管200的周围部进入氧化物230的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体220优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以通过与high-k材料组合，可以形成具有热稳定性且相对介电常数高的叠层结构。
绝缘体220、绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
氧化物230包括氧化物230a、氧化物230a上的氧化物230b及氧化物230b上的氧化物230c。当在氧化物230b之下设置有氧化物230a时，可以防止杂质从形成在氧化物230a下的结构物扩散到氧化物230b。当在氧化物230b之上设置有氧化物230c时，可以防止杂质从形成在氧化物230c的上方的结构物扩散到氧化物230b。
另外，氧化物230优选具有各金属原子的原子个数比互不相同的氧化物的叠层结构。具体而言，用于氧化物230a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物230b的金属氧化物的构成元素中的元素M的原子个数比。另外，用于氧化物230a的金属氧化物中的相对于In元素的M的原子个数比优选大于用于氧化物230b的金属氧化物中的相对于In的元素M的原子个数比。另外，用于氧化物230b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物230a的金属氧化物中的相对于元素M的In的原子个数比。另外，氧化物230c可以使用可用于氧化物230a或氧化物230b的金属氧化物。
优选的是，使氧化物230a及氧化物230c的导带底的能量高于氧化物230b的导带底的能量。换言之，氧化物230a及氧化物230c的电子亲和势优选小于氧化物230b的电子亲和势。
在此，在氧化物230a、氧化物230b及氧化物230c的接合部中，导带底平缓地变化。换言之，氧化物230a、氧化物230b及氧化物230c的接合部的导带底连续地变化或者连续地接合。为此，优选降低形成在氧化物230a与氧化物230b的界面以及氧化物230b与氧化物230c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物230a与氧化物230b、以及氧化物230b与氧化物230c包含氧之外的共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物230b为In-Ga-Zn氧化物的情况下，作为氧化物230a及氧化物230c优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物230b。通过使氧化物230a及氧化物230c具有上述结构，可以降低氧化物230a与氧化物230b的界面及氧化物230b与氧化物230c的界面的缺陷态密度。因此，界面散射给载流子传导带来的影响减少，晶体管200可以得到高通态电流。
氧化物230包括区域231、区域232及区域234。优选的是，区域231的至少一部分包括与绝缘体273相邻的区域。另外，区域232至少包括与绝缘体275重叠的区域。
当晶体管200成为导通状态时，区域231a或区域231b被用作源区域或漏区域。另一方面，区域234的至少一部分被用作沟道形成区域。当在区域231与区域234之间设置有区域232时，可以增大晶体管200的通态电流且可以减小晶体管200的非导通时的泄漏电流(关态电流)。
通过在晶体管200中设置区域232可以防止在被用作源区域及漏区域的区域231与形成沟道的区域234之间形成高电阻区域，而可以增高晶体管的通态电流及迁移率。当包括区域232时，在沟道长度方向上源区域及漏区域不与第一栅电极(导电体260)重叠，由此可以抑制在两者之间形成不需要的电容。另外，当包括区域232时，可以减小非导通时的泄漏电流。
因此，通过适当地选择各区域的范围，可以容易地提供具有符合电路设计要求的电特性的晶体管。例如，可以使晶体管200的关态电流小使晶体管700的通态电流大。
作为氧化物230优选使用被用作氧化物半导体的金属氧化物(下面也称为氧化物半导体)。例如，作为成为区域234的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
由于使用氧化物半导体的晶体管在非导通状态下的泄漏电流极小，所以可以提供低功耗的半导体装置。此外，由于氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管。
绝缘体250被用作栅极绝缘体。绝缘体250a优选以与氧化物230ca的顶面接触的方式配置，而绝缘体250b优选以与氧化物230cb的顶面接触的方式配置。绝缘体250优选使用通过加热释放氧的绝缘体形成。例如，可以使用如下氧化物膜：在热脱附谱分析(TDS分析)中，该氧化物膜的换算为氧分子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3或3.0×1020atoms/cm3。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下的范围内。
具体而言，作为绝缘体250可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体250以与氧化物230c的顶面接触的方式设置因加热而释放氧的绝缘体，可以高效地从绝缘体250对氧化物230b的区域234供应氧。与绝缘体224同样，优选绝缘体250中的水或氢等杂质的浓度得到降低。绝缘体250的厚度优选为1nm以上且20nm以下。
另外，为了将绝缘体250所包含的过剩氧高效地供应到氧化物230，也可以设置金属氧化物252。因此，金属氧化物252优选抑制从绝缘体250的氧扩散。通过设置抑制氧的扩散的金属氧化物252，从绝缘体250到导电体260的过剩氧的扩散得到抑制。换言之，可以抑制供应到氧化物230的过剩氧量的减少。另外，可以抑制因过剩氧导致的导电体260的氧化。
另外，金属氧化物252可以被用作第一栅极的一部分。例如，可以将可用作氧化物230的氧化物半导体用作金属氧化物252。在此情况下，通过利用溅射法形成导电体260，可以降低金属氧化物252的电阻值使其变为导电体。可以将其称为OC(Oxide Conductor)电极。
另外，金属氧化物252有时被用作栅极绝缘体的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体250的情况下，作为金属氧化物252优选使用作为相对介电常数高的high-k材料的金属氧化物。通过采用该叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持物理厚度的同时降低在晶体管工作时施加的栅极电位。另外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。
虽然示出晶体管200中的金属氧化物252是单层的结构，但是也可以采用两层以上的叠层结构。例如，可以将被用作栅电极的一部分的金属氧化物与被用作栅极绝缘体的一部分的金属氧化物层叠。
当将金属氧化物252用作栅电极时，可以在不减弱来自导电体260的电场的影响的情况下提高晶体管200的通态电流。另外，当将金属氧化物252用作栅极绝缘膜时，通过利用绝缘体250及金属氧化物252的物理厚度保持导电体260与氧化物230之间的距离，可以抑制导电体260与氧化物230之间的泄漏电流。由此，通过设置绝缘体250及金属氧化物252的叠层结构，可以容易调节导电体260与氧化物230之间的物理距离及从导电体260施加到氧化物230的电场强度。
具体而言，可以通过使可用于氧化物230的氧化物半导体低电阻化来将其用作金属氧化物252。或者，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热履历中不容易晶化，所以是优选的。注意，金属氧化物252不是必需的构成要素，可以根据所需的晶体管特性适当地设计。
被用作第一栅电极的导电体260a包括导电体260aa及导电体260aa上的导电体260ab。此外，被用作第一栅电极的导电体260b包括导电体260ba及导电体260ba上的导电体260bb。与导电体205的第一导电体同样，导电体260a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中至少一个)的扩散的功能的导电材料。
当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250及金属氧化物252所包含的过剩氧使导电体260b氧化而导致导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。
另外，作为导电体260b优选使用以钨、铜或铝为主要成分的导电材料。另外，由于导电体260被用作布线，所以优选使用导电性高的导电体。例如，作为导电体260b可以使用以钨、铜或铝为主要成分的导电材料。另外，导电体260b可以具有叠层结构，例如可以具有钛、氮化钛与上述导电材料的叠层。
如图13(A)所示，当导电体205延伸到氧化物230的沟道宽度上的端部的外侧的区域时，导电体260优选在该区域隔着绝缘体250与导电体205重叠。就是说，在氧化物230的侧面的外侧，优选由导电体205、绝缘体250和导电体260形成叠层结构。
当具有上述结构时，在对导电体260及导电体205供应电位的情况下，从导电体260产生的电场和从导电体205产生的电场连接，可以覆盖形成在氧化物230中的沟道形成区域。
就是说，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕区域234的沟道形成区域。
另外，可以在导电体260ab上设置被用作阻挡膜的绝缘体270a，而在导电体260bb上设置被用作阻挡膜的绝缘体270b。作为绝缘体270优选使用具有抑制水或氢等杂质及氧的透过的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。由此，可以防止导电体260因从绝缘体270的上方扩散的氧而氧化。另外，可以抑制从绝缘体270的上方扩散的水或氢等杂质通过导电体260及绝缘体250进入氧化物230中。
优选在绝缘体270a上配置被用作硬掩模的绝缘体271a，而在绝缘体270b上配置被用作硬掩模的绝缘体271b。通过设置绝缘体271，可以以使导电体260的侧面与衬底表面大致垂直的方式对导电体260进行加工，具体而言，可以使导电体260的侧面与衬底表面所形成的角度为75°以上且100°以下，优选为80°以上且95°以下。通过将导电体260加工为上述形状，可以将随后形成的绝缘体275形成为所希望的形状。
另外，也可以通过作为绝缘体271使用抑制水或氢等杂质及氧的透过的功能的绝缘材料，来将绝缘体271兼作用阻挡膜。在此情况下，也可以不设置绝缘体270。
被用作缓冲层的绝缘体275a以与氧化物230ca的侧面、绝缘体250a的侧面、金属氧化物252a的侧面、导电体260a的侧面及绝缘体270a的侧面接触的方式设置。此外，被用作缓冲层的绝缘体275b以与氧化物230cb的侧面、绝缘体250b的侧面、金属氧化物252b的侧面、导电体260b的侧面及绝缘体270b的侧面接触的方式设置。
绝缘体275a可以通过覆盖氧化物230ca、绝缘体250a、金属氧化物252a、导电体260a、绝缘体270a及绝缘体271a地形成绝缘膜，并对该绝缘膜进行各向异性蚀刻(例如，干蚀刻处理等)形成。绝缘体275b可以与绝缘体275a同时形成。
例如，绝缘体275优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，由于氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅、具有空穴的氧化硅可以在后面的工序中容易地形成过剩氧区域，所以是优选的。
另外，绝缘体275优选包含过剩氧区域。通过作为绝缘体275使用加热时释放氧的绝缘体并以与氧化物230c及绝缘体250接触的方式设置，可以高效地从绝缘体250对氧化物230b的区域234供应氧。此外，优选减少绝缘体275中的水或氢等杂质的浓度。
作为绝缘体130优选使用相对介电常数大的绝缘体，可以使用可用于绝缘体222等的绝缘体。例如，可以使用包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体优选使用氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)等。另外，绝缘体130可以具有单层结构或叠层结构。例如，绝缘体130可以具有从氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪和包含铝及铪的氧化物(铝酸铪)等中选择两个以上的叠层结构。例如，优选通过利用ALD法依次形成氧化铪、氧化铝及氧化铪，来形成叠层结构。氧化铪及氧化铝的膜的厚度分别为0.5nm以上且5nm以下。通过采用这种叠层结构，可以形成电容值大且泄漏电流小的电容器100。
如图12(A)、图12(B)所示，在俯视中绝缘体130的侧面与导电体120的侧面对齐，但是不局限于此。例如，也可以不对绝缘体130进行图案化并由绝缘体130覆盖晶体管200a、晶体管200b及晶体管700。
作为导电体120，优选使用以钨、铜或铝为主要成分的导电材料。此外，虽然未图示，但是导电体120也可以为叠层结构，例如可以为钛、氮化钛与上述导电材料的叠层。
此外，如图14所示，绝缘体130a及导电体120a优选以还覆盖氧化物230的侧面的方式设置。通过采用这种结构，在氧化物230的侧面方向上也可以形成电容器100a，因此可以增大电容器100a的每单位面积的电容。另外，虽然未图示，但是电容器100b的绝缘体130b及导电体120b也优选与电容器100a的绝缘体130a及导电体120a同样地设置。
另外，优选以其一部分重叠于绝缘体271的方式设置绝缘体130导电体120。由此，还可以使区域231a(区域231c)的绝缘体275一侧的端部用作电容器的电极。因为在此形成有绝缘体275，所以可以减少导电体120和导电体260的寄生电容。
绝缘体273优选设置在绝缘体275a、绝缘体275b、绝缘体271a、绝缘体271b、层742、绝缘体775、绝缘体771、导电体120a及导电体120b上。通过利用溅射法形成绝缘体273，可以在绝缘体275及绝缘体775中形成过剩氧区域。由此可以将氧从该过剩氧区域供应到氧化物230及氧化物730中。另外，通过在氧化物230的层242c及氧化物730的层742上形成绝缘体273，可以将氧化物230及氧化物730中的氢抽出到绝缘体273。
例如，作为绝缘体273，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。
另外，在绝缘体273上设置绝缘体274。作为绝缘体274优选使用具有阻挡性且氢浓度得到降低的膜。例如，作为绝缘体274优选使用氮氧化硅、氮化硅、添加有氟的氧化硅等。通过设置具有阻挡性的绝缘体273及具有阻挡性的绝缘体274，可以抑制杂质从层间膜等其他结构体扩散到晶体管200。
优选在绝缘体274上形成被用作层间膜的绝缘体280。与绝缘体224等同样，优选绝缘体280中的水或氢等杂质的浓度得到降低。此外，也可以在绝缘体280上形成与绝缘体210同样的绝缘体。通过利用溅射法形成该绝缘体，可以减少绝缘体280的杂质。在设置绝缘体282时也可以不设置绝缘体273及绝缘体274中的任一个或两个。另外，也可以在绝缘体282上设置与绝缘体280同样的绝缘体284。
此外，在形成在绝缘体284、绝缘体282、绝缘体280、绝缘体274及绝缘体273中的开口配置导电体240a、导电体240b、导电体240c、导电体740a及导电体740b。导电体240a及导电体240b夹着导电体260a彼此相对地设置，导电体240b及导电体240c夹着导电体260b彼此相对地设置。导电体740a及导电体740b夹着导电体760彼此相对地设置。另外，导电体240a、导电体240b、导电体240c、导电体740a及导电体740b的顶面也可以位于与绝缘体284的顶面同一平面上。
以接触于绝缘体284、绝缘体282、绝缘体280、绝缘体274、绝缘体273及绝缘体275中的开口的内壁形成有导电体240b。氧化物230的区域231b位于该开口的底部的至少一部分，且导电体240b与区域231b接触。导电体740a及导电体740b也是同样的。此外，导电体240a与导电体120a接触，而导电体240c与导电体120b接触。
如图12(B)、图15所示，导电体240b配置在导电体260a和导电体260b之间。在此，导电体240b优选包括与绝缘体275a的侧面及绝缘体275b的侧面中的任一个或两个接触的区域。此时，在埋入导电体240b的开口中，绝缘体273优选包括与绝缘体275a的侧面及绝缘体275b的侧面中的任一个或两个接触的区域。
为了形成埋入导电体240b的开口在形成绝缘体280、绝缘体274、绝缘体273中的开口时采用绝缘体275的蚀刻速度比绝缘体273的蚀刻速度显著地小的开口条件。例如，假设绝缘体275的蚀刻速度为1时，优选绝缘体273的蚀刻速度为5以上，更优选为10以上。在此，优选根据蚀刻条件及被用作绝缘体273的绝缘材料而适当地选择被用作绝缘体275的绝缘材料，以满足上述蚀刻速度。例如，作为被用作绝缘体275的绝缘材料，除了上述绝缘材料之外还可以使用可以被用作绝缘体270的绝缘材料。
此外，在采用不设置绝缘体273及绝缘体274的结构的情况下，优选在形成该开口时采用绝缘体275的蚀刻速度比绝缘体280的蚀刻速度显著地小的开口条件，并且假设绝缘体275的蚀刻速度为1时，优选绝缘体280的蚀刻速度为5以上，更优选为10以上。
通过如此形成埋入导电体240b的开口，在形成该开口时绝缘体275a及绝缘体275b被用作蚀刻停止层，从而可以防止该开口到达导电体260a及导电体260b。因此，可以自对准地形成导电体240b及埋入该导电体240b的开口。例如，如图23所示，即使形成导电体240a、导电体240b及导电体240c的开口偏离到晶体管200b一侧地形成，导电体240b和导电体260b也不接触。此外，通过使形成导电体240b的开口的晶体管200的沟道长度方向上的宽度大于绝缘体275a和绝缘体275b之间的距离，即使如图23所示地其位置偏离地形成该开口，导电体240b也可以与层242b充分地接触。在此，绝缘体271a及绝缘体271b也可以使用与绝缘体275相同的绝缘材料而被用作蚀刻停止层。
由此，可以使晶体管200a及晶体管200b的接触部(导电体240b)、晶体管200a的栅极和晶体管200b的栅极的对准余地变大，从而可以将这些结构的间隔设计为小。通过上述步骤，可以实现上述半导体装置的微型化及高集成化。
此外，如图13(B)所示，导电体240b优选隔着层242b重叠于氧化物230的侧面。特别是，导电体240b优选在与氧化物230的沟道宽度方向交叉的侧面上重叠于A5一侧的侧面及A6一侧的侧面的一个或两个。如此，通过采用导电体240b在成为源区域或漏区域的区域231b中重叠于氧化物230的侧面的结构，无需增加导电体240b和晶体管200的接触部的投影面积就可以增加接触部的接触面积并减少导电体240b和晶体管200的接触电阻。由此，可以在实现晶体管的源电极及漏电极的微型化的同时增大通态电流。另外，虽然在图13(B)中导电体240b的沟道宽度方向上的长度比氧化物230的沟道宽度方向上的长度长，但是本实施方式所示的半导体装置不局限于此，例如，也可以使导电体240b的沟道宽度方向上的长度与氧化物230的沟道宽度方向上的长度大致相同。
此外，导电体740a及导电体740b也可以采用与上述导电体240b同样的结构。
导电体240及导电体740优选使用以钨、铜或铝为主要成分的导电材料。此外，导电体240及导电体740也可以采用叠层结构。
在此，例如，在绝缘体284、绝缘体282、绝缘体280、绝缘体274及绝缘体273中形成开口时，有时氧化物230中的区域231的低电阻区域被去除而露出没被低电阻化的氧化物230。在此情况下，作为用于导电体240中的与氧化物230接触的导电体(以下，也称为导电体240的第一导电体)，优选使用金属膜、包含金属元素的氮化膜或包含金属元素的氧化膜。换言之，当没被低电阻化的氧化物230与导电体240的第一导电体接触时，金属化合物或氧化物230中形成氧空位，氧化物230的区域231被低电阻化。因此，通过降低与导电体240的第一导电体接触的氧化物230的电阻，可以降低氧化物230与导电体240的接触电阻。因此，导电体240的第一导电体例如优选包含铝、钌、钛、钽和钨等金属元素。导电体740也可以采用同样的结构。
当作为导电体240及导电体740采用叠层结构时，作为与绝缘体284、绝缘体282、绝缘体280、绝缘体274及绝缘体273接触的导电体优选与导电体205的第一导电体等同样地使用具有抑制水或氢等杂质的透过的功能的导电材料。例如，优选使用钽、氮化钽、钛、氮化钛、钌或氧化钌等。具有抑制水或氢等杂质的透过的功能的导电材料可以是单层或叠层。通过使用该导电材料，可以防止水或氢等杂质从绝缘体284的上方的层通过导电体240及导电体740进入氧化物230及氧化物730。
另外，也可以在设置导电体240及导电体740的开口中，该开口的内壁由对氧或氢具有阻挡性的绝缘体覆盖。在此，作为对氧或氢具有阻挡性的绝缘体，使用与绝缘体214同样的绝缘体即可，例如优选使用氧化铝等。由此，可以抑制氢、水等杂质从绝缘体280等经过导电体240及导电体740混入氧化物230及氧化物730中。此外，例如通过采用ALD法或CVD法等可以覆盖性高地形成该绝缘体。
虽然未图示，但是可以以与导电体240及导电体740的顶面接触的方式配置被用作布线的导电体。被用作布线的导电体优选使用以钨、铜或铝为主要成分的导电材料。另外，该导电体可以具有叠层结构，例如，可以具有钛、氮化钛与上述导电材料的叠层结构。另外，与导电体203等同样，该导电体可以填埋于绝缘体的开口中。
此外，也可以在绝缘体284上设置绝缘体150。绝缘体150可以使用与绝缘体280同样的材料设置。另外，绝缘体150也可以被用作覆盖其下方的凹凸形状的平坦化膜。
优选在形成于绝缘体150的开口中设置导电体112。导电体112被用作晶体管200、晶体管700、电容器100等的布线。
导电体112可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，还可以应用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
如图9所示，导电体112采用两层以上的叠层结构即可。例如，也可以在具有阻挡性的导电体和导电性高的导电体之间形成对具有阻挡性的导电体及导电性高的导电体具有高紧密性的导电体。另外，导电体112不局限于此，例如也可以采用单层结构。
通过采用上述结构形成上述实施方式所示的半导体装置，可以对应14nm工艺以后的工艺规则而实现半导体装置的微型化、高集成化。
<半导体装置的构成材料>
以下，说明可用于半导体装置的构成材料。以下，在没有特别的记载的情况下，作为可用于晶体管200的构成材料使用可用于晶体管700的构成材料。
以下示出的构成材料可以通过溅射法、化学气相沉积(CVD：Chemical VaporDeposition)法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法或原子层沉积(ALD：Atomic Layer Deposition)法等形成。
注意，CVD法可以分为利用等离子体的等离子体CVD(PECVD：Plasma EnhancedCVD)法、利用热量的热CVD(TCVD：Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者，CVD法可以根据使用的源气体分为金属CVD(MCVD：Metal CVD)法及有机金属CVD(MOCVD：Metal Organic CVD)法。
通过利用等离子体CVD法，可以以较低的温度得到高质量的膜。另外，因为在热CVD法中不使用等离子体，所以能够抑制对被处理物造成的等离子体损伤。例如，包括在半导体装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、元件等受损伤。另一方面，因为在不使用等离子体的热CVD法的情况下不产生上述因暴露于等离子体而造成的损伤，所以能够提高半导体装置的成品率。另外，在热CVD法中，不产生成膜时的等离子体损伤，因此能够得到缺陷较少的膜。
另外，ALD法也是能够抑制对被处理物造成的等离子体损伤的成膜方法。由此，可以获得缺陷少的膜。ALD法中使用的前驱物有时包含碳等杂质。因此，利用ALD法形成的膜有时与利用其他的成膜方法形成的膜相比包含更多的碳等杂质。另外，杂质的定量可以利用X射线光电子能谱(XPS：X-ray Photoelectron Spectroscopy)测定。
不同于从靶材等中被释放的粒子沉积的成膜方法，CVD法及ALD法是因被处理物表面的反应而形成膜的形成方法。因此，通过CVD法及ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，通过ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于形成覆盖纵横比高的开口部的表面的膜。但是，ALD法的成膜速度比较慢，所以有时优选与成膜速度快的CVD法等其他成膜方法组合而使用。
CVD法或ALD法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用CVD法或ALD法时，可以通过调整源气体的流量比形成任意组成的膜。此外，例如，当使用CVD法或ALD法时，可以通过一边形成膜一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边形成膜时，因为不需要传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以缩短成膜时间。因此，有时可以提高半导体装置的生产率。
该构成材料的加工可以利用光刻法进行。另外，该加工可以利用干蚀刻法或湿蚀刻法进行。利用干蚀刻法的加工适合于微细加工。
在光刻法中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。接着，通过该抗蚀剂掩模进行蚀刻处理来将导电体、半导体或绝缘体等加工为所希望的形状。例如，使用KrF受激准分子激光、ArF受激准分子激光、EUV(Extreme Ultraviolet：极紫外)光等对抗蚀剂进行曝光来形成抗蚀剂掩模，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术。另外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时，在抗蚀剂上直接进行写入，所以不需要上述抗蚀剂曝光用掩模。另外，作为去除抗蚀剂掩模的方法，可以进行灰化处理等干蚀刻处理或湿蚀刻处理，也可以在进行干蚀刻处理之后进行湿蚀刻处理，又可以在进行湿蚀刻处理之后进行干蚀刻处理。
或者，可以使用由绝缘体或导电体构成的硬掩模代替抗蚀剂掩模。在使用硬掩模的情况下，可以通过如下方法形成硬掩模：在上述构成材料上形成成为硬掩模的绝缘膜或导电膜，在该绝缘膜或导电膜上形成抗蚀剂掩模，将硬掩模材料蚀刻成所希望的形状。上述构成材料的蚀刻可以在去除抗蚀剂掩模后进行，也可以在不去除抗蚀剂掩模的状态下进行。在采用后者的情况下，进行蚀刻时有时抗蚀剂掩模消失。可以在对上述构成材料进行蚀刻后通过蚀刻去除硬掩模。另一方面，在硬掩模材料没有影响到后工序或者可以在后工序中使用的情况下，不一定要去除硬掩模。
作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP：Capacitively Coupled Plasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置可以采用如下结构：对平行平板型电极中的一个施加高频功率；对平行平板型电极中的一个电极施加多个不同的高频功率；对平行平板型电极的各个施加相同的高频功率；或者对各个平行平板型电极施加频率不同的高频功率。此外，也可以使用包括高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(ICP：Inductively Coupled Plasma)蚀刻装置等。
《衬底》
作为形成晶体管200及晶体管700的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。另外，作为半导体衬底，例如可以举出由硅或锗等构成的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。再者，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如有SOI(Silicon On Insulator；绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、存储元件等。
此外，作为衬底也可以使用柔性衬底。作为在柔性衬底上设置晶体管的方法，也可以举出如下方法：在非柔性衬底上形成晶体管之后，剥离晶体管而将该晶体管转置到柔性衬底上。在此情况下，优选在非柔性衬底与晶体管之间设置剥离层。另外，衬底也可以具有伸缩性。此外，衬底可以具有在停止弯曲或拉伸时恢复为原来的形状的性质。或者，也可以具有不恢复为原来的形状的性质。衬底例如包括具有如下厚度的区域：5μm以上且700μm以下，优选为10μm以上且500μm以下，更优选为15μm以上且300μm以下。通过将衬底形成得薄，可以实现包括晶体管的半导体装置的轻量化。另外，通过将衬底形成得薄，即便在使用玻璃等的情况下也有时会具有伸缩性或在停止弯曲或拉伸时恢复为原来的形状的性质。因此，可以缓和因掉落等而衬底上的半导体装置受到的冲击等。即，可以提供一种耐久性高的半导体装置。
作为柔性衬底，例如可以使用金属、合金、树脂或玻璃或者其纤维等。此外，作为衬底，也可以使用包含纤维的薄片、薄膜或箔等。柔性衬底的线性膨胀系数越低，因环境而发生的变形越得到抑制，所以是优选的。作为柔性衬底，例如使用线性膨胀系数为1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸等。尤其是芳族聚酰胺的线性膨胀系数较低，因此适用于柔性衬底。
《绝缘体》
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物以及金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
另外，尤其是，氧化硅及氧氮化硅具有热稳定性。因此，例如通过与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸等。例如，通过组合氧化硅及氧氮化硅与相对介电常数较高的绝缘体，可以实现具有热稳定性且相对介电常数高的叠层结构。
通过使用具有抑制氢等杂质及氧的透过的功能的绝缘体围绕使用氧化物半导体的晶体管，能够使晶体管的电特性稳定。
作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
例如，作为绝缘体273，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。另外，氧化铪的阻挡性比氧化铝低，但是通过增加其厚度，可以提高阻挡性。因此，通过调节氧化铪的厚度，可以适当地调节氢及氮的添加量。
例如，被用作栅极绝缘体的一部分的绝缘体224及绝缘体250优选为包含过剩氧区域的绝缘体。例如，通过将包含过剩氧区域的氧化硅或者氧氮化硅接触于氧化物230，可以填补氧化物230所包含的氧空位。
另外，例如，作为被用作栅极绝缘体的一部分的绝缘体222，可以使用包含铝、铪和镓中的一种或多种的氧化物的绝缘体。尤其是，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。
例如，作为绝缘体220，优选使用具有热稳定性的氧化硅或氧氮化硅。通过使栅极绝缘体为具有热稳定性的膜与相对介电常数高的膜的叠层结构，可以在保持物理厚度的同时减少栅极绝缘体的等效氧化物厚度(EOT)。
通过采用上述叠层结构，可以提高通态电流，而无需减少来自栅电极的电场的影响。另外，通过利用栅极绝缘体的物理厚度，来保持栅电极与形成沟道的区域之间的距离，由此可以抑制栅电极与沟道形成区域之间的泄漏电流。
绝缘体212、绝缘体216、绝缘体271、绝缘体275、绝缘体280及绝缘体284优选包括相对介电常数低的绝缘体。例如，上述绝缘体优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。或者，上述绝缘体优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅与树脂的叠层结构。因为氧化硅及氧氮化硅具有热稳定性，所以通过与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸等。
作为绝缘体210、绝缘体214、绝缘体270、绝缘体273及绝缘体282，可以使用具有抑制氢等杂质及氧的透过的功能的绝缘体。作为绝缘体270及绝缘体273，例如可以使用氧化铝、氧化铪、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
《导电体》
作为导电体优选使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟和钌等的金属元素中的一种以上的材料。另外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
另外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用包含氧及包含在形成沟道的金属氧化物中的金属元素的导电材料。或者，也可以使用包含上述金属元素及氮的导电材料。例如，也可以使用氮化钛、氮化钽等包含氮的导电材料。或者，可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。或者，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等进入的氢。
作为导电体260、导电体203、导电体205及导电体240优选使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟和钌等的金属元素中的一种以上的材料。另外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
《金属氧化物》
作为氧化物230，优选使用被用作氧化物半导体的金属氧化物(下面也称为氧化物半导体)。以下，将说明可用于本发明的氧化物230的金属氧化物。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，除此之外，优选还包含铝、镓、钇或锡等。或者，也可以包含硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
可以将上述金属中的一个或多个用作金属氧化物的主要成分。此外，作为上述层242所包含的金属，可以选择与用作金属氧化物的主要成分的金属不同的金属。
在此，考虑金属氧化物是包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡等。作为可用作元素M的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合多个上述元素。
在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metal oxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[金属氧化物的构成]
以下，对可用于在本发明的一个方式中公开的晶体管的CAC(Cloud-AlignedComposite)-OS的构成进行说明。
在本说明书等中，有时记载为CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的活性层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(控制开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时观察到其边缘模糊而以云状连接的导电性区域。
此外，在CAC-OS或CAC-metal oxide中，导电性区域和绝缘性区域有时以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该构成中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分通过与具有宽隙的成分的互补作用，与具有窄隙的成分联动而使载流子流过具有宽隙的成分。因此，在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区域时，在晶体管的导通状态中可以得到高电流驱动力，即大通态电流及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
[金属氧化物的结构]
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(c-axis aligned crystalline oxidesemiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸变附近也观察不到明确的晶界(grain boundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
CAAC-OS有具有层状结晶结构(也称为层状结构)的倾向，在该层状结晶结构中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M，Zn)层)。另外，铟和元素M彼此可以取代，在用铟取代(M，Zn)层中的元素M的情况下，也可以将该层表示为(In，M，Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In，M)层。
CAAC-OS是结晶性高的金属氧化物。另一方面，在CAAC-OS中不容易观察明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。此外，金属氧化物的结晶性有时因杂质的进入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位(也称为VO：oxygenvacancy)等)少的金属氧化物。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，包含CAAC-OS的金属氧化物具有高耐热性及高可靠性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的金属氧化物。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体(金属氧化物)具有各种结构及各种特性。能够用于本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
[具有金属氧化物的晶体管]
接着，说明将上述金属氧化物用于晶体管的沟道形成区域的情况。
通过将上述金属氧化物用于晶体管的沟道形成区域，可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
在此，说明金属氧化物的导电的假说之一个例子。
固体中的导电被称为散射中心的散射源阻碍。例如，已知在单晶硅中晶格散射和离子化杂质散射为主要散射中心。换言之，在处于晶格缺陷或杂质少的本质状态中，固体中没有导电被阻碍的要素，因此载流子的迁移率高。
可推测上述记载还适合于金属氧化物。例如，可认为其氧含量少于化学计量组成的金属氧化物中的氧空位VO较多。存在于该氧空位周边的原子不是位于本质的位置而是位于畸变的位置。该氧空位所造成的畸变可能成为散射中心。
例如，在其氧含量超过化学计量组成的金属化合物中存在过剩氧。在金属化合物中以游离状态存在的过剩氧因接收电子而成为O-或O2-。成为O-或O2-的过剩氧有可能成为散射中心。
由此，可认为在金属氧化物具有包含满足化学计量组成的氧的本质状态时，载流子迁移率高。
因为包含铟、镓及锌的金属氧化物之一种的铟-镓-锌氧化物(下面，IGZO)有尤其在大气中不容易进行晶体生长的倾向，所以与在IGZO是大结晶(在此，几mm的结晶或者几cm的结晶)时相比在IGZO是小结晶(例如，上述纳米结晶)时可能在结构上稳定。可认为这是因为与形成大结晶的情况相比小结晶彼此连接的情况下缓和畸变能。
另外，在小结晶彼此连接的区域中，有时形成缺陷以缓和该区域的畸变能。因此，通过不在该区域中形成缺陷地缓和畸变能，可以提高载流子的迁移率。
另外，优选将载流子密度低的金属氧化物用于晶体管。在要降低金属氧化物膜的载流子密度的情况下，可以降低金属氧化物膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。例如，金属氧化物中的载流子密度可以低于8×1011/cm3，优选低于1×1011/cm3，更优选低于1×1010/cm3，且为1×10-9/cm3以上。
此外，高纯度本征或实质上高纯度本征的金属氧化物膜具有较低的缺陷态密度，因此有时具有较低的陷阱态密度。
此外，被金属氧化物的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样工作。因此，在陷阱态密度高的金属氧化物中具有沟道形成区域的晶体管的电特性有时不稳定。
因此，为了使晶体管的电特性稳定，减少金属氧化物中的杂质浓度是有效的。为了减少金属氧化物中的杂质浓度，优选还减少附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
作为用于晶体管的半导体的金属氧化物，优选使用结晶性高的薄膜。通过使用该薄膜可以提高晶体管的稳定性或可靠性。作为该薄膜，例如，可以举出单晶金属氧化物薄膜或多晶金属氧化物薄膜。但是，在衬底上形成单晶金属氧化物薄膜或多晶金属氧化物薄膜需要进行高温或激光加热的工序。因此，制造工序的成本变高且处理量下降。
非专利文献1及非专利文献2中报告了2009年发现了具有CAAC结构的In-Ga-Zn氧化物(也称为CAAC-IGZO)。在非专利文献1及非专利文献2中，报告了CAAC-IGZO具有c轴取向性、晶界不明确、可以低温形成在衬底上。另外，还报告了使用CAAC-IGZO的晶体管具有优良的电特性及可靠性。
另外，2013年发现了具有nc结构的In-Ga-Zn氧化物(称为nc-IGZO)(参照非专利文献3)。在此报告了nc-IGZO在微小的区域(例如，1nm以上且3nm以下的区域)中的原子排列具有周期性，在不同区域间观察不到结晶取向的规律性。
非专利文献4及非专利文献5示出分别对上述CAAC-IGZO、nc-IGZO及结晶性低的IGZO的薄膜照射电子束时的平均结晶尺寸的推移。在结晶性低的IGZO薄膜中，在对其照射电子束之前就能够观察到1nm左右的结晶性IGZO。因此，在此报告了在IGZO中没能确认到完全的非晶结构(completely amorphous structure)的存在。再者，公开了与结晶性低的IGZO薄膜相比CAAC-IGZO薄膜及nc-IGZO薄膜的相对于电子束照射的稳定性较高。因此，作为晶体管的半导体优选使用CAAC-IGZO薄膜或nc-IGZO薄膜。
非专利文献6公开了使用金属氧化物的晶体管在非导通状态下的泄漏电流极低，具体而言，晶体管的每沟道宽度1μm的关态电流为yA/μm(10-24A/μm)等级(order)。例如，已公开了一种应用了使用金属氧化物的晶体管的泄漏电流低这一特性的低功耗CPU等(参照非专利文献7)。
另外，还有利用使用金属氧化物的晶体管的泄漏电流低这一特性将该晶体管应用于显示装置的报告(参照非专利文献8)。在显示装置中，显示图像在1秒间被切换数十次。每1秒钟的图像切换次数被称为刷新频率。另外，刷新频率有时被称为驱动频率。这样的人眼难以识别的高速画面切换被认为是导致眼睛疲劳的原因。于是，提出了降低显示装置的刷新频率以减少图像改写次数的技术。另外，刷新频率得到降低的驱动可以降低显示装置的功耗。将该驱动方法称为空转停止(IDS)驱动。
CAAC结构及nc结构的发现有助于使用CAAC结构或具有nc结构的金属氧化物的晶体管的电特性及可靠性的提高、制造工序的成本的降低以及处理量的提高。另外，已进行利用上述晶体管的泄漏电流低这一特性将该晶体管应用于显示装置及LSI的研究。
[杂质]
在此，说明金属氧化物中的各杂质的影响。
在金属氧化物包含第14族元素之一的硅或碳时，在金属氧化物中形成缺陷能级。因此，将金属氧化物中或金属氧化物的界面附近的硅或碳的浓度(通过SIMS测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，当金属氧化物包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，作为沟道形成区域使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此，优选减少金属氧化物中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的金属氧化物中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当金属氧化物包含氮时，容易产生作为载流子的电子，使载流子密度增高，而n型化。其结果是，在将包含氮的金属氧化物用于沟道形成区域的晶体管容易具有常开启特性。因此，在该金属氧化物中，优选尽可能地减少沟道形成区域中的氮。例如，利用SIMS测得的金属氧化物中的氮浓度低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的金属氧化物的晶体管容易具有常开启特性。由此，优选尽可能减少金属氧化物中的氢。具体而言，在金属氧化物中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
<半导体装置的变形例子>
下面，参照图24至图27说明根据本发明的一个方式的半导体装置的一个例子。
图24、图25及图26所示的半导体装置与图12至图15所示的半导体装置不同之处是在晶体管200中不设置有绝缘体275而设置有绝缘体272。其他结构的记载可以参照根据图12至图15所示的半导体装置的记载。此外，虽然未图示，但是晶体管700也与此同样地设置有相当于绝缘体272的绝缘体代替绝缘体775。
图24(A)是包括存储单元600的半导体装置的俯视图。图24(B)、图25是该半导体装置的截面图。在此，图24(B)是由图24(A)中的A1-A2的点划线表示的部分的截面图，也是晶体管200a及晶体管200b的沟道长度方向上的截面图。图25是由图24(A)中的A3-A4的点划线表示的部分的截面图，也是晶体管200a的沟道宽度方向上的截面图。在图24(A)的俯视图中，为了明确起见而省略构成要素的一部分。由图24(A)中的A5-A6的点划线表示的部分的截面具有与图13(B)所示的结构相同的结构。图26示出由图24(B)中的虚线围绕的区域239的放大图。
绝缘体272以与氧化物230c的侧面、绝缘体250的侧面、金属氧化物252的侧面、导电体260的侧面及绝缘体270的侧面接触的方式设置。在此绝缘体272被用作缓冲层。另外，作为绝缘体272，也可以使用具有抑制水或氢等杂质及氧的透过的功能的绝缘材料。在此情况下，绝缘体272还被用作阻挡层。
例如，绝缘体272优选利用ALD法形成。通过利用ALD法可以形成致密的薄膜。作为绝缘体272，例如，优选使用氧化铝或氧化铪等。在作为绝缘体272利用ALD法形成氧化铝的情况下，绝缘体272的厚度优选为0.5nm以上且3.0nm以下。
通过设置绝缘体272，可以由具有抑制水或氢等杂质及氧的透过的功能的绝缘体覆盖绝缘体250、金属氧化物252及导电体260的侧面。因此，可以抑制氢或水等杂质从绝缘体250及金属氧化物252的端部等混入氧化物230。因此，可以抑制氧化物230与绝缘体250的界面的氧空位的形成，而可以提高晶体管200的可靠性。换言之，绝缘体272可以被用作保护栅电极及栅极绝缘体的侧面的侧面阻挡物。
此外，通过将上述材料用于绝缘体272，可以以不在与晶体管200a、晶体管200b或晶体管700的栅极之间产生短路并自对准的方式比较容易形成导电体240b、导电体740a或导电体740b。由此，可以缩小晶体管200a、晶体管200b或晶体管700的占有面积，并且可以实现存储单元阵列的微型化及高集成化。
此外，在上述实施方式中，如图4所示，在层叠地配置包括存储单元阵列的多个层20时，如图27所示，也可以层叠地配置包括晶体管700、存储单元600a、存储单元600b的层610。在图27中，从第一层到第N层为止层叠层610。通过如图27所示地层叠多个单元阵列，无需增加单元阵列的占有面积就可以集成地配置单元。也就是说，可以构成3D单元阵列。
根据本发明的一个方式，可以提供一种具有良好的电特性的半导体装置。根据本发明的一个方式，可以提供一种关态电流小的半导体装置。根据本发明的一个方式，可以提供一种通态电流大的半导体装置。根据本发明的一个方式，可以提供一种可靠性高的半导体装置。根据本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装置。根据本发明的一个方式，可以提供一种低功耗的半导体装置。根据本发明的一个方式，可以提供一种生产率高的半导体装置。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式4)
在本实施方式中说明将本发明的一个方式的半导体装置10应用于电子构件的例子。电子构件也被称为半导体封装或IC封装。作为半导体封装中之一，已知将多个半导体芯片(集成电路)安装于一个封装的MCM(MultiChipModule)。
图28(A)示出半导体装置300的立体图。图28(B)是半导体装置300的俯视图。半导体装置300是电子构件，也是MCM。在半导体装置300中封装基板302(印刷电路板)上设置有插板301，插板301上设置有CPU303、GPU304及多个半导体装置10。在本实施方式中，作为半导体装置10的一个例子示出层叠多个单元阵列而形成的宽带存储器(HBM：HighBandwidthMemory)。
在本实施方式中，作为设置于插板301上的集成电路(半导体芯片)例示出CPU、GPU及存储器(存储装置)，但是也可以使用其他集成电路。
封装基板302可以使用陶瓷衬底、塑料衬底或玻璃环氧衬底等。插板301可以使用硅插板、树脂插板等。
插板301包括多个布线并具有使端子间距不同的多个集成电路电连接的功能。多个布线以单层或多层构成。另外，插板301具有将设置于插板301上的集成电路与设置于封装衬底302上的电极电连接的功能。因此，有时也将插板称为“重布线基板(rewiringsubstrate)”或“中间基板”。另外，有时通过在插板301中设置贯通电极，通过该贯通电极使集成电路与封装衬底302电连接。另外，在使用硅插板的情况下，也可以使用TSV(ThroughSilicon Via：硅通孔)作为贯通电极。
作为插板301优选使用硅插板。由于硅插板不需要设置有源元件，所以可以以比制造集成电路时更低的成本制造。硅插板的布线形成可以在半导体工序中进行，树脂插板更易于形成微细的布线。
在HBM中，为了实现宽存储器带宽需要连接许多布线。为此，要求安装HBM的插板上能够高密度地形成微细的布线。因此，作为安装HBM的插板优选使用硅插板。
另外，在使用硅插板的MCM中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。另外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5D封装(2.5D安装)，其中多个集成电路横着排放并配置于插板上。
图29(A)至图29(C)是沿着图28(B)的点划线A1-A2的截面图。图29(A)及图29(B)是使用本发明的一个方式的半导体装置10的半导体装置300的截面图。
首先，说明现有例子的半导体装置300p。图29(C)是用来说明现有例子的半导体装置300p的截面图。半导体装置300p包括CPU303(在图29(C)中未图示)、GPU304及半导体装置10p。半导体装置10p相当于半导体装置10。
在图29(C)中，封装基板302上隔着多个凸块311设置有插板301。CPU303(在图29(C)中未图示)、GPU304及半导体装置10p各自隔着彼此不同的凸块312设置在插板301上。凸块312比凸块311小。凸块311及凸块312使用包含金(Au)、镍(Ni)、铟(In)、锡(Sn)等的导电材料形成。例如，有时作为凸块使用焊料。
半导体装置10p包括半导体装置25a、半导体装置25b、半导体装置25c及半导体装置35。半导体装置25a、半导体装置25b及半导体装置25c各自包括单元阵列，半导体装置35包括用来控制半导体装置25a、半导体装置25b及半导体装置25c的逻辑电路等。半导体装置25a、半导体装置25b、半导体装置25c及半导体装置35各自使用硅衬底形成。
半导体装置25a隔着多个凸块重叠于半导体装置35上。半导体装置25b隔着多个凸块重叠于半导体装置25a上。半导体装置25c隔着多个凸块重叠于半导体装置25b上。半导体装置25a、半导体装置25b、半导体装置25c及半导体装置35各自设置有TSV313。半导体装置25a、半导体装置25b及半导体装置25c通过TSV313及凸块312与半导体装置35电连接。半导体装置35通过TSV313及凸块312与插板301电连接。
由于半导体装置25a、半导体装置25b、半导体装置25c及半导体装置35隔着凸块312彼此层叠，因此半导体装置10p容易变厚。也就是说，难以实现半导体装置300p的薄型化。此外，因为需要经常使用TSV313，所以容易产生制造成本的增加及成品率的下降等。
接着，说明使用本发明的一个方式的半导体装置10的半导体装置300。半导体装置300与半导体装置300p不同之处是使用半导体装置10代替半导体装置10p这一点。半导体装置10包括层20_1、层20_2、层20_3及层30。层20_1、层20_2及层20_3各自包括单元阵列，层30包括用来控制层20_1、层20_2及层20_3的逻辑电路等。作为层30可以使用上述实施方式所示的半导体衬底。注意，在上述实施方式中说明半导体装置10，所以在本实施方式中省略详细说明。
图29(A)示出使用硅衬底形成层30的半导体装置10的例子。层20_1设置在层30上，层20_2设置在层20_1上，层20_3设置在层20_2上。层20_1、层20_2及层20_3各自通过薄膜工艺形成。由此，层30和层20_1之间、层20_1和层20_2之间、层20_2和层20_3之间没有空隙，从而可以使半导体装置10减薄。也就是说，容易实现半导体装置300的薄型化。此外，在层20_1、层20_2及层20_3中不需要设置TSV313及凸块312，所以可以实现制造成本的减少及制造成品率的提高。此外，与半导体装置10p相比，在半导体装置10中可以不使用硅衬底或较少使用硅衬底，从而可以使其制造成本比半导体装置10p低。
图29(B)示出半导体装置10的例子，其中层30也与层20_1、层20_2及层20_3同样地通过薄膜工艺形成。在图29(B)所示的半导体装置10中，为了将层30直接形成在插板301上，可以省略在图29(A)中设置在层30和插板301之间的凸块312。因此，与图29(A)所示的半导体装置300相比，可以更容易薄型化并实现制造成本的减少及制造成品率的提高。
图30(A)及图30(B)是沿着图28(B)的点划线A1-A2的截面图。
当在半导体装置300上设置散热器360(散热板)时，优选如图30(A)所示地使设置在插板上的集成电路的高度一致。具体而言，优选使插板上的半导体装置10的高度h1和插板上的GPU304及CPU303(在图30(A)中未图示)的高度h2大致相等。通过使设置在插板上的集成电路的高度一致，可以将所有集成电路准确地接触到散热器360。
在作为形成沟道的半导体层使用金属氧化物之一种的氧化物半导体的晶体管(也称为“OS晶体管”)中，即使工作温度上升关态电流的增加也极少，因此可以稳定地工作。由此，在半导体装置10由OS晶体管形成时，如图30(B)所示，半导体装置10的高度也可以低于GPU304(及CPU303。在图30(B)中未图示。)的高度。具体而言，h1也可以小于h2。通过使用OS晶体管，可以提高半导体装置300的设计自由度。通过由OS晶体管形成集成电路，也可以省略散热器360。
为了将半导体装置300安装在其他的衬底上，可以在封装基板302的底部设置电极315。图31(A)示出用焊球形成电极315的例子。通过在封装基板302的底部以矩阵状设置焊球，可以实现BGA(BallGridArray：球栅阵列)安装。图31(B)示出电极315使用导电针形成的例子。通过在封装基板302的底部以矩阵状设置导电针，可以实现PGA(PinGridArray：针栅阵列)安装。
半导体装置300可以通过各种安装方式安装在其他衬底上，而不局限于BGA及PGA。例如，可以采用SPGA(StaggeredPinGridArray：交错针栅阵列)、LGA(LandGridArray：地栅阵列)、QFP(QuadFlatPackage：四侧引脚扁平封装)、QFJ(QuadFlatJ-leadedpackage：四侧J形引脚扁平封装)或QFN(QuadFlatNon-leadedpackage：四侧无引脚扁平封装)等安装方法。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式5)
在本实施方式中说明安装有上述实施方式所说明的半导体装置及/或电子构件的电子设备的例子。
包括根据本发明的一个方式的半导体装置的电子构件可以安装于各种电子设备。作为电子设备的例子，例如除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或数据等。另外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。图32及图33示出电子设备的例子。
图32(A)所示的机器人2100包括运算装置2110、照度传感器2101、麦克风2102、上部照相机2103、扬声器2104、显示器2105、下部照相机2106及障碍物传感器2107及移动机构2108。在此，作为一个例子示出人形机器人。
在机器人2100中，可以将上述半导体装置及/或上述电子构件用于运算装置2110、照度传感器2101、上部照相机2103、下部照相机2106及障碍物传感器2107等。
麦克风2102具有检测使用者的声音及周围的声音等的功能。另外，扬声器2104具有发出声音的功能。机器人2100可以使用麦克风2102及扬声器2104与使用者交流。
显示器2105具有显示各种信息的功能。机器人2100可以将使用者所希望的信息显示在显示器2105上。显示器2105可以安装有触摸面板。
上部照相机2103及下部照相机2106具有对机器人2100的周围环境进行摄像的功能。另外，障碍物传感器2107可以检测机器人2100以两足行走前进时的前方的障碍物的有无。机器人2100可以使用上部照相机2103、下部照相机2106及障碍物传感器2107认知周囲环境而安全地移动。
图32(B)是示出汽车的例子的外观图。汽车2980包括照相机2981等。另外，汽车2980包括红外线雷达、毫米波雷达、激光雷达等各种传感器等。汽车2980对照相机2981所拍摄的图像进行分析，判断行人的有无等周囲的交通状况，由此可以进行自动驾驶。
在汽车2980中可以将上述半导体装置及/或上述电子构件用于照相机2981。
图32(C)示出在用彼此不同的语言说话的多个人之间交流时使用便携式电子设备2130进行同声传译的情况。
便携式电子设备2130包括麦克风及扬声器等，具有识别使用者的声音并将其翻译成对方的语言的功能。可以将上述半导体装置及/或上述电子构件用于便携式电子设备2130的运算装置。
图33(A)是示出飞行物2120的外观图。飞行物2120包括运算装置2121、螺旋桨2123及照相机2122，具有自主飞行功能。
在飞行物2120中可以将上述半导体装置及/或上述电子构件用于运算装置2121及照相机2122。
图33(B-1)及图33(B-2)示出飞行物2120的使用方式的例子。如图33(B-1)所示，可以在搬运货物2124时利用飞行物2120。此外，如图33(B-2)所示，可以将装入有农药的容器2125装载到飞行物2120而在打农药时利用飞行物2120。
本实施方式可以与其他实施方式的记载适当地组合。
[符号说明]
10：半导体装置、20：层、21：控制电路、25a：半导体装置、25b：半导体装置、25c：半导体装置、30：层、35：半导体装置、40：层、41：受光部、42：光、43：驱动电路、100：电容器、100a：电容器、100b：电容器、112：导电体、120：导电体、120a：导电体、120b：导电体、130：绝缘体、130a：绝缘体、130b：绝缘体、150：绝缘体、200：晶体管、200a：晶体管、200b：晶体管、203：导电体、203a：导电体、203b：导电体、203c：导电体、205：导电体、205a：导电体、205b：导电体、205c：导电体、210：绝缘体、212：绝缘体、214：绝缘体、216：绝缘体、220：绝缘体、222：绝缘体、224：绝缘体、230：氧化物、230a：氧化物、230b：氧化物、230c：氧化物、230ca：氧化物、230cb：氧化物、231：区域、231a：区域、231b：区域、231c：区域、232：区域、232a：区域、232b：区域、232c：区域、232d：区域、234：区域、234a：区域、234b：区域、239：区域、240：导电体、240a：导电体、240b：导电体、240c：导电体、242：层、242a：层、242b：层、242c：层、250：绝缘体、250a：绝缘体、250b：绝缘体、252：金属氧化物、252a：金属氧化物、252b：金属氧化物、260：导电体、260a：导电体、260aa：导电体、260ab：导电体、260b：导电体、260ba：导电体、260bb：导电体、270：绝缘体、270a：绝缘体、270b：绝缘体、271：绝缘体、271a：绝缘体、271b：绝缘体、272：绝缘体、273：绝缘体、274：绝缘体、275：绝缘体、275a：绝缘体、275b：绝缘体、280：绝缘体、282：绝缘体、284：绝缘体

Claims (8)

1.一种半导体装置，包括：
单元阵列；
第一驱动电路；以及
第二驱动电路，
其中，所述单元阵列包括第一存储单元及第二存储单元，
所述第一驱动电路具有供应选择信号的功能，
所述第二驱动电路具有进行数据写入或读出的功能，
所述第一存储单元包括第一晶体管及第一电容器，
所述第二存储单元包括第二晶体管及第二电容器，
所述第一晶体管的源极和漏极中的一个与所述第一电容器电连接，
所述第二晶体管的源极和漏极中的一个与所述第二电容器电连接，
所述第一驱动电路包括第三晶体管，
所述第二驱动电路包括第四晶体管，
所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管在沟道形成区域中包括金属氧化物，
所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管的极性彼此相同，
并且，所述第一晶体管的沟道形成区域及所述第二晶体管的沟道形成区域形成在同一半导体层中。
2.根据权利要求1所述的半导体装置，还包括控制电路，
其中所述控制电路具有控制所述第一驱动电路及所述第二驱动电路的工作的功能，
所述控制电路包括第五晶体管，
所述第五晶体管在沟道形成区域中包含金属氧化物，
并且所述第五晶体管的极性与所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管的极性相同。
3.根据权利要求1所述的半导体装置，
其中第一晶体管包括第一栅电极及第一绝缘层，
所述第二晶体管包括第二栅电极及第二绝缘层，
所述第一绝缘层包括与所述第一栅电极的侧面接触的区域，
所述第二绝缘层包括与所述第二栅电极的侧面接触的区域，
并且所述半导体层与包括接触于所述第一绝缘层或所述第二绝缘层的侧面的区域的导电层电连接。
4.根据权利要求3所述的半导体装置，
其中所述第一晶体管及所述第二晶体管包括背栅极，
并且所述第一晶体管的背栅极及所述第二晶体管的背栅极由同一导电层构成。
5.根据权利要求3或4所述的半导体装置，
其中所述半导体层在其表面中包括包含金属的层，
所述包含金属的层形成在不与所述第一栅电极、所述第二栅电极、第一绝缘层及第二绝缘层重叠的区域中，
并且所述金属的主要成分与所述半导体层的主要成分不同。
6.根据权利要求5所述的半导体装置中，
其中所述金属是铝、钌、钛、钽、钨或铬。
7.一种电子构件，包括：
封装基板；
插板；
集成电路；以及
权利要求1所述的半导体装置，
其中，所述集成电路及所述半导体装置设置在所述插板上，
所述集成电路通过设置在所述插板上的布线与所述半导体装置电连接，
并且，所述集成电路和所述半导体装置中至少一个通过所述插板与所述封装基板电连接。
8.一种电子设备，包括：
权利要求7所述的电子构件；以及
麦克风、扬声器或照相机。
CN202311456026.2A 2017-06-02 2018-05-25 半导体装置、电子构件及电子设备 Pending CN117560925A (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2017-110472 2017-06-02
JP2017110472 2017-06-02
JP2017-123211 2017-06-23
JP2017123211 2017-06-23
JP2017221517 2017-11-17
JP2017-221517 2017-11-17
JP2018027730 2018-02-20
JP2018027614 2018-02-20
JP2018-027614 2018-02-20
JP2018-027730 2018-02-20
CN201880034637.9A CN110678974B (zh) 2017-06-02 2018-05-25 半导体装置、电子构件及电子设备
PCT/IB2018/053722 WO2018220491A1 (ja) 2017-06-02 2018-05-25 半導体装置、電子部品及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880034637.9A Division CN110678974B (zh) 2017-06-02 2018-05-25 半导体装置、电子构件及电子设备

Publications (1)

Publication Number Publication Date
CN117560925A true CN117560925A (zh) 2024-02-13

Family

ID=64455628

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311456026.2A Pending CN117560925A (zh) 2017-06-02 2018-05-25 半导体装置、电子构件及电子设备
CN201880034637.9A Active CN110678974B (zh) 2017-06-02 2018-05-25 半导体装置、电子构件及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880034637.9A Active CN110678974B (zh) 2017-06-02 2018-05-25 半导体装置、电子构件及电子设备

Country Status (6)

Country Link
US (3) US11114470B2 (zh)
JP (2) JP7191820B2 (zh)
KR (2) KR20200014801A (zh)
CN (2) CN117560925A (zh)
DE (1) DE112018002779T5 (zh)
WO (1) WO2018220491A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210127721A (ko) 2019-02-22 2021-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 가지는 전기 기기

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
KR100483035B1 (ko) 2001-03-30 2005-04-15 샤프 가부시키가이샤 반도체 기억장치 및 그 제조방법
TWI467702B (zh) 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
US7733684B2 (en) 2005-12-13 2010-06-08 Kabushiki Kaisha Toshiba Data read/write device
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
JP2008160004A (ja) 2006-12-26 2008-07-10 Toshiba Corp 半導体記憶装置及びその製造方法
JP2008251059A (ja) 2007-03-29 2008-10-16 Toshiba Corp 不揮発性半導体記憶装置およびそのデータ消去方法
JP4792008B2 (ja) 2007-03-30 2011-10-12 株式会社東芝 情報記録再生装置
JP5091526B2 (ja) 2007-04-06 2012-12-05 株式会社東芝 半導体記憶装置及びその製造方法
JP4792006B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792009B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792010B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
KR101258268B1 (ko) 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JPWO2009122569A1 (ja) 2008-04-01 2011-07-28 株式会社東芝 情報記録再生装置
WO2009122570A1 (ja) 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
JP5351144B2 (ja) 2008-04-01 2013-11-27 株式会社東芝 情報記録再生装置
KR20080091416A (ko) 2008-08-14 2008-10-13 김성동 3차원 반도체 장치, 그 제조 방법 및 동작 방법
JP5318107B2 (ja) 2008-09-04 2013-10-16 株式会社東芝 情報記録再生装置
WO2010026664A1 (ja) 2008-09-08 2010-03-11 株式会社 東芝 不揮発性記憶素子及び不揮発性記憶装置
TWI540647B (zh) * 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5462490B2 (ja) 2009-01-19 2014-04-02 株式会社日立製作所 半導体記憶装置
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
KR101046719B1 (ko) 2009-05-19 2011-07-05 주식회사 하이닉스반도체 비휘발성 메모리 셀, 비휘발성 메모리 장치 및 그의 구동방법
JP4908555B2 (ja) 2009-08-05 2012-04-04 株式会社東芝 情報記録再生装置
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101698193B1 (ko) 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN116343705A (zh) 2009-10-16 2023-06-27 株式会社半导体能源研究所 显示设备
KR101591613B1 (ko) 2009-10-21 2016-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2491586B1 (en) 2009-10-21 2019-11-20 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
EP2494594B1 (en) 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20190006091A (ko) 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102598249B (zh) 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
KR20120091243A (ko) 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058864A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Device including nonvolatile memory element
JP5388814B2 (ja) 2009-11-24 2014-01-15 株式会社東芝 半導体記憶装置
JP2011199215A (ja) 2010-03-24 2011-10-06 Hitachi Ltd 半導体記憶装置
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
JP5320601B2 (ja) 2010-04-23 2013-10-23 シャープ株式会社 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
JP5568370B2 (ja) 2010-05-10 2014-08-06 株式会社日立製作所 半導体装置
US10128261B2 (en) 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
US8349681B2 (en) 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
US9397093B2 (en) 2013-02-08 2016-07-19 Sandisk Technologies Inc. Three dimensional NAND device with semiconductor, metal or silicide floating gates and method of making thereof
US8193054B2 (en) 2010-06-30 2012-06-05 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
US8187936B2 (en) 2010-06-30 2012-05-29 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
US9159739B2 (en) 2010-06-30 2015-10-13 Sandisk Technologies Inc. Floating gate ultrahigh density vertical NAND flash memory
US8928061B2 (en) 2010-06-30 2015-01-06 SanDisk Technologies, Inc. Three dimensional NAND device with silicide containing floating gates
US8198672B2 (en) 2010-06-30 2012-06-12 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012018964A (ja) 2010-07-06 2012-01-26 Sony Corp 記憶素子およびその駆動方法、並びに記憶装置
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
CN102959635B (zh) 2010-09-08 2015-06-03 株式会社日立制作所 半导体存储器件
JP5588816B2 (ja) 2010-10-12 2014-09-10 株式会社日立製作所 半導体記憶装置
KR101744127B1 (ko) 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
JP5481565B2 (ja) 2010-12-06 2014-04-23 株式会社日立製作所 不揮発性記憶装置およびその製造方法
TWI614747B (zh) * 2011-01-26 2018-02-11 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
US8975680B2 (en) * 2011-02-17 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method manufacturing semiconductor memory device
US8945996B2 (en) 2011-04-12 2015-02-03 Micron Technology, Inc. Methods of forming circuitry components and methods of forming an array of memory cells
JP5662237B2 (ja) 2011-05-10 2015-01-28 株式会社日立製作所 半導体記憶装置
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5722180B2 (ja) 2011-09-26 2015-05-20 株式会社日立製作所 不揮発性記憶装置
JP2013110279A (ja) 2011-11-21 2013-06-06 Toshiba Corp 不揮発性記憶装置
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130112219A (ko) 2012-04-03 2013-10-14 에스케이하이닉스 주식회사 적층형 메모리 장치
US9129861B2 (en) 2012-10-05 2015-09-08 Samsung Electronics Co., Ltd. Memory device
KR102031187B1 (ko) 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
US9287167B2 (en) 2012-10-05 2016-03-15 Samsung Electronics Co., Ltd. Vertical type memory device
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
KR20140113024A (ko) 2013-03-15 2014-09-24 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그 구동방법
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
KR20140122042A (ko) 2013-04-09 2014-10-17 에스케이하이닉스 주식회사 접합 트랜지스터를 포함하는 3차원 저항 변화 메모리 장치 및 그 구동방법
KR20140127577A (ko) 2013-04-25 2014-11-04 에스케이하이닉스 주식회사 3차원 저항 가변 메모리 장치 및 그 제조방법
JP2015170644A (ja) 2014-03-05 2015-09-28 株式会社東芝 不揮発性半導体記憶装置
US9887212B2 (en) 2014-03-14 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9401364B2 (en) * 2014-09-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US9793124B2 (en) 2014-10-07 2017-10-17 Micron Technology, Inc. Semiconductor structures
US9634097B2 (en) 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
US10396210B2 (en) * 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
US9362302B1 (en) 2015-01-28 2016-06-07 Macronix International Co., Ltd. Source line formation in 3D vertical channel and memory
US9761732B2 (en) 2015-02-25 2017-09-12 Snaptrack Inc. Tunnel thin film transistor with hetero-junction structure
JP2016167590A (ja) * 2015-03-02 2016-09-15 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
KR102393976B1 (ko) 2015-05-20 2022-05-04 삼성전자주식회사 반도체 메모리 소자
JP6773453B2 (ja) * 2015-05-26 2020-10-21 株式会社半導体エネルギー研究所 記憶装置及び電子機器
JP6343256B2 (ja) 2015-05-29 2018-06-13 東芝メモリ株式会社 半導体装置及びその製造方法
US10424671B2 (en) * 2015-07-29 2019-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, circuit board, and electronic device
JP6400536B2 (ja) 2015-08-04 2018-10-03 東芝メモリ株式会社 半導体記憶装置
JP2017076788A (ja) 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9865656B2 (en) 2016-02-12 2018-01-09 Toshiba Memory Corporation Semiconductor memory device
US10090318B2 (en) 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device

Also Published As

Publication number Publication date
JP2023025216A (ja) 2023-02-21
US20210134847A1 (en) 2021-05-06
JPWO2018220491A1 (ja) 2020-05-21
US11114470B2 (en) 2021-09-07
CN110678974A (zh) 2020-01-10
US20210384228A1 (en) 2021-12-09
DE112018002779T5 (de) 2020-04-02
CN110678974B (zh) 2023-11-28
KR20240015740A (ko) 2024-02-05
KR20200014801A (ko) 2020-02-11
WO2018220491A1 (ja) 2018-12-06
US20240088162A1 (en) 2024-03-14
JP7191820B2 (ja) 2022-12-19

Similar Documents

Publication Publication Date Title
KR102608084B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN111357053B (zh) 存储装置
KR102651186B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR20200127010A (ko) 반도체 장치 및 반도체 장치의 제작 방법
US20240088162A1 (en) Semiconductor device, electronic component, and electronic device
TW202121691A (zh) 半導體裝置及半導體裝置的製造方法
KR102588480B1 (ko) 반도체 장치, 전자 부품, 및 전자 기기
JP2018201003A (ja) 半導体装置及び電子機器
JP2018019072A (ja) トランジスタ
JP7086934B2 (ja) 半導体装置
KR20210127721A (ko) 반도체 장치 및 상기 반도체 장치를 가지는 전기 기기
WO2021053450A1 (ja) 半導体装置
JP2019201060A (ja) 半導体装置、および半導体装置の作製方法
JP7417596B2 (ja) 半導体装置
WO2023223126A1 (ja) 半導体装置
JP7344904B2 (ja) 半導体装置
WO2023156875A1 (ja) 記憶装置
WO2020170069A1 (ja) エラー検出機能を有する記憶装置、半導体装置、および、電子機器
TW202118281A (zh) 攝像裝置及電子裝置
CN115885472A (zh) 半导体装置
CN117276190A (zh) 半导体装置的制造方法
KR20210120001A (ko) 촬상 장치 및 전자 기기
CN113491006A (zh) 半导体装置及半导体装置的制造方法
CN117941483A (zh) 半导体装置、存储装置及电子设备
CN115362551A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination