JPWO2018220491A1 - 半導体装置、電子部品及び電子機器 - Google Patents

半導体装置、電子部品及び電子機器 Download PDF

Info

Publication number
JPWO2018220491A1
JPWO2018220491A1 JP2019521526A JP2019521526A JPWO2018220491A1 JP WO2018220491 A1 JPWO2018220491 A1 JP WO2018220491A1 JP 2019521526 A JP2019521526 A JP 2019521526A JP 2019521526 A JP2019521526 A JP 2019521526A JP WO2018220491 A1 JPWO2018220491 A1 JP WO2018220491A1
Authority
JP
Japan
Prior art keywords
oxide
insulator
transistor
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019521526A
Other languages
English (en)
Other versions
JP7191820B2 (ja
Inventor
山崎　舜平
舜平 山崎
加藤　清
清 加藤
熱海　知昭
知昭 熱海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2018220491A1 publication Critical patent/JPWO2018220491A1/ja
Priority to JP2022195346A priority Critical patent/JP2023025216A/ja
Application granted granted Critical
Publication of JP7191820B2 publication Critical patent/JP7191820B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Abstract

記憶回路がＯＳトランジスタを用いた単極性回路によって構成されている新規な半導体装置の提供。そのため、記憶回路の内部における異なる層との接続が不要となる。これにより、接続部の数を削減することができ、回路レイアウトの自由度の向上、及びＯＳトランジスタの信頼性の向上を図ることができる。特に、メモリセルは多数設けられるため、メモリセルを単極性回路によって構成することにより、接続部の数を大幅に削減することができる。また、駆動回路をセルアレイと同じ層に設けることにより、駆動回路とセルアレイを接続する多数の配線が層間に設けられることを回避することができ、接続部の数をさらに削減することができる。インターポーザに複数の集積回路を設けて、１つの電子部品として機能させることができる。

Description

本発明の一態様は、半導体装置及び電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、撮像装置、表示装置、発光装置、蓄電装置、記憶装置、表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、表示装置、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
特許文献１には、酸化物半導体を用いたトランジスタと、単結晶シリコンを用いたトランジスタによって構成された記憶装置が記載されている。また、酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいことが記載されている。
酸化物半導体としては、例えば、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ−Ｇａ−Ｚｎ酸化物（以下、ＩＧＺＯとも呼ぶ。）に関する研究が盛んに行われている。
ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３参照。）。非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術も開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４および非特許文献５に示されている。
さらに、ＩＧＺＯを活性層として用いたトランジスタは極めて低いオフ電流を持ち（非特許文献６参照。）、その特性を利用したＬＳＩおよびディスプレイが報告されている（非特許文献７および非特許文献８参照。）。
特開２０１２−２５６４００号公報
Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１２，ｖｏｌｕｍｅ ４３，ｉｓｓｕｅ １，ｐ．１８３−１８６ Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"，２０１４，ｖｏｌｕｍｅ ５３，Ｎｕｍｂｅｒ ４Ｓ，ｐ．０４ＥＤ１８−１−０４ＥＤ１８−１０ Ｓ．Ｉｔｏ ｅｔ ａｌ．，"Ｔｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＡＭ−ＦＰＤ’１３ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１３，ｐ．１５１−１５４ Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"ＥＣＳ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ"，２０１４，ｖｏｌｕｍｅ ３，ｉｓｓｕｅ ９，ｐ．Ｑ３０１２−Ｑ３０２２ Ｓ．Ｙａｍａｚａｋｉ，"ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ"，２０１４，ｖｏｌｕｍｅ ６４，ｉｓｓｕｅ １０，ｐ．１５５−１６４ Ｋ．Ｋａｔｏ ｅｔ ａｌ．，"Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"，２０１２，ｖｏｌｕｍｅ ５１，ｐ．０２１２０１−１−０２１２０１−７ Ｓ．Ｍａｔｓｕｄａ ｅｔ ａｌ．，"２０１５ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１５，ｐ．Ｔ２１６−Ｔ２１７ Ｓ．Ａｍａｎｏ ｅｔ ａｌ．，"ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１０，ｖｏｌｕｍｅ ４１，ｉｓｓｕｅ １，ｐ．６２６−６２９
本発明の一態様は、新規な半導体装置の提供を課題とする。又は、本発明の一態様は、消費電力の小さい半導体装置の提供を課題とする。又は、本発明の一態様は、信頼性の高い半導体装置の提供を課題とする。又は、本発明の一態様は、レイアウトの自由度が高い半導体装置の提供を課題とする。又は、本発明の一態様は、微細化又は高集積化が可能な半導体装置の提供を課題とする。又は、本発明の一態様は、新規な電子部品の提供を課題とする。又は、本発明の一態様は、新規な電子機器の提供を課題とする。
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様に係る半導体装置は、セルアレイと、第１の駆動回路と、第２の駆動回路と、を有し、セルアレイは、第１のメモリセル及び第２のメモリセルを有し、第１の駆動回路は、選択信号を供給する機能を有し、第２の駆動回路は、データの書き込み又は読み出しを行う機能を有し、第１のメモリセルは、第１のトランジスタと、第１の容量素子と、を有し、第２のメモリセルは、第２のトランジスタと、第２の容量素子と、を有し、第１のトランジスタのソース又はドレインの一方は、第１の容量素子と電気的に接続され、第２のトランジスタのソース又はドレインの一方は、第２の容量素子と電気的に接続され、第１の駆動回路は、第３のトランジスタを有し、第２の駆動回路は、第４のトランジスタを有し、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタは、チャネル形成領域に金属酸化物を有し、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタの極性は同一であり、第１のトランジスタのチャネル形成領域及び第２のトランジスタのチャネル形成領域は、同一の半導体層に形成される半導体装置である。
また、本発明の一態様に係る半導体装置は、制御回路を有し、制御回路は、第１の駆動回路及び第２の駆動回路の動作を制御する機能を有し、制御回路は、第５のトランジスタを有し、第５のトランジスタは、チャネル形成領域に金属酸化物を有し、第５のトランジスタの極性は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジスタの極性と同一であってもよい。
また、本発明の一態様に係る半導体装置において、第１のトランジスタは、第１のゲート電極と、第１の絶縁層と、を有し、第２のトランジスタは、第２のゲート電極と、第２の絶縁層と、を有し、第１の絶縁層は、第１のゲート電極の側面と接する領域を有し、第２の絶縁層は、第２のゲート電極の側面と接する領域を有し、半導体層は、第１の絶縁層又は第２の絶縁層の側面と接する領域を有する導電層と、電気的に接続されていてもよい。
また、本発明の一態様に係る半導体装置において、第１のトランジスタ及び第２のトランジスタは、バックゲートを有し、第１のトランジスタのバックゲート及び第２のトランジスタのバックゲートは、同一の導電層によって構成されていてもよい。
また、本発明の一態様に係る半導体装置において、半導体層は、表面に金属を含む層を有し、金属を含む層は、第１のゲート電極、第２のゲート電極、第１の絶縁層、及び第２の絶縁層と重ならない領域に形成され、金属は、半導体層の主成分とは異なっていてもよい。
また、本発明の一態様に係る半導体装置において、金属は、アルミニウム、ルテニウム、チタン、タンタル、タングステン、又はクロムであってもよい。
本発明の一態様は、パッケージ基板と、インターポーザと、集積回路と、上記の半導体装置と、を有し、集積回路および半導体装置はインターポーザ上に設けられ、集積回路はインターポーザに設けられた配線を介して半導体装置と電気的に接続され、集積回路または半導体装置の少なくとも一方は、インターポーザを介してパッケージ基板と電気的に接続する電子部品である。
また、本発明の一態様に係る電子機器は、上記の電子部品と、マイクロフォン、スピーカ、またはカメラと、を有する電子機器である。
本発明の一態様により、新規な半導体装置を提供することができる。又は、本発明の一態様により、消費電力の小さい半導体装置を提供することができる。又は、本発明の一態様により、信頼性の高い半導体装置を提供することができる。又は、本発明の一態様により、レイアウトの自由度が高い半導体装置を提供することができる。又は、本発明の一態様により、微細化又は高集積化が可能な半導体装置を提供することができる。又は、本発明の一態様により、新規な電子部品を提供することができる。又は、本発明の一態様により、新規な電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
記憶回路の構成例を示す図。 半導体装置の構成例を示す図。 半導体装置の構成例を示す図。 半導体装置の構成例を示す図。 半導体装置の構成例を示す図。 半導体装置の構成例を示す図。 記憶回路の構成例を示す図。 記憶回路の構成例を示す図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す上面図および断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す上面図および断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す上面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す上面図。 半導体装置の構成例を示す上面図および断面図。 半導体装置の構成例を示す上面図および断面図。 半導体装置の構成例を示す上面図および断面図。 半導体装置の構成例を示す上面図および断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す斜視図および上面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す斜視図。 電子機器の構成例を示す図。 電子機器の構成例を示す図。
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、チャネル形成領域に金属酸化物を含むトランジスタを、ＯＳトランジスタとも表記する。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、オン状態、又は、オフ状態になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものである。例えば、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものである。例えば、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置について説明する。本発明の一態様に係る半導体装置は、ＯＳトランジスタを用いて形成された記憶回路を有する。
＜記憶回路の構成例＞
まず、本発明の一態様に係る半導体装置が有する記憶回路の構成例について説明する。図１（Ａ−１）に、記憶回路ＭＥＭの構成例を示す。
記憶回路ＭＥＭは、セルアレイＣＡ、駆動回路ＷＤ、駆動回路ＢＤを有する。また、セルアレイＣＡは、マトリクス状に配置された複数のメモリセルＭＣによって構成されている。
メモリセルＭＣは、データを記憶する機能を有する。メモリセルＭＣは、２値（ハイレベル及びローレベル）のデータを記憶する機能を有していてもよいし、４値以上の多値データを記憶する機能を有していてもよい。また、メモリセルＭＣはアナログデータを記憶する機能を有していてもよい。
メモリセルＭＣは、配線ＷＬ及び配線ＢＬと接続されている。なお、図１（Ａ−１）には、同じ行に属し、隣接する２つのメモリセルＭＣによって、一の配線ＢＬが共有されている構成例を示している。
駆動回路ＷＤは、メモリセルＭＣを選択する機能を有する。具体的には、駆動回路ＷＤは、データの書き込み又は読み出しを行うメモリセルＭＣを選択するための信号（以下、選択信号ともいう）を、配線ＷＬに供給する機能を有する。
駆動回路ＢＤは、メモリセルＭＣにデータを書き込む機能と、メモリセルＭＣに記憶されたデータを読み出す機能と、を有する。具体的には、駆動回路ＢＤは、データの書き込みを行うメモリセルＭＣと接続された配線ＢＬに、メモリセルＭＣに記憶されるデータに対応する電位（以下、書き込み電位ともいう）を供給する機能を有する。また、駆動回路ＢＤは、メモリセルＭＣに記憶されたデータに対応する電位（以下、読み出し電位ともいう）を読み出し、外部に出力する機能を有する。
メモリセルＭＣ、駆動回路ＷＤ、及び駆動回路ＢＤは、ＯＳトランジスタによって構成されている。酸化物半導体のバンドギャップは３．０ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、またオフ電流が極めて小さい。なお、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に流れる電流をいう。トランジスタのチャネル形成領域に用いられる酸化物半導体は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供与体（ドナー）となる水分、水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性）、又は実質的にｉ型にすることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。なお、ＯＳトランジスタの詳細については、実施の形態３で説明する。
ＯＳトランジスタはオフ電流が極めて小さいため、特にメモリセルＭＣに用いるトランジスタとして好適である。ＯＳトランジスタは例えば、チャネル幅１μｍあたりのオフ電流を、１００ｚＡ／μｍ以下、又は１０ｚＡ／μｍ以下、又は１ｚＡ／μｍ以下、又は１０ｙＡ／μｍ以下とすることができる。ＯＳトランジスタをメモリセルＭＣに用いることにより、メモリセルＭＣに記憶されたデータを極めて長期間に渡って保持することができる。
図１（Ａ−２）に、ＯＳトランジスタを用いたメモリセルＭＣの構成例を示す。ここでは、隣接する２つのメモリセルＭＣを示しており、一方のメモリセルをメモリセルＭＣａ、他方のメモリセルＭＣをメモリセルＭＣｂとも呼ぶ。メモリセルＭＣａとメモリセルＭＣｂによって、一の配線ＢＬが共有されている。
メモリセルＭＣはそれぞれ、トランジスタＴ及び容量素子Ｃを有する。メモリセルＭＣａが有するトランジスタＴ、容量素子ＣをそれぞれトランジスタＴａ、容量素子Ｃａとも呼び、メモリセルＭＣｂが有するトランジスタＴ、容量素子ＣをそれぞれトランジスタＴｂ、容量素子Ｃｂとも呼ぶ。また、メモリセルＭＣａ、ＭＣｂと接続された配線ＷＬを、それぞれ配線ＷＬａ、ＷＬｂとも呼ぶ。なお、トランジスタＴはｎチャネル型のＯＳトランジスタである。
トランジスタＴのゲートは配線ＷＬと接続され、ソース又はドレインの一方は容量素子Ｃの一方の電極と接続され、ソース又はドレインの他方は配線ＢＬと接続されている。容量素子Ｃの他方の電極は、定電位（例えば、接地電位など）が供給される配線ＶＬと接続されている。なお、トランジスタＴのソース又はドレインの一方、及び容量素子Ｃの一方の電極と接続されたノードを、ノードＮとする。
メモリセルＭＣにデータを書き込む際は、配線ＢＬに書き込み電位を供給する。そして、配線ＷＬに選択信号（ハイレベルの電位）を供給することにより、トランジスタＴをオン状態にする。これにより、書き込み電位がノードＮに供給される。その後、配線ＷＬにローレベルの電位を供給することにより、トランジスタＴをオフ状態にする。これにより、ノードＮがフローティング状態となり、書き込み電位が保持される。
メモリセルＭＣに記憶されたデータを読み出す際は、配線ＢＬの電位が読み出し電位となる。配線ＷＬに選択信号（ハイレベルの電位）を供給することにより、トランジスタＴをオン状態にする。これにより、配線ＢＬの電位がノードＮの電位に応じて決定され、メモリセルＭＣに記憶されたデータが読み出される。
トランジスタＴにはＯＳトランジスタが用いられているため、トランジスタＴがオフ状態である期間において、ノードＮの電位が極めて長期間に渡って保持される。これにより、データのリフレッシュの頻度を極めて少なくすることが可能となり、消費電力を低減することができる。
また、メモリセルＭＣは、容量素子Ｃの充放電によってデータの書き換えを行うため、メモリセルＭＣには原理的に書き換え回数に制約がなく、また、低エネルギーでデータの書き込みおよび読み出しが可能である。また、メモリセルＭＣの回路構成は単純であるため、記憶回路ＭＥＭの大容量化が容易である。
図１（Ｂ）に、メモリセルＭＣの構成例を示す。ここでは特に、図１（Ａ−２）におけるメモリセルＭＣａとメモリセルＭＣｂの断面図を示している。
メモリセルＭＣａはトランジスタＴａ及び容量素子Ｃａを有し、メモリセルＭＣｂはトランジスタＴｂ及び容量素子Ｃｂを有する。トランジスタＴａのゲートとしての機能を有する導電層は配線ＷＬａと接続され、トランジスタＴｂのゲートとしての機能を有する導電層は配線ＷＬｂと接続されている。容量素子Ｃａの電極としての機能を有する導電層は、配線ＶＬと接続されている。容量素子Ｃｂの電極としての機能を有する導電層は、配線ＶＬと接続されている。
また、トランジスタＴａ及びトランジスタＴｂは、一対のゲートを有していてもよい。なお、トランジスタが一対のゲートを有する場合、一方のゲートを第１のゲート、フロントゲート、又は単にゲートと呼ぶことがあり、他方のゲートを第２のゲート、又はバックゲートと呼ぶことがある。
図１（Ａ−２）には、トランジスタＴａ及びトランジスタＴｂがそれぞれバックゲートを有する構成例を示している。トランジスタＴａ及びトランジスタＴｂのバックゲートは、配線ＢＧＬと接続されている。配線ＢＧＬからトランジスタＴａ及びトランジスタＴｂのバックゲートに所定の電位を供給することにより、トランジスタＴａ及びトランジスタＴｂの閾値電圧を制御することができる。例えば、トランジスタＴａ及びトランジスタＴｂの閾値電圧を０Ｖより大きくすることができる。これにより、オフ電流を低減することができる。なお、トランジスタＴａ及びトランジスタＴｂのバックゲートは、同一の導電層によって構成されていてもよい。
また、トランジスタＴａとトランジスタＴｂは、共通の酸化物ＯＸを用いて形成されている。そして、酸化物ＯＸはトランジスタＴａ及びトランジスタＴｂの半導体層としての機能と、容量素子Ｃａ及び容量素子Ｃｂの電極としての機能と、を有する。すなわち、トランジスタＴａのチャネル形成領域とトランジスタＴｂのチャネル形成領域は、同一の半導体層に形成される。また、酸化物ＯＸは、配線ＢＬと接続された導電層と接続されている。この配線ＢＬと接続された導電層は、トランジスタＴａのソース又はドレインとしての機能と、トランジスタＴｂのソース又はドレインとしての機能と、を有する。
また、図１（Ｂ）に示すように、トランジスタＴａとトランジスタＴｂが配線ＢＬを共有することにより、セルアレイＣＡの面積を縮小することができる。図１（Ｂ）に示すメモリセルＭＣａ及びメモリセルＭＣｂのより具体的な構成については、実施の形態３において説明する。
また、セルアレイＣＡに含まれるメモリセルＭＣを上記の構成とすることにより、セルアレイＣＡをｎチャネル型のＯＳトランジスタを用いて構成することができる。このように、同一の極性のトランジスタによって構成されている回路を、以下、単極性回路ともいう。
駆動回路ＷＤ及び駆動回路ＢＤも、セルアレイＣＡと同様に、ＯＳトランジスタを用いた単極性回路によって構成することができる。これにより、セルアレイＣＡ、駆動回路ＷＤ、及び駆動回路ＢＤが有するトランジスタの極性を同一にすることができ、記憶回路ＭＥＭを、ＯＳトランジスタを用いた単極性回路によって構成することができる。この場合、セルアレイＣＡ、駆動回路ＷＤ、及び駆動回路ＢＤが有するトランジスタを、同一工程によって同時に製造することが可能となる。
なお、ＯＳトランジスタを用いた単極性回路は、半導体基板上に積層することもできる。そのため、半導体基板上に形成された回路の上方に、単極性回路によって構成された記憶回路ＭＥＭを積層することが可能となり、半導体装置の面積を縮小することが可能となる。
＜半導体装置の構成例１＞
図２に、半導体装置１０の構成例を示す。半導体装置１０は、ＯＳトランジスタを用いて構成された単極性回路を備えた層２０を有する。層２０には、図１（Ａ−１）に示す記憶回路ＭＥＭを設けることができる。
駆動回路ＢＤには、セルアレイＣＡに書き込まれるデータが外部から入力される。また、セルアレイＣＡから読み出されたデータは、駆動回路ＢＤから外部に出力される。
記憶回路ＭＥＭが有するセルアレイＣＡ、駆動回路ＷＤ、駆動回路ＢＤはそれぞれ、ＯＳトランジスタを用いた単極性回路によって構成されている。これにより、記憶回路ＭＥＭを同一の層２０に形成することができる。
ここで、例えば記憶回路ＭＥＭが、層２０に形成されたｎチャネル型のＯＳトランジスタと、他の層に形成されたトランジスタ（半導体基板に形成されたトランジスタなど）を用いて構成されている場合、これらのトランジスタを接続するための接続部（コンタクトホール及び配線）が多数必要になる。特に、複数のメモリセルＭＣがＯＳトランジスタと他の層に形成されたトランジスタを用いて構成されている場合、各メモリセルＭＣにおいて２つの層の間の接続が必要となり、接続部の数の増大はより顕著になる。この接続部の増加は、回路レイアウトの自由度低下の原因になる。
また、ＯＳトランジスタに含まれる酸化物半導体への不純物（水素など）の混入は、ＯＳトランジスタの劣化の原因になる。ここで、接続部が不純物の経路となり、接続部を介して層２０に不純物が侵入し得る。そのため、２つの層の間の接続部が増加すると、酸化物半導体に混入する不純物が増加し、層２０に形成されたＯＳトランジスタの劣化を招く。
本発明の一態様においては、記憶回路ＭＥＭがＯＳトランジスタを用いた単極性回路によって構成されている。そのため、記憶回路ＭＥＭの内部における異なる層との接続が不要となる。これにより、接続部の数を削減することができ、回路レイアウトの自由度の向上、及びＯＳトランジスタの信頼性の向上を図ることができる。
特に、メモリセルＭＣは多数設けられるため、メモリセルＭＣを単極性回路によって構成することにより、接続部の数を大幅に削減することができる。また、駆動回路ＷＤ及び駆動回路ＢＤをセルアレイＣＡと同じ層に設けることにより、駆動回路ＷＤとセルアレイＣＡ、及び、駆動回路ＢＤとセルアレイＣＡを接続する多数の配線ＷＬ及び配線ＢＬが層間に設けられることを回避することができ、接続部の数をさらに削減することができる。
なお、記憶回路ＭＥＭは例えば、コンピュータにおけるキャッシュメモリ、主記憶装置、又は補助記憶装置などとして用いることができる。
また、層２０は制御回路ＣＣを有していてもよい。制御回路ＣＣは、駆動回路ＷＤ及び駆動回路ＢＤの動作を制御する機能を有する。具体的には、制御回路ＣＣは、外部から入力された制御信号（アドレス信号、クロック信号、又はチップイネーブル信号など）に基づいて、駆動回路ＷＤ及び駆動回路ＢＤの動作を制御するための各種信号を生成する機能を有する。
駆動回路ＷＤは、制御回路ＣＣから供給された信号（アドレス信号、又は制御信号など）に基づいて選択信号を生成し、セルアレイＣＡに供給する。駆動回路ＢＤは、制御回路ＣＣから供給された信号（アドレス信号、又は制御信号など）に基づいて、外部から入力されたデータに対応する書き込み電位を生成し、セルアレイＣＡに出力する。また、駆動回路ＢＤは、制御回路ＣＣから供給された信号（アドレス信号、又は制御信号など）に基づいて、セルアレイＣＡから読み出されたデータを外部に出力する。
制御回路ＣＣは、ＯＳトランジスタを用いた単極性回路によって構成されている。そのため、制御回路ＣＣを層２０に設けることができ、記憶回路ＭＥＭの動作を、同じ層に設けられた制御回路ＣＣによって制御することができる。これにより、制御回路ＣＣと、駆動回路ＷＤ及び駆動回路ＢＤとの間の接続部を省略することができる。
また、層２０には他の回路を設けることもできる。例えば層２０は、プロセッサ及び周辺回路を有していてもよい。この場合、プロセッサ及び周辺回路はＯＳトランジスタを用いた単極性回路によって構成される。
プロセッサとしては、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）、ＭＰＵ（ＭｉｃｒｏＰｒｏｃｅｓｓｏｒ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などを用いることができる。周辺回路としては、記憶回路、入出力回路、パワーマネージメントユニット、タイマー、カウンター、変換回路（ＡＤ変換回路、ＤＡ変換回路など）などを用いることができる。なお、周辺回路は複数設けられていてもよい。
また、制御回路ＣＣは、バスを介してプロセッサ及び周辺回路と接続されていてもよい。これにより、制御回路ＣＣ、プロセッサ及び周辺回路間でデータ又は信号の送受信を、バスを介して行うことができる。例えば、セルアレイＣＡから制御回路ＣＣに出力されたデータを、プロセッサ又は周辺回路による処理に用いる、などの処理を行うことができる。
なお、層２０を半導体基板上に積層し、層２０に入力される信号を半導体基板に形成された回路から供給することもできる。図３に、層２０が層３０上に積層された構成例を示す。層３０は、半導体基板に形成されたトランジスタによって構成された回路を有する。そして、当該回路は、制御回路ＣＣに制御信号を出力する機能、又は、駆動回路ＢＤにデータを出力する機能を有していてもよい。また、駆動回路ＢＤから出力されたデータが、層３０が有する回路に入力されてもよい。
層２０と層３０の間でデータ又は信号の送受信が行われる場合、層２０と層３０は層間に設けられた配線によって接続される。
以上のように、本発明の一態様においては、記憶回路ＭＥＭをＯＳトランジスタを用いた単極性回路によって構成することにより、層２０と層３０の間の接続部の数を削減することができる。なお、半導体装置１０は、記憶装置や演算装置などとして用いることができる。
なお、上記では層２０に設けられる回路にＯＳトランジスタが用いられる構成について説明したが、酸化物半導体以外の半導体材料を含む膜にチャネル形成領域が形成されるトランジスタを用いることもできる。このようなトランジスタとしては、例えば、非晶質シリコン膜、微結晶シリコン膜、多結晶シリコン膜、単結晶シリコン膜、非晶質ゲルマニウム膜、微結晶ゲルマニウム膜、多結晶ゲルマニウム膜、又は単結晶ゲルマニウム膜を半導体層に用いたトランジスタが挙げられる。
また、上記では制御回路ＣＣが層２０に設けられた構成について説明したが、制御回路ＣＣは図３に示す層３０に設けられていてもよい。この場合、制御回路ＣＣは半導体基板に形成されたトランジスタによって構成される。また、制御回路ＣＣは、駆動回路ＷＤ及び駆動回路ＢＤと、層２０と層３０間に形成された接続部を介して接続される。
また、上記ではプロセッサ及び周辺回路が設けられた構成について説明したが、プロセッサ及び周辺回路は層３０に設けられていてもよい。この場合、プロセッサ及び周辺回路は半導体基板に形成されたトランジスタによって構成される。
＜半導体装置の構成例２＞
図２には、記憶回路ＭＥＭを有する層２０が１層設けられた半導体装置１０の構成例を示しているが、２層以上の層２０を積層することもできる。図４に、Ｎ層（Ｎは２以上の整数）の層２０（層２０＿１乃至２０＿Ｎ）が積層された構成を示す。層２０＿１乃至２０＿Ｎはそれぞれ、記憶回路ＭＥＭ＿１乃至記ＭＥＭ＿Ｎを有する。なお、記憶回路ＭＥＭ＿１乃至記ＭＥＭ＿Ｎの構成及び機能は、図２における記憶回路ＭＥＭと同様である。
このように、記憶回路ＭＥＭを積層することにより、半導体装置１０に記憶されるデータ量を増やすことができる。
＜半導体装置の構成例３＞
図２には、層２０に記憶回路ＭＥＭが設けられた構成例を示しているが、層２０に設けられる回路は記憶回路ＭＥＭに限定されない。また、層２０には機能の異なる複数の回路が設けられていてもよい。図５に、層２０が記憶回路ＭＥＭ、ＦＰＧＡ、及びアナログ演算回路を有する構成例を示す。
ＦＰＧＡは、ユーザーが回路構成を任意に変更することが可能なデバイスである。ＦＰＧＡの回路構成の変更は、ＦＰＧＡのロジックエレメント及び配線間スイッチに設けられたコンフィギュレーションメモリに記憶されたデータ（コンフィギュレーションデータ）を変更することにより行われる。コンフィギュレーションメモリは、ＯＳトランジスタを用いた単極性回路により構成することができる。
アナログ演算回路は、アナログデータを用いた演算を行う機能を有する。このアナログデータは、アナログ演算回路に設けられたアナログメモリに記憶される。アナログ演算回路は、例えばＡＩ（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ）の演算に用いることができる。具体的には、ニューラルネットワークの積和演算を、層２０に設けられたアナログ演算回路によって行うことができる。積和演算をアナログ演算回路によって行うことにより、回路規模の縮小及び消費電力の向上を図ることができる。アナログ演算回路に設けられるアナログメモリは、ＯＳトランジスタを用いた単極性回路により構成することができる。
なお、図５においては同一の層２０に記憶回路ＭＥＭ、ＦＰＧＡ、及びアナログ演算回路が設けられた構成例を示しているが、これらの回路はそれぞれ別の層２０に設けられていてもよい。
＜半導体装置の構成例４＞
半導体装置１０は、撮像装置としての機能を有していてもよい。図６に、撮像装置としての機能を有する半導体装置１０の構成例を示す。図６に示す半導体装置１０は、記憶回路ＭＥＭを有する層２０（図２参照）の上方に、層４０が積層された構造を有する。
層４０は、複数の受光素子によって構成される受光部４１を有する。受光部４１は、照射された光４２を電気信号に変換し、撮像データとして出力する機能を有する。
受光素子としては、例えば、セレン系材料を光電変換層としたｐｎ接合型フォトダイオードなどを用いることができる。セレン系材料を用いた光電変換素子は、可視光に対する外部量子効率が高く、高感度の光センサを実現することができる。
セレン系材料はｐ型半導体として用いることができる。セレン系材料としては、単結晶セレンや多結晶セレンなどの結晶性セレン、非晶質セレン、銅、インジウム、セレンの化合物（ＣＩＳ）、または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）などを用いることができる。
上記ｐｎ接合型フォトダイオードのｎ型半導体は、バンドギャップが広く、可視光に対して透光性を有する材料で形成することが好ましい。例えば、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、錫酸化物、またはそれらが混在した酸化物などを用いることができる。
また、層４０が有する受光素子として、ｐ型シリコン半導体とｎ型シリコン半導体を用いたｐｎ接合型フォトダイオードを用いてもよい。また、ｐ型シリコン半導体とｎ型シリコン半導体の間にｉ型シリコン半導体層を設けたｐｉｎ接合型フォトダイオードであってもよい。
上記シリコンを用いたフォトダイオードは単結晶シリコン、非晶質シリコン、微結晶シリコン、多結晶シリコンなどを用いて形成することもできる。
また、層４０は、受光部４１と接続された駆動回路４３を有していてもよい。受光部４１によって取得された撮像データは、駆動回路４３によって読み出され、外部に出力される。なお、駆動回路４３は、ＯＳトランジスタを用いた単極性回路によって構成することができる。
図６に示す半導体装置１０は、カメラなどに内蔵されるセンサなどとして用いることができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した記憶回路の具体的な構成例について説明する。
図７に、記憶回路ＭＥＭの具体例な構成例を示す。図７に示す記憶回路ＭＥＭは、一又は複数のセルアレイＣＡと、セルアレイＣＡと同数の増幅回路ＡＣａを有する。また、記憶回路ＭＥＭは、複数のセンスアンプＳＡを備えた増幅回路ＡＣｂ、駆動回路ＳＡＤ、及び入出力回路ＩＯを有する。図１における駆動回路ＢＤには、増幅回路ＡＣａ、増幅回路ＡＣｂ、駆動回路ＳＡＤ、入出力回路ＩＯが含まれる。
増幅回路ＡＣａは、配線ＢＬの電位を増幅する機能を有する。具体的には、セルアレイＣＡから配線ＢＬに供給される電位（読み出し電位）が、増幅回路ＡＣａによって増幅され、配線ＧＢＬに出力される。なお、増幅回路ＡＣａは、配線ＢＬの電位を配線ＧＢＬに出力するか否かを選択する機能を有していてもよい。そして、配線ＧＢＬに出力された電位は、増幅回路ＡＣｂに入力される。
増幅回路ＡＣｂは、配線ＧＢＬの電位を増幅する機能を有する。具体的には、増幅回路ＡＣｂは、セルアレイＣＡから増幅回路ＡＣａを介して出力された読み出し電位を増幅して、入出力回路ＩＯに出力する機能を有する。また、増幅回路ＡＣｂは、入出力回路ＩＯから入力された書き込み電位を増幅して、配線ＧＢＬに出力する機能を有する。増幅回路ＡＣｂによる電位の増幅には、複数のセンスアンプＳＡが用いられる。
センスアンプＳＡは、２本の配線ＧＢＬ間の電位差を増幅する機能を有する。具体的には、センスアンプＳＡは２本の配線ＧＢＬと接続され、一方の配線ＧＢＬの電位を基準電位とし、当該基準電位と、他方の配線ＧＢＬの電位との差を増幅する機能を有する。また、センスアンプＳＡは、２本の配線ＧＢＬの電位差を保持する機能を有する。
なお、センスアンプＳＡの動作は、駆動回路ＳＡＤによって制御することができる。駆動回路ＳＡＤは、センスアンプＳＡの動作を制御するための制御信号や、アドレス信号などを受け取り、センスアンプＳＡの制御などを行う機能を有する。駆動回路ＳＡＤによって、入出力回路ＩＯに信号を出力するセンスアンプＳＡの選択や、入出力回路ＩＯから出力された信号を受け取るセンスアンプＳＡの選択などが行われる。なお、駆動回路ＳＡＤは、図２における制御回路２１と接続されていてもよい。
入出力回路ＩＯは、セルアレイＣＡからセンスアンプＳＡを介して読み出されたデータを、外部に出力する機能を有する。また、入出力回路ＩＯは、外部から入力されたデータを、センスアンプＳＡを介してセルアレイＣＡに出力する機能を有する。
なお、増幅回路ＡＣｂと入出力回路ＩＯとの間には、さらに増幅回路が設けられていてもよい。当該増幅回路は、増幅回路ＡＣｂの出力を増幅して入出力回路ＩＯに供給する機能と、入出力回路ＩＯの出力を増幅して増幅回路ＡＣｂに供給する機能を有する。
増幅回路ＡＣａ、増幅回路ＡＣｂ、駆動回路ＳＡＤ、及び入出力回路ＩＯは、ＯＳトランジスタを用いた単極性回路によって構成することができる。これにより、駆動回路ＢＤを単極性回路によって構成することができ、駆動回路ＢＤを図２に示す層２０に設けることができる。
なお、記憶回路ＭＥＭに含まれる各回路は、図８に示すように配置することもできる。図８においては、複数のセルアレイＣＡ及び増幅回路ＡＣａが、増幅回路ＡＣｂを挟んで紙面上下方向に対向するように配置されている。また、センスアンプＳＡは、上側のセルアレイＣＡと接続された配線ＧＢＬと、下側のセルアレイＣＡと接続された配線ＧＢＬと接続されており、これらの配線ＧＢＬの電位差を増幅する。
なお、図７、図８に示す記憶回路ＭＥＭのレイアウトを、それぞれ折り返し型、開放型と呼ぶことができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明した半導体装置の具体的な構成例について、図９乃至図２７を用いて説明する。
＜半導体装置の構成例＞
図９乃至図１４は、本発明の一態様に係る、トランジスタ７００、メモリセル６００ａ、およびメモリセル６００ｂを有する半導体装置の上面図および断面図である。なお、以下において、メモリセル６００ａとメモリセル６００ｂをまとめてメモリセル６００という場合がある。
図９は、本発明の一態様に係る半導体装置の断面図であり、上記実施の形態に示す層２０に対応している。図１０は、図９とは異なる、本発明の一態様に係る半導体装置の断面図である。図１１は、図９でチャネル長方向が示されているトランジスタ７００のチャネル幅方向の断面図である。図１２（Ａ）は、メモリセル６００ａおよびメモリセル６００ｂの上面図である。また、図１２（Ｂ）、図１３（Ａ）、および図１３（Ｂ）はメモリセル６００ａおよびメモリセル６００ｂの断面図である。ここで、図１２（Ｂ）は、図１２（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００ａおよびトランジスタ２００ｂのチャネル長方向の断面図でもある。また、図１３（Ａ）は、図１２（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００ａのチャネル幅方向の断面図でもある。なお、トランジスタ２００ｂのチャネル幅方向の断面図は、図１３（Ａ）に示すトランジスタ２００ａのチャネル幅方向の断面図と同様である。また、図１３（Ｂ）は、図１２（Ａ）にＡ５−Ａ６の一点鎖線で示す部位の断面図である。また、図１４は、図１２（Ａ）にＡ７−Ａ８の一点鎖線で示す部位の断面図である。なお、図１２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
ここで、トランジスタ７００は、駆動回路ＷＤ、駆動回路ＢＤ、または制御回路ＣＣに設けられたトランジスタに対応する。メモリセル６００ａはメモリセルＭＣａと対応し、トランジスタ２００ａはトランジスタＴａと対応し、容量素子１００ａは容量素子Ｃａと対応する。また、メモリセル６００ｂはメモリセルＭＣｂと対応し、トランジスタ２００ｂはトランジスタＴｂと対応し、容量素子１００ｂは容量素子Ｃｂと対応する。なお、以下において、トランジスタ２００ａとトランジスタ２００ｂをまとめてトランジスタ２００という場合がある。また、以下において、容量素子１００ａと容量素子１００ｂをまとめて容量素子１００という場合がある。
本実施の形態に示す半導体装置の層２０に対応する層は、トランジスタ２００ａと、トランジスタ２００ｂと、容量素子１００ａと、容量素子１００ｂと、トランジスタ７００と、層間膜として機能する絶縁体２１０、絶縁体２１２、絶縁体２７３、絶縁体２７４、絶縁体２８０、絶縁体２８２、絶縁体２８４を有する。また、トランジスタ２００ａと電気的に接続して配線として機能する導電体２０３ａ、トランジスタ２００ｂと電気的に接続して配線として機能する導電体２０３ｂ、およびプラグとして機能する導電体２４０ａ、導電体２４０ｂ、および導電体２４０ｃとを有する。また、トランジスタ７００と電気的に接続して配線として機能する導電体７０３、およびプラグとして機能する導電体７４０ａおよび導電体７４０ｂとを有する。また、絶縁体２８４上に、導電体２４０または導電体７４０と接続して配線層として機能する導電体１１２、および絶縁体１５０を設けてもよい。
なお、以下において導電体２０３ａおよび導電体２０３ｂをまとめて導電体２０３という場合がある。また、以下において導電体２４０ａ、導電体２４０ｂおよび導電体２４０ｃをまとめて導電体２４０という場合がある。また、以下において導電体７４０ａおよび導電体７４０ｂをまとめて導電体７４０という場合がある。ここで、導電体７０３は導電体２０３と、導電体７４０は導電体２４０と、同じ層に形成され、同様の構成を有する。よって、導電体７０３は導電体２０３の、導電体７４０は導電体２４０の、記載を参酌することができる。
なお、導電体２０３は、絶縁体２１２の開口の内壁に接して導電体２０３の第１の導電体が形成され、さらに内側に導電体２０３の第２の導電体が形成されている。ここで、導電体２０３の上面の高さと、絶縁体２１２の上面の高さは同程度にできる。なお、本実施の形態では、導電体２０３の第１の導電体および導電体２０３の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０３を単層、または３層以上の積層構造として設ける構成にしてもよい。また、構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。なお、および導電体７０３も導電体２０３と同様の構成を有する。
絶縁体２７３は、トランジスタ２００ａ、トランジスタ２００ｂ、トランジスタ７００、および容量素子１００の上に配置される。絶縁体２７４は絶縁体２７３上に配置される。絶縁体２８０は絶縁体２７４上に配置される。絶縁体２８２は絶縁体２８０上に配置される。絶縁体２８４は絶縁体２８２上に配置される。
また、導電体２４０は、絶縁体２７３、絶縁体２７４、絶縁体２８０、絶縁体２８２、および絶縁体２８４の開口の内壁に接して形成されている。ここで、導電体２４０の上面の高さと、絶縁体２８４の上面の高さは同程度にできる。なお、本実施の形態では、導電体２４０が２層の積層構造である構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０は、単層、又は３層以上の積層構造でもよい。なお、導電体７４０も導電体２４０と同様の構成を有する。
図１２、図１３（Ａ）に示すように、トランジスタ２００ａおよびトランジスタ２００ｂは、基板（図示せず。）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０５ａおよび導電体２０５ｂと、絶縁体２１６、導電体２０５ａおよび導電体２０５ｂの上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置された酸化物２３０ｃａおよび酸化物２３０ｃｂと、酸化物２３０ｃａの上に配置された絶縁体２５０ａと、酸化物２３０ｃｂの上に配置された絶縁体２５０ｂと、絶縁体２５０ａの上に配置された金属酸化物２５２ａと、絶縁体２５０ｂの上に配置された金属酸化物２５２ｂと、金属酸化物２５２ａの上に配置された導電体２６０ａ（導電体２６０ａａ、および導電体２６０ａｂ）と、金属酸化物２５２ｂの上に配置された導電体２６０ｂ（導電体２６０ｂａ、および導電体２６０ｂｂ）と、導電体２６０ａの上に配置された絶縁体２７０ａと、導電体２６０ｂの上に配置された絶縁体２７０ｂと、絶縁体２７０ａ上に配置された絶縁体２７１ａと、絶縁体２７０ｂ上に配置された絶縁体２７１ｂと、少なくとも酸化物２３０ｃａ、絶縁体２５０ａ、金属酸化物２５２ａ、および導電体２６０ａの側面と接して配置された絶縁体２７５ａと、少なくとも酸化物２３０ｃｂ、絶縁体２５０ｂ、金属酸化物２５２ｂ、および導電体２６０ｂの側面と接して配置された絶縁体２７５ｂと、酸化物２３０ａおよび酸化物２３０ｂ上に形成された層２４２と、を有する。層２４２において、導電体２６０ａと導電体２６０ｂの間に位置する部分を層２４２ｂといい、導電体２６０ａを挟んで層２４２ｂの反対側に位置する部分を層２４２ａといい、導電体２６０ｂを挟んで層２４２ｂの反対側に位置する部分を層２４２ｃという場合がある。層２４２ｂに接して導電体２４０ｂが配置される。
トランジスタ２００ａにおいて、層２４２ａがソース及びドレインの一方として機能し、層２４２ｂがソース及びドレインの他方として機能し、導電体２６０ａがフロントゲートとして機能し、絶縁体２５０ａがフロントゲートに対するゲート絶縁層として機能し、導電体２０５ａがバックゲートとして機能し、絶縁体２２０、絶縁体２２２、および絶縁体２２４がバックゲートに対するゲート絶縁層として機能する。また、トランジスタ２００ｂにおいて、層２４２ｂがソース及びドレインの一方として機能し、層２４２ｃがソース及びドレインの他方として機能し、導電体２６０ｂがフロントゲートとして機能し、絶縁体２５０ｂがフロントゲートに対するゲート絶縁層として機能し、導電体２０５ｂがバックゲートとして機能し、絶縁体２２０、絶縁体２２２、および絶縁体２２４がバックゲートに対するゲート絶縁層として機能する。また、導電体２４０ｂは、配線ＢＬに相当する導電体に電気的に接続される。また、導電体２６０ａは、配線ＷＬａとして機能する、または配線ＷＬａに相当する導電体に電気的に接続される。また、導電体２６０ｂは、配線ＷＬｂとして機能する、または配線ＷＬｂに相当する導電体に電気的に接続される。また、導電体２０３ａおよび導電体２０３ｂは、配線ＢＧＬとして機能する。
なお、以下において、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃａ、および酸化物２３０ｃｂをまとめて酸化物２３０という場合がある。また、以下において、酸化物２３０ｃａおよび酸化物２３０ｃｂをまとめて酸化物２３０ｃという場合がある。また、以下において導電体２０５ａおよび導電体２０５ｂをまとめて導電体２０５という場合がある。また、以下において絶縁体２５０ａおよび絶縁体２５０ｂをまとめて絶縁体２５０という場合がある。また、以下において金属酸化物２５２ａおよび金属酸化物２５２ｂをまとめて金属酸化物２５２という場合がある。また、以下において導電体２６０ａおよび導電体２６０ｂをまとめて導電体２６０という場合がある。また、導電体２６０ａａおよび導電体２６０ａｂをまとめて導電体２６０ａという場合がある。また、導電体２６０ｂａおよび導電体２６０ｂｂをまとめて導電体２６０ｂという場合がある。また、以下において絶縁体２７０ａおよび絶縁体２７０ｂをまとめて絶縁体２７０という場合がある。また、以下において絶縁体２７１ａおよび絶縁体２７１ｂをまとめて絶縁体２７１という場合がある。また、以下において絶縁体２７５ａおよび絶縁体２７５ｂをまとめて絶縁体２７５という場合がある。また、トランジスタ２００ｂは、トランジスタ２００ａと同じ層に形成され、同様の構成を有する。よって、以下において、特段の記載がない限り、トランジスタ２００ｂの構成は、トランジスタ２００ａの構成の記載を参酌することができる。
また、図９、図１１に示すように、トランジスタ７００は、基板（図示せず。）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体７０５と、絶縁体２１６と導電体７０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体７２４と、絶縁体７２４の上に配置された酸化物７３０（酸化物７３０ａ、酸化物７３０ｂ、および酸化物７３０ｃ）と、酸化物７３０の上に配置された絶縁体７５０と、絶縁体７５０上に配置された金属酸化物７５２と、金属酸化物７５２の上に配置された導電体７６０（導電体７６０ａ、および導電体７６０ｂ）と、導電体７６０の上に配置された絶縁体７７０と、絶縁体７７０上に配置された絶縁体７７１と、少なくとも酸化物７３０ｃ、絶縁体７５０、金属酸化物７５２、および導電体７６０の側面と接して配置された絶縁体７７５と、酸化物７３０上に形成された層７４２と、を有する。また、層７４２の一方に接して導電体７４０ａが配置され、層７４２の他方に接して導電体７４０ｂが配置される。
トランジスタ７００において、層７４２の一方がソース及びドレインの一方として機能し、層７４２の他方がソース及びドレインの他方として機能し、導電体７６０がフロントゲートとして機能し、導電体７０５がバックゲートとして機能する。
ここで、トランジスタ７００は、トランジスタ２００と同じ層に形成され、同様の構成を有する。よって、酸化物７３０は、酸化物２３０と同様の構成を有し、酸化物２３０の記載を参酌することができる。導電体７０５は、導電体２０５と同様の構成を有し、導電体２０５の記載を参酌することができる。絶縁体７２４は、絶縁体２２４と同様の構成を有し、絶縁体２２４の記載を参酌することができる。絶縁体７５０は、絶縁体２５０と同様の構成を有し、絶縁体２５０の記載を参酌することができる。金属酸化物７５２は、金属酸化物２５２と同様の構成を有し、金属酸化物２５２の記載を参酌することができる。導電体７６０は、導電体２６０と同様の構成を有し、導電体２６０の記載を参酌することができる。絶縁体７７０は、絶縁体２７０と同様の構成を有し、絶縁体２７０の記載を参酌することができる。絶縁体７７１は、絶縁体２７１と同様の構成を有し、絶縁体２７１の記載を参酌することができる。絶縁体７７５は、絶縁体２７５と同様の構成を有し、絶縁体２７５の記載を参酌することができる。以下において、特段の記載がない限り、上記のようにトランジスタ７００の構成は、トランジスタ２００の構成の記載を参酌することができる。
なお、トランジスタ２００では、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ｂと酸化物２３０ａの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ７００の酸化物７３０についても同様である。また、トランジスタ２００では、導電体２６０ａおよび導電体２６０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。また、トランジスタ７００の導電体７６０についても同様である。
容量素子１００ａは、層２４２ａ（酸化物２３０でトランジスタ２００ａのソースおよびドレインの一方として機能する領域）と、層２４２ａ上の絶縁体１３０ａと、絶縁体１３０ａ上の導電体１２０ａと、を有する。導電体１２０ａは、絶縁体１３０ａを介して、少なくとも一部が層２４２ａと重なるように、配置されることが好ましい。また、導電体１２０ａの上に接して導電体２４０ａが配置される。また、容量素子１００ｂは、層２４２ｃ（酸化物２３０でトランジスタ２００ｂのソースおよびドレインの一方として機能する領域）と、層２４２ｃ上の絶縁体１３０ｂと、絶縁体１３０ｂ上の導電体１２０ｂと、を有する。導電体１２０ｂは、絶縁体１３０ｂを介して、少なくとも一部が層２４２ｂと重なるように、配置されることが好ましい。また、導電体１２０ｂの上に接して導電体２４０ｃが配置される。なお、以下において、絶縁体１３０ａおよび絶縁体１３０ｂをまとめて絶縁体１３０という場合がある。また、以下において、導電体１２０ａおよび導電体１２０ｂをまとめて導電体１２０という場合がある。
容量素子１００ａにおいて、層２４２ａは電極の一方として機能し、導電体１２０ａは電極の他方として機能する。また、絶縁体１３０ａは容量素子１００ａの誘電体として機能する。ここで、層２４２ａは、トランジスタ２００ａのソースおよびドレインの一方、および容量素子１００ａの電極の一方としての機能を有しており、ノードＮとして機能する。また、導電体２４０ａは、配線ＶＬに相当する導電体に電気的に接続される。
容量素子１００ｂにおいて、層２４２ｃは電極の一方として機能し、導電体１２０ｂは電極の他方として機能する。また、絶縁体１３０ｂは容量素子１００ｂの誘電体として機能する。ここで、層２４２ｃは、トランジスタ２００ｂのソースおよびドレインの一方、および容量素子１００ｂの電極の一方としての機能を有しており、ノードＮとして機能する。また、導電体２４０ｃは、配線ＶＬに相当する導電体に電気的に接続される。
なお、図９などでは、絶縁体１３０ａおよび絶縁体１３０ｂは、多層構造を有するものとして図示しているが、図１０に図示するように単層構造とすることもできる。また、図９に示す構成において、導電体７４０ａと７４０ｂとは近接して設ける構成としたが、図１０に図示するように離間して設ける構成とするもできる。また絶縁体２８０などに埋め込まれた配線ＶＬと電気的に接続する導電体２４０ａおよび導電体２４０ｃは、容量素子１００ａおよび容量素子１００ｂの一方の電極がその機能を兼ねることで図１０に図示するように省略することが可能である。また、図１０において、配線ＢＬは配線ＷＬａ、ＷＬｂと直交するように配置する構成を図示している。
なお、図１２などでは、導電体２４０ａ、導電体２４０ｂ、および導電体２４０ｃが直線上に配置されているが、本実施の形態に示す半導体装置はこれに限られるものではなく、メモリセルアレイの回路配置や駆動方法に合わせて適宜配置すればよい。また、導電体２４０ａおよび導電体２４０ｃは必ずしも設けなくてもよい。例えば、図１６に示すように、導電体１２０ａおよび導電体１２０ｂを延伸させて配線としても機能させる場合は、導電体２４０ａおよび導電体２４０ｃを設けなくてもよい。また、導電体１２０ａおよび導電体１２０ｂと同様に、導電体２６０ａ、導電体２６０ｂ、導電体２０３ａ、および導電体２０３ｂも配線として機能させてよく、その場合、トランジスタ２００ａまたはトランジスタ２００ｂのチャネル幅方に延伸して設けてもよい。なお、図１６では、配線として機能する導電体１２０ａ、導電体１２０ｂ、導電体２０３ａ、および導電体２０３ｂを導電体２６０ａおよび導電体２６０ｂと同じ方向に延伸させているが、本実施の形態に示す半導体装置はこれに限られるものではなく、メモリセルアレイの回路配置や駆動方法に合わせて適宜配置すればよい。
図１６に示すメモリセル６００ａおよびメモリセル６００ｂは、図１７に図示するように、配線ＷＬａおよび配線ＷＬｂと、配線ＢＬとが直交（図中ｘ方向とｙ方向）するように設ける構成とすることができる。また、配線ＶＬは、配線ＷＬａおよび配線ＷＬｂが延伸する方向（図中ｘ方向）に設ける構成とすることができる。
図１６に示すメモリセル６００ａおよびメモリセル６００ｂを、３行３列のマトリクス状に配置すると、図１８に示す上面図のようになる。導電体２６０を延伸させた配線は配線ＷＬ＿１から配線ＷＬ＿６となり、導電体１２０を延伸させた配線は配線ＶＬとなる。また、導電体２４０ｂの上面に接して、配線ＢＬ＿１から配線ＢＬ＿３が設けられる。配線ＷＬ＿１から配線ＷＬ＿６の延伸方向と、配線ＢＬ＿１から配線ＢＬ＿３の延伸方向は、概略直交する。また、配線ＢＬ＿１から配線ＢＬ＿３の延伸方向に対して、配線ＶＬの延伸方向を概略直交させて設けてもよい。図１８に示すように、メモリセル６００ａおよびメモリセル６００ｂを、マトリクス状に配置することで、図１等に示すセルアレイを構成することができる。なお、図１８では、メモリセル６００ａおよびメモリセル６００ｂを３×３個配置する例を示しているが、本実施の形態はこれに限られることなく、セルアレイに含まれるメモリセルまたは配線等の、個数及び配置は、適宜設定すればよい。また、図１８の上面図では、図の明瞭化のために、図１６に示す一部の要素を省いて図示している。
また、図１９は、図１８に示すＸ１−Ｘ２の一点鎖線で示す部位に対応する断面図である。図１９に図示するように、配線ＢＬ＿１と、配線ＷＬ＿１乃至ＷＬ＿４とは直交している。また、図１９に図示するように、配線ＢＬ＿１と、配線ＶＬとは直交している。また、配線ＶＬは、隣接するメモリセル間で共有するように設けられている。
また、図１８では、酸化物２３０の長辺が配線ＷＬの延伸方向と概略直交するように、酸化物２３０および配線ＷＬを設けたが、これに限られるものではない。例えば、図２０に示すように、酸化物２３０の長辺が配線ＷＬの延伸方向と直交せず、酸化物２３０の長辺が配線ＷＬの延伸方向に対して傾けて配置されるレイアウトにしてもよい。例えば、酸化物２３０の長辺と配線ＷＬの延伸方向のなす角が、２０°以上７０°以下、好ましくは３０°以上６０°以下になるように、酸化物２３０と配線ＷＬを設ければよい。
このように、配線ＷＬの延伸方向に対して酸化物２３０を傾けて配置することにより、メモリセルを密に配置することができる場合もある。よって、メモリセルアレイの占有面積を低減し、半導体装置の高集積化を図ることができる場合もある。
図１２（Ａ）に示すように、容量素子１００ａの一部がトランジスタ２００ａと、重畳するように形成され、容量素子１００ｂの一部がトランジスタ２００ｂと、重畳するように形成される。これにより、トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、および容量素子１００ｂの投影面積の合計を小さくし、メモリセル６００ａおよびメモリセル６００ｂの占有面積を低減することができる。よって、上記半導体装置の微細化および高集積化が容易になる。また、トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、および容量素子１００ｂを同じ工程で形成することができるので、工程を短縮し、生産性を向上させることができる。
トランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソースおよびドレインの一方は、層２４２ｂを介して導電体２４０ｂと電気的に接続している。これにより、トランジスタ２００ａおよびトランジスタ２００ｂの配線ＢＬとのコンタクト部が共有され、トランジスタ２００ａおよびトランジスタ２００ｂを配線ＢＬと接続させるためのプラグとコンタクトホールの数を低減することができる。このように、ソースおよびドレインの一方と電気的に接続する配線を共有することで、メモリセルアレイの占有面積をさらに縮小することができる。
なお、メモリセル６００ａおよびメモリセル６００ｂにおいて、トランジスタ２００ａのチャネル長方向とトランジスタ２００ｂのチャネル長方向が平行になるように、トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、および容量素子１００ｂを設けているが、本実施の形態に示す半導体装置はこれに限られるものではない。図１等に示すメモリセル６００ａおよびメモリセル６００ｂは、半導体装置の構成の一例であり、回路構成や駆動方法に応じて、適切な構造のトランジスタを、適宜配置すればよい。
次に、トランジスタ２００ａおよびトランジスタ２００ｂの半導体層として機能する酸化物２３０に係る詳細の説明を行う。以下において、特段の記載を行わない場合、トランジスタ７００の酸化物７３０についても酸化物２３０の記載を参酌するものとする。トランジスタ２００ａおよびトランジスタ２００ｂは、チャネルが形成される領域（以下、チャネル形成領域ともいう。）を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃａ、および酸化物２３０ｃｂ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。
例えば、酸化物２３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
ここで、酸化物半導体は、酸化物半導体を構成する元素の他に、アルミニウム、ルテニウム、チタン、タンタル、クロム、タングステン、などの金属元素が添加されることで、金属化合物を形成し、低抵抗化する。なお、好ましくは、アルミニウム、チタン、タンタル、タングステンなどを用いることが好ましい。
酸化物半導体に、金属元素を添加するには、例えば、酸化物半導体上に、当該金属元素を含む金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けるとよい。また、当該膜を設けることで、当該膜と酸化物半導体との界面、または当該界面近傍に位置する酸化物半導体中の一部の酸素が該膜などに吸収され、酸素欠損を形成し、当該界面近傍が低抵抗化する場合がある。
また、酸化物半導体上に、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けた後、窒素を含む雰囲気下で、熱処理を行うとよい。窒素を含む雰囲気下での熱処理により、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜から、当該膜の成分である金属元素が酸化物半導体へ、または酸化物半導体の成分である金属元素が当該膜へと、拡散し、酸化物半導体と、当該膜とが金属化合物を形成し、低抵抗化することができる。酸化物半導体に添加された金属元素は、酸化物半導体と金属元素と、金属化合物を形成することで、比較的安定な状態となるため、信頼性の高い半導体装置を提供することができる。
また、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜と、酸化物半導体との界面に、化合物層（以下、異層ともいう。）が形成されていてもよい。なお、化合物層（異層）とは、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜の成分と、酸化物半導体の成分とを含む金属化合物を有する層とする。例えば、化合物層として、酸化物半導体の金属元素と、添加された金属元素とが、合金化した層が形成されていてもよい。当該合金化した層は、比較的安定な状態であり、信頼性の高い半導体装置を提供することができる。
また、酸化物半導体に存在する水素は、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、酸化物半導体に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入り、比較的安定な状態となることがわかっている。従って、熱処理によって、酸化物半導体の低抵抗化した領域、または金属化合物が形成された領域は、より低抵抗化し、低抵抗化していない酸化物半導体は、高純度化（水、水素などの不純物の低減）し、より高抵抗化する傾向がある。
また、酸化物半導体は、水素、または窒素などの不純物元素が存在すると、キャリア密度が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ると、キャリア密度は増加する。また、水素の一部が、金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、窒素、または水素を有する酸化物半導体は、低抵抗化される。
従って、酸化物半導体に、金属元素、並びに、水素、および窒素などの不純物元素を、選択的に添加することで、酸化物半導体に高抵抗領域、および低抵抗領域を設けることができる。つまり、酸化物２３０を選択的に低抵抗化することで、島状に加工した酸化物２３０に、キャリア密度が低い半導体として機能する領域と、ソース領域、またはドレイン領域として機能する低抵抗化した領域と、を設けることができる。
ここで、図１２（Ｂ）において破線で囲む、領域２３９の拡大図を図１５に示す。図１５に示すように、領域２３９は、選択的に低抵抗化した酸化物２３０ｂを含んでいる。
図１５に示すように、酸化物２３０は、領域２３４ａ、領域２３４ｂ、領域２３１ａ、領域２３１ｂ、領域２３１ｃ、領域２３２ａ、領域２３２ｂ、領域２３２ｃ、および領域２３２ｄを有する。ここで、領域２３４ａはトランジスタ２００ａのチャネル形成領域として機能し、領域２３４ｂはトランジスタ２００ｂのチャネル形成領域として機能する。また、領域２３１ａはトランジスタ２００ａのソース領域およびドレイン領域の一方として機能し、領域２３１ｂはトランジスタ２００ａのソース領域およびドレイン領域の他方、およびトランジスタ２００ｂのソース領域およびドレイン領域の一方として機能し、領域２３１ｃはトランジスタ２００ｂのソース領域およびドレイン領域の他方として機能する。また、領域２３２ａは領域２３４ａと領域２３１ａとの間に位置し、領域２３２ｂは領域２３４ａと領域２３１ｂとの間に位置し、領域２３２ｃは領域２３４ｂと領域２３１ｂとの間に位置し、領域２３２ｄは領域２３４ｂと領域２３１ｃとの間に位置する。なお、以下において、領域２３４ａおよび領域２３４ｂをまとめて領域２３４という場合がある。また、以下において、領域２３１ａ、領域２３１ｂ、および領域２３１ｃをまとめて領域２３１という場合がある。領域２３２ａ、領域２３２ｂ、領域２３２ｃ、および領域２３２ｄをまとめて領域２３２という場合がある。
なお、領域２３１ａの上に絶縁体１３０ａと導電体１２０ａが設けられており、領域２３１ａは容量素子１００ａの電極の一方として機能する。また、領域２３１ｃの上に絶縁体１３０ｂと導電体１２０ｂが設けられており、領域２３１ｃは容量素子１００ｂの電極の一方として機能する。酸化物２３０の領域２３１は低抵抗化されており、導電性酸化物である。従って、容量素子１００の電極の一方として機能することができる。
ソース領域またはドレイン領域として機能する領域２３１は、酸素濃度が低く、低抵抗化した領域である。また、チャネル形成領域として機能する領域２３４は、ソース領域またはドレイン領域として機能する領域２３１よりも、酸素濃度が高く、キャリア密度が低い高抵抗領域である。また、領域２３２は、ソース領域またはドレイン領域として機能する領域２３１よりも、酸素濃度が高く、キャリア密度が低く、かつ、チャネル形成領域として機能する領域２３４よりも、酸素濃度が低く、キャリア密度が高い領域である。
なお、領域２３１は、金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３２、および領域２３４よりも高いことが好ましい。
例えば、領域２３１は、酸化物２３０の他に、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を有することが好ましい。
領域２３１を形成するために、例えば、酸化物２３０の領域２３１に接して、金属元素を有する膜を設ければよい。当該金属元素を有する膜は、領域２３１の形成後に、エッチング処理などで除去すればよい。なお、当該金属元素を有する膜として、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜を用いることができる。その際、当該金属元素を有する膜と、酸化物２３０との間に、層２４２が形成されることが好ましい。例えば層２４２は、酸化物２３０の上面および側面に形成される場合がある。なお、層２４２は、当該金属元素を有する膜の成分と、酸化物２３０の成分とを含む金属化合物を有する層とし、化合物層と呼ぶこともできる。例えば、層２４２として、酸化物２３０中の金属元素と、添加された金属元素とが、合金化した層が形成されていてもよい。
酸化物２３０に、金属元素が添加されることで、酸化物２３０中に、金属化合物が形成され、領域２３１を低抵抗化することができる。なお、当該金属化合物は、必ずしも、酸化物２３０中に形成されていなくともよい。例えば、酸化物２３０の表面に層２４２が形成されてもよいし、酸化物２３０と絶縁体１３０の間に層２４２が形成されてもよい。
従って、領域２３１は、層２４２の低抵抗化領域も含む場合がある。よって、層２４２の少なくとも一部がトランジスタ２００ａまたはトランジスタ２００ｂのソース領域またはドレイン領域として機能し得る。ここで、層２４２は、領域２３１ａ、領域２３１ｂ、および領域２３１ｃに形成され、それぞれ、層２４２ａ、層２４２ｂ、および層２４２ｃとなる。
領域２３２は、絶縁体２７５と重畳する領域を有する。領域２３２は、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３４よりも高いことが好ましい。例えば、酸化物２３０の領域２３１に接して、上記金属元素を有する膜を設けることで、上記金属元素を有する膜中の成分と、酸化物半導体の成分とが、金属化合物を形成する場合がある。当該金属化合物は、酸化物２３０に含まれる水素を引き寄せる場合がある。従って、領域２３１の近傍である領域２３２の水素の濃度が高くなる場合がある。
なお、領域２３２ａ、および領域２３２ｂのいずれか一方または双方は、導電体２６０ａと重畳する領域を有する構成としてもよい。当該構成とすることで、導電体２６０ａと、領域２３２ａおよび領域２３２ｂとを、オーバーラップさせることが可能となる。また、同様に、領域２３２ｃ、および領域２３２ｄのいずれか一方または双方は、導電体２６０ｂと重畳する領域を有する構成としてもよい。当該構成とすることで、導電体２６０ｂと、領域２３２ｃおよび領域２３２ｄとを、オーバーラップさせることが可能となる。
また、図１５では、領域２３４、領域２３１、および領域２３２が、酸化物２３０ｂに形成されているが、これに限られない。例えば、これらの領域は層２４２、酸化物２３０ａ、および酸化物２３０ｃにも、形成されていてもよい。また、図１５では、各領域の境界を、酸化物２３０の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域２３２が酸化物２３０ｂの表面近傍では導電体２６０側に張り出し、酸化物２３０ｂの下面近傍では、導電体２４０ａ側または導電体２４０ｂ側に後退する形状になる場合がある。
また、酸化物２３０において、各領域の境界は明確に検出することが困難な場合がある。各領域内で検出される金属元素、並びに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう。）していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、並びに水素、および窒素などの不純物元素の濃度が減少していればよい。
酸化物２３０を、選択的に低抵抗化するには、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの導電性を高める金属元素、および不純物の少なくとも一を、所望の領域に添加すればよい。なお、不純物としては、酸素欠損を形成する元素、または酸素欠損に捕獲される元素などを用いればよい。例えば、当該元素として、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。
領域２３１は、上述の導電性を高める金属元素、酸素欠損を形成する元素、または酸素欠損に捕獲される元素の含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。
領域２３１を低抵抗化するために、例えば、酸化物２３０の領域２３１に接して、上記金属元素を有する膜を成膜するとよい。当該金属元素を有する膜としては、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜などを用いることができる。当該金属元素を有する膜は、少なくとも、絶縁体２５０、金属酸化物２５２、導電体２６０、絶縁体２７０、絶縁体２７１、および絶縁体２７５を介して、酸化物２３０上に設けることが好ましい。
酸化物２３０と上記金属元素を有する膜とが接することにより、当該金属元素を有する膜の成分と、酸化物２３０の成分とが、金属化合物を形成し、領域２３１となり、低抵抗化する。また、酸化物２３０と当該金属元素を有する膜との界面、または当該界面近傍に位置する酸化物２３０中の酸素の一部が層２４２に吸収され、酸化物２３０に酸素欠損を形成し、低抵抗化し、領域２３１を形成する場合がある。
また、酸化物２３０と、上記金属元素を有する膜とが、接した状態で、窒素を含む雰囲気下において熱処理を行うとよい。当該熱処理により、当該金属元素を有する膜から、当該金属元素を有する膜の成分である金属元素が酸化物２３０へ、または酸化物２３０の成分である金属元素が当該金属元素を有する膜へと、拡散し、酸化物２３０と、当該金属元素を有する膜とが金属化合物を形成し、低抵抗化する。このようにして、酸化物２３０と当該金属元素を有する膜との間に層２４２が形成される。ここで、当該金属元素を有する膜は、絶縁体２５０、金属酸化物２５２、導電体２６０、絶縁体２７０、絶縁体２７１、および絶縁体２７５を介して、酸化物２３０上に設けられているので、層２４２は、酸化物２３０の導電体２６０ａ、導電体２６０ｂ、絶縁体２７５ａ、および絶縁体２７５ｂと重ならない領域に形成される。なお、その際、酸化物２３０の金属元素と、当該金属元素を有する膜の金属元素とが、合金化してもよい。従って、層２４２は合金を含む場合がある。当該合金は、比較的安定な状態であり、信頼性の高い半導体装置を提供することができる。
上記熱処理は、例えば、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、熱処理は、窒素または不活性ガス雰囲気で行う。また、熱処理は減圧状態で行ってもよい。また、窒素または不活性ガス雰囲気で加熱処理した後に、酸化性ガスを含む雰囲気で加熱処理を行ってもよい。
また、酸化物２３０中の水素は、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、領域２３４に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入り、比較的安定な状態となる。従って、熱処理によって、領域２３１は、より低抵抗化し、領域２３４は、高純度化（水、水素などの不純物の低減）し、より高抵抗化する。
一方、酸化物２３０の導電体２６０、および絶縁体２７５と重畳する領域（領域２３４、および領域２３２）は、導電体２６０、および絶縁体２７５を介しているため、金属元素の添加が抑制される。また、酸化物２３０の領域２３４、および領域２３２において、酸化物２３０中の酸素原子が、上述した上記金属元素を有する膜へ吸収されることが抑制される。
また、上記金属元素を有する膜に、酸化物２３０の領域２３１、および領域２３１に近接する領域２３２の酸素が吸収されることで、領域２３１、および領域２３２に酸素欠損が生じる場合がある。酸化物２３０中の水素が、当該酸素欠損に入ることで、領域２３１、および領域２３２のキャリア密度は増加する。従って、酸化物２３０の領域２３１、および領域２３２は、低抵抗化される。
ここで、上記金属元素を有する膜が、水素を吸収する特性を有する場合、酸化物２３０中の水素は、当該膜へと吸収される。従って、酸化物２３０中の不純物である水素を低減することができる。上記金属元素を有する膜は、後の工程で、酸化物２３０から吸収した水素とともに除去してもよい。
なお、上記金属元素を有する膜は、必ずしも除去しなくともよい。例えば、上記金属元素を有する膜を絶縁化し、高抵抗化している場合は、残存させてもよい。例えば、上記金属元素を有する膜は、酸化物２３０から吸収した酸素により、酸化し、絶縁体となり、高抵抗化する場合がある。その場合、上記金属元素を有する膜は、層間膜として機能する場合がある。
また、例えば、上記金属元素を有する膜に、導電性を有する領域が残存している場合、熱処理を行うことにより、酸化させることで、絶縁体となり、高抵抗化する。当該熱処理は、例えば、酸化性雰囲気下で行うことが好ましい。また、上記金属元素を有する膜の近傍に酸素を有する構造体がある場合、熱処理を行うことで、上記金属元素を有する膜は、当該構造体が有する酸素と反応し、酸化する場合がある。
上記金属元素を有する膜を、絶縁体として残存させることで、層間膜および容量素子１００の誘電体として機能させることができる。当該構造とする場合、上記金属元素を有する膜は、後工程で、絶縁化させることができる程度の膜厚で設ける。例えば、上記金属元素を有する膜は、０．５ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上２ｎｍ以下の膜厚で設けるとよい。なお、上記酸化性雰囲気下で熱処理を行う場合には、酸化物２３０と、上記金属元素を有する膜とが、接した状態で、窒素を含む雰囲気下において一度熱処理を行ったあとに行うと好適である。窒素を含む雰囲気下において、一度熱処理を行うことで、酸化物２３０中の酸素が上記金属元素を有する膜に拡散しやすくなる。
また、層２４２を形成した後で、上記金属元素を有する膜が十分な導電性を有している場合、上記金属元素を有する膜の一部を除去して、トランジスタ２００のソース電極またはドレイン電極として機能する導電体を形成してもよい。当該金属元素を有する膜の膜厚を十分厚く、例えば１０ｎｍ以上２００ｎｍ以下程度にしておくことで、ソース電極またはドレイン電極として機能する導電体に十分な導電性を与えることができる。ソース電極またはドレイン電極として機能する導電体は、金属元素を有する酸化膜、または金属元素を有する窒化膜としてもよい。
上記において、領域２３１および領域２３２を形成する方法として、酸化物２３０の領域２３１に接して、金属元素を有する膜を設けて層２４２を形成する方法を示したが、本実施の形態はこれに限られるものではない。例えば、酸化物２３０のキャリア密度を増大させ、低抵抗化させることができる元素をドーパントとして添加することによって、層２４２を形成してもよい。
ドーパントとしては、酸素欠損を形成する元素、または酸素欠損と結合する元素などを用いればよい。このような元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。また、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を添加してもよい。上述した中でもドーパントとしては、ホウ素、及びリンが好ましい。ホウ素、リンをドーパントとして用いる場合、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、設備投資を抑制することができる。上記元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
特に、層２４２に添加する元素として、酸化物を形成しやすい元素を用いることが好ましい。このような元素としては、代表的にはホウ素、リン、アルミニウム、マグネシウム等がある。層２４２に添加された当該元素は、酸化物２３０中の酸素を奪って酸化物を形成しうる。その結果、層２４２には多くの酸素欠損が生じる。当該酸素欠損と、酸化物２３０中の水素とが結合することでキャリアが生じ、極めて低抵抗な領域となる。さらに、層２４２に添加された元素は安定な酸化物の状態で層２４２に存在するため、その後の工程で高い温度を要する処理が行われたとしても、層２４２から脱離しにくい。すなわち、層２４２に添加する元素として、酸化物を形成しやすい元素を用いることで、酸化物２３０中に高温のプロセスを経ても高抵抗化しにくい領域を形成できる。
ドーパントの添加によって層２４２を形成する場合、例えば、絶縁体２７１、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、酸化物２３０ｃ、および絶縁体２７５をマスクとしてドーパントを添加すればよい。これにより、酸化物２３０の当該マスクが重畳していない領域に、上記の元素を含む層２４２を形成することができる。また、絶縁体２７１、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、酸化物２３０ｃ、および絶縁体２７５をマスクとする代わりに、ダミーゲートを形成してマスクとしてもよい。この場合、ドーパントの添加後に絶縁体２７１、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、酸化物２３０ｃ、および絶縁体２７５を形成すればよい。
ドーパントの添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アクセプター、不純物または元素などと言い換えてもよい。
また、層２４２に酸素欠損を形成する元素を添加して、熱処理を行うことで、チャネル形成領域として機能する領域２３４に含まれる水素を、層２４２に含まれる酸素欠損で捕獲できる場合がある。これにより、トランジスタ２００に安定な電気特性を与え、信頼性の向上を図ることができる。
ここで、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物及び酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。従って、チャネルが形成される領域２３４中の酸素欠損はできる限り低減されていることが好ましい。
そこで、図１５に示すように、絶縁体２５０、酸化物２３０ｂの領域２３２、および酸化物２３０ｃに接して、化学量論的組成を満たす酸素よりも多くの酸素（過剰酸素ともいう。）を含む絶縁体２７５を設けることが好ましい。つまり、絶縁体２７５が有する過剰酸素が、酸化物２３０の領域２３４へと拡散することで、酸化物２３０の領域２３４における酸素欠損を低減することができる。
また、絶縁体２７５に過剰酸素領域を設けるには、絶縁体２７５に接する絶縁体２７３として、酸化物を、スパッタリング法により成膜するとよい。酸化物の成膜にスパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。スパッタリング法を用いる場合は、例えば、対向ターゲット型のスパッタリング装置を用いて成膜することが好ましい。対向ターゲット型のスパッタリング装置は、対向するターゲット間の高電界領域に被成膜面が晒されることなく成膜できるので、被成膜面がプラズマによる損傷を受けにくく成膜することができるので、絶縁体２７３となる絶縁体の成膜時に酸化物２３０への成膜ダメージを小さくすることができるので好ましい。対向ターゲット型のスパッタリング装置を用いた成膜法を、ＶＤＳＰ（Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ＳＰ）（登録商標）と呼ぶことができる。
スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして、形成された膜を通過し、被成膜面と接する絶縁体２７５に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−Ｅ１によって加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体２７５内部まで到達する。イオンが絶縁体２７５に取り込まれることにより、イオンが取り込まれた領域が絶縁体２７５に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２７５に過剰酸素領域が形成される。
絶縁体２７５に過剰な酸素を導入することで、絶縁体２７５中に過剰酸素領域を形成することができる。絶縁体２７５の過剰な酸素は、酸化物２３０の領域２３４に供給され、酸化物２３０の酸素欠損を補償することができる。
なお、絶縁体２７５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを用いることが好ましい。酸化窒化シリコンなどの材料は、過剰酸素領域を形成されやすい傾向がある。一方、上述の酸化窒化シリコンなどの材料と比較して、酸化物２３０は、スパッタリング法を用いた酸化膜を、酸化物２３０上に形成したとしても、過剰酸素領域が形成しにくい傾向がある。従って、過剰酸素領域を有する絶縁体２７５を、酸化物２３０の領域２３４の周辺に設けることで、酸化物２３０の領域２３４へ、絶縁体２７５の過剰酸素を効果的に供給することができる。
また、絶縁体２７３は、酸化アルミニウムを用いることが好ましい。酸化アルミニウムは、酸化物２３０と近接した状態で、熱処理を行うことで、酸化物２３０中の水素を引き抜く場合がある。なお、酸化物２３０と、酸化アルミニウムとの間に層２４２が設けられている場合、層２４２中の水素を酸化アルミニウムが吸収し、水素が低減された層２４２は、酸化物２３０中の水素を吸収する場合がある。図１５に示す構成では、導電体２４０ｂを形成する前に、酸化アルミニウムが層２４２ｂから水素を吸収することができる。従って、酸化物２３０中の水素濃度を低減することができる。また、絶縁体２７３と、酸化物２３０とを近接した状態で熱処理を行うことで、絶縁体２７３から酸化物２３０、絶縁体２２４、または絶縁体２２２に酸素を供給できる場合がある。
上記構成、または上記工程を組み合わせることで、酸化物２３０の選択的な低抵抗化を行うことができる。
つまり、酸化物２３０に低抵抗領域を形成する際に、ゲート電極として機能する導電体２６０、および絶縁体２７５をマスクとすることで、自己整合的に酸化物２３０は低抵抗化する。そのため、複数のトランジスタ２００を同時に形成する場合、トランジスタ間の電気特性バラつきを小さくすることができる。また、トランジスタ２００のチャネル長は、導電体２６０の幅、または絶縁体２７５の成膜膜厚により決定され、導電体２６０の幅を最小加工寸法とすることにより、トランジスタ２００の微細化が可能となる。
以上より、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。また、チャネル形成領域に酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。また、トランジスタ２００は、オフ電流が小さいため、これを半導体装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、半導体装置の消費電力を十分に低減することができる。
以上より、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
以下では、本実施の形態に示す半導体装置の層２０に対応する層の詳細な構成について説明する。以下において、特段の記載を行わない場合、トランジスタ７００の詳細な構成についてもトランジスタ２００の詳細な構成の記載を参酌するものとする。
導電体２０３は、図１２（Ａ）、および図１３（Ａ）に示すように、チャネル幅方向に延伸されており、導電体２０５に電位を印加する配線として機能する。なお、導電体２０３は、絶縁体２１２に埋め込まれて設けることが好ましい。
導電体２０５ａは、酸化物２３０および導電体２６０ａと、導電体２０５ｂは、酸化物２３０および導電体２６０ｂと、重なるように配置する。また、導電体２０５ａは導電体２０３ａの上に、導電体２０５ｂは導電体２０３ｂの上に、接して設けるとよい。また、導電体２０５は、絶縁体２１４および絶縁体２１６に埋め込まれて設けることが好ましい。
ここで、導電体２６０は、第１のゲート（フロントゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（バックゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００の閾値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００の閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、導電体２０３上に導電体２０５を設けることで、第１のゲート電極、および配線としての機能を有する導電体２６０と、導電体２０３との距離を適宜設計することが可能となる。つまり、導電体２０３と導電体２６０の間に絶縁体２１４および絶縁体２１６などが設けられることで、導電体２０３と導電体２６０の間の寄生容量を低減し、導電体２０３と導電体２６０の間の絶縁耐圧を高めることができる。
また、導電体２０３と導電体２６０の間の寄生容量を低減することで、トランジスタ２００のスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体２０３と導電体２６０の間の絶縁耐圧を高めることで、トランジスタ２００の信頼性を向上させることができる。よって、絶縁体２１４および絶縁体２１６の膜厚を厚くすることが好ましい。なお、導電体２０３の延伸方向はこれに限られず、例えば、トランジスタ２００のチャネル長方向に延伸されてもよい。
なお、導電体２０５は、図１２（Ａ）に示すように、酸化物２３０、および導電体２６０と重なるように配置する。また、導電体２０５は、酸化物２３０における領域２３４よりも、大きく設けるとよい。特に、図１３（Ａ）に示すように、導電体２０５ａは、酸化物２３０の領域２３４ａのチャネル幅方向の端部よりも外側の領域に延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面において、導電体２０５ａと、導電体２６０ａとは、絶縁体を介して重畳していることが好ましい。なお、図１３（Ａ）はトランジスタ２００ａを示しているが、トランジスタ２００ｂについても同様である。
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
また、導電体２０５は、絶縁体２１４および絶縁体２１６の開口の内壁に接して第１の導電体が形成され、さらに内側に第２の導電体が形成されている。ここで、第１の導電体および第２の導電体の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２０５の第１の導電体および導電体２０５の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体２０５、または導電体２０３の第１の導電体は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
導電体２０５、または導電体２０３の第１の導電体が酸素の拡散を抑制する機能を持つことにより、導電体２０５、または導電体２０３の第２の導電体が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５、または導電体２０３の第１の導電体としては、上記導電性材料を単層または積層とすればよい。これにより、水素、水などの不純物が、導電体２０３、および導電体２０５を通じて、トランジスタ２００側に拡散するのを抑制することができる。
また、導電体２０５の第２の導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５の第２の導電体を単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、導電体２０３の第２の導電体は、配線として機能するため、導電体２０５の第２の導電体より導電性が高い導電体を用いることが好ましい。例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２０３の第２の導電体は積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
特に、導電体２０３に、銅を用いることが好ましい。銅は抵抗が小さいため、配線等に用いることが好ましい。一方、銅は拡散しやすいため、酸化物２３０に拡散することで、トランジスタ２００の電気特性を低下させる場合がある。そこで、例えば、絶縁体２１４には、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用いることで、銅の拡散を抑えることができる。
また、図１２等では、トランジスタ２００ａとトランジスタ２００ｂにそれぞれ、バックゲートとして機能する導電体２０５ａ、導電体２０５ｂを設けたが、本実施の形態に係る半導体装置はこれに限られるものではない。トランジスタ２００ａとトランジスタ２００ｂでバックゲートをそれぞれ独立して制御する必要がない場合、同一の導電層でトランジスタ２００ａのバックゲートとトランジスタ２００ｂのバックゲートを兼ねることができる。例えば、図２１に示すように、導電体２０５ａおよび導電体２０５ｂの代わりに導電体２０５ｃを設ける構成にすればよい。導電体２０５ｃは、トランジスタ２００ａのバックゲートおよびトランジスタ２００ｂのバックゲートとして機能する。トランジスタ２００ａおよびトランジスタ２００ｂのバックゲートを個別で設ける場合、当該バックゲートをパターニングするために、バックゲート間に間隔を設ける必要があるが、トランジスタ２００ａおよびトランジスタ２００ｂのバックゲートを同一の導電層で設けることにより、当該間隔を設ける必要がない。よって、メモリセル６００ａ及びメモリセル６００ｂの占有面積を低減し、本実施の形態に係る半導体装置をさらに高集積化することができる。また、導電体２０５ｃの下に配線ＢＧＬとして機能する導電体２０３ｃを設けてもよい。なお、導電体２０５ｃは、導電体２０５と同様の構成を有し、導電体２０５の記載を参酌することができる。また、導電体２０３ｃは、導電体２０３と同様の構成を有し、導電体２０３の記載を参酌することができる。
また、図２１に示す半導体装置では、導電体２０５ｃの側面の一が絶縁体２７５ａの側面の一と概略重なり、導電体２０５ｃの側面の一が絶縁体２７５ｂの側面の一と概略重なるように、配置しているが、本実施の形態に係る半導体装置はこれに限られるものではない。例えば、図２２に示すように、導電体２０５ｃの側面の一が導電体２６０ａの側面の一と概略重なり、導電体２０５ｃの側面の一が導電体２６０ｂの側面の一と概略重なるように、配置してもよい。言い換えると、図２２では、導電体２０５ｃのトランジスタ２００のチャネル長方向の長さが、図２１に示す導電体２０５ｃよりも短くなっている。図２２に示すように、導電体２０５ｃを設けることにより、図２１に示すトランジスタ２００ａおよびトランジスタ２００ｂより、導電体２０５ｃの側面の一と領域２３１ａの距離、および導電体２０５ｃの側面の一と領域２３１ｃの距離を、大きくし、これらの間に発生する寄生容量やリーク電流を低減することができる。
なお、導電体２０５、絶縁体２１４、および絶縁体２１６は必ずしも設けなくともよい。その場合、導電体２０３の一部が第２のゲート電極として機能することができる。
絶縁体２１０、絶縁体２１４、および絶縁体２８２は、水または水素などの不純物が、基板側または絶縁体２８４側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１０、絶縁体２１４、および絶縁体２８２は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
例えば、絶縁体２１０、および絶縁体２８２として酸化アルミニウムなどを用い、絶縁体２１４として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１０および絶縁体２１４よりも基板側からトランジスタ２００側に拡散することを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１０および絶縁体２１４よりも基板側に、拡散することを抑制することができる。または、水素、水などの不純物が、絶縁体２８２よりも絶縁体２８４側からトランジスタ２００側に拡散することを抑制することができる。
また、導電体２０３の上に導電体２０５を積層して設ける構成にすることにより、導電体２０３と導電体２０５の間に絶縁体２１４を設けることができる。ここで、導電体２０３の第２の導電体に銅など拡散しやすい金属を用いても、絶縁体２１４として窒化シリコンなどを設けることにより、当該金属が絶縁体２１４より上の層に拡散するのを抑制することができる。
また、層間膜として機能する絶縁体２１２、絶縁体２１６、絶縁体２８０、および絶縁体２８４は、絶縁体２１０、または絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
例えば、絶縁体２１２、絶縁体２１６、絶縁体２８０、および絶縁体２８４として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。また、トランジスタ７００に設けられる絶縁体７２４も、絶縁体２２４と同様にゲート絶縁体としての機能を有する。なお、本実施の形態では、絶縁体２２４と絶縁体７２４は分離されているが、絶縁体２２４と絶縁体７２４がつながっていてもよい。
ここで、酸化物２３０と接する絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。
絶縁体２２２が、酸素の拡散を抑制する機能を有することで、絶縁体２２４が有する過剰酸素領域の酸素は、絶縁体２２０側へ拡散することなく、効率よく酸化物２３０へ供給することができる。また、導電体２０５が、絶縁体２２４が有する過剰酸素領域の酸素と反応することを抑制することができる。
絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ−ｋ材料の絶縁体と絶縁体２２０とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流を得られる。
また、酸化物２３０は、領域２３１、領域２３２、および領域２３４を有する。なお、領域２３１の少なくとも一部は、絶縁体２７３と近接する領域を有する。また、領域２３２は、少なくとも、絶縁体２７５と重畳する領域を有する。
なお、トランジスタ２００をオンさせると、領域２３１ａ、または領域２３１ｂは、ソース領域、またはドレイン領域として機能する。一方、領域２３４の少なくとも一部は、チャネル形成領域として機能する。領域２３１と、領域２３４の間に領域２３２を有することで、トランジスタ２００において、オン電流を大きくし、かつ、非導通時のリーク電流（オフ電流）を小さくすることができる。
トランジスタ２００において、領域２３２を設けることで、ソース領域およびドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に高抵抗領域が形成されないため、トランジスタのオン電流、および移動度を大きくすることができる。また、領域２３２を有することで、チャネル長方向において、ソース領域およびドレイン領域と、第１のゲート電極（導電体２６０）とが重ならないため、両者の間で不要な容量が形成されることを抑制できる。また、領域２３２を有することで、非導通時のリーク電流を小さくすることができる。
つまり、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。例えば、トランジスタ２００をオフ電流が小さくなる構成とし、トランジスタ７００をオン電流が大きくなる構成にすることができる。
酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、領域２３４となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０ａは酸化物２３０ｃａの上面に接して、絶縁体２５０ｂは酸化物２３０ｃｂの上面に接して、配置することが好ましい。絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３、または３．０×１０２０ａｔｏｍｓ／ｃｍ３である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
絶縁体２５０として具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体２５０として加熱により酸素が放出される絶縁体を、酸化物２３０ｃの上面に接して設けることにより、絶縁体２５０から、酸化物２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体２５０が有する過剰酸素を、効率的に酸化物２３０へ供給するために、金属酸化物２５２を設けてもよい。従って、金属酸化物２５２は、絶縁体２５０からの酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物２５２を設けることで、絶縁体２５０から導電体２６０への過剰酸素の拡散が抑制される。つまり、酸化物２３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体２６０の酸化を抑制することができる。
なお、金属酸化物２５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物２３０として用いることができる酸化物半導体を、金属酸化物２５２として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、金属酸化物２５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、金属酸化物２５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物２５２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
トランジスタ２００において、金属酸化物２５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁体の一部として機能する金属酸化物とを積層して設けてもよい。
金属酸化物２５２を有することで、ゲート電極として機能する場合は、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００のオン電流の向上を図ることができる。または、ゲート絶縁体として機能する場合は、絶縁体２５０と、金属酸化物２５２との物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つことで、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。従って、絶縁体２５０、および金属酸化物２５２との積層構造を設けることで、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
具体的には、酸化物２３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物２５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、金属酸化物２５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
第１のゲート電極として機能する導電体２６０ａは、導電体２６０ａａ、および導電体２６０ａａ上の導電体２６０ａｂを有する。また、第１のゲート電極として機能する導電体２６０ｂは、導電体２６０ｂａ、および導電体２６０ｂａ上の導電体２６０ｂｂを有する。導電体２６０ａは、導電体２０５の第１の導電体と同様に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０、および金属酸化物２５２が有する過剰酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。
また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、図１３（Ａ）に示すように、導電体２０５が、酸化物２３０のチャネル幅方向の端部よりも外側の領域に延伸している場合、導電体２６０は、当該領域において、絶縁体２５０を介して、導電体２０５と重畳していることが好ましい。つまり、酸化物２３０の側面の外側において、導電体２０５と、絶縁体２５０と、導電体２６０とは、積層構造を形成することが好ましい。
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。
また、導電体２６０ａｂの上にバリア膜として機能する絶縁体２７０ａを、導電体２６０ｂｂの上にバリア膜として機能する絶縁体２７０ｂを、配置してもよい。絶縁体２７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体２７０よりも上方から拡散する酸素で導電体２６０が酸化するのを抑制することができる。また、絶縁体２７０よりも上方から拡散する水または水素などの不純物が、導電体２６０および絶縁体２５０を介して、酸化物２３０に混入することを抑制することができる。
また、絶縁体２７０ａの上にハードマスクとして機能する絶縁体２７１ａを、絶縁体２７０ｂの上にハードマスクとして機能する絶縁体２７１ｂを、配置することが好ましい。絶縁体２７１を設けることで、導電体２６０の加工の際、導電体２６０の側面が概略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。導電体２６０をこのような形状に加工することで、次に形成する絶縁体２７５を所望の形状に形成することができる。
なお、絶縁体２７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア膜としての機能を兼ねさせてもよい。その場合、絶縁体２７０は設けなくともよい。
バッファ層として機能する絶縁体２７５ａは、酸化物２３０ｃａの側面、絶縁体２５０ａの側面、金属酸化物２５２ａの側面、導電体２６０ａの側面、および絶縁体２７０ａの側面に接して設ける。また、バッファ層として機能する絶縁体２７５ｂは、酸化物２３０ｃｂの側面、絶縁体２５０ｂの側面、金属酸化物２５２ｂの側面、導電体２６０ｂの側面、および絶縁体２７０ｂの側面に接して設ける。
絶縁体２７５ａは、酸化物２３０ｃａ、絶縁体２５０ａ、金属酸化物２５２ａ、導電体２６０ａ、絶縁体２７０ａ、および絶縁体２７１ａを覆って、絶縁膜を成膜し、当該絶縁膜を異方性エッチング（例えば、ドライエッチング処理など）することで形成することができる。絶縁体２７５ｂも絶縁体２７５ａと同時に形成することができる。
例えば、絶縁体２７５として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
また、絶縁体２７５は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体２７５として、酸化物２３０ｃ、および絶縁体２５０と接して設けることで、絶縁体２５０から、酸化物２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２７５中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体１３０は、比誘電率の大きい絶縁体を用いることが好ましく、絶縁体２２２などに用いることができる絶縁体を用いればよい。例えば、アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。また、絶縁体１３０は、単層構造であってもよいし、積層構造であってもよい。絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などから、２層以上を選び積層構造としても良い。例えば、ＡＬＤ法によって、酸化ハフニウム、酸化アルミニウムおよび酸化ハフニウムを順に成膜し、積層構造とすることが好ましい。酸化ハフニウムおよび酸化アルミニウムの膜厚は、それぞれ、０．５ｎｍ以上５ｎｍ以下とする。このような積層構造とすることで、容量値が大きく、かつ、リーク電流の小さな容量素子１００とすることができる。
図１２（Ａ）（Ｂ）に示すように、上面視において、絶縁体１３０の側面は、導電体１２０の側面と一致しているが、これに限られるものではない。例えば、絶縁体１３０をパターン形成せずに、絶縁体１３０がトランジスタ２００ａ、トランジスタ２００ｂおよびトランジスタ７００を覆う構成にしてもよい。
導電体１２０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体１２０は積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、図１４に示すように、絶縁体１３０ａおよび導電体１２０ａは、酸化物２３０の側面まで覆って設けられることが好ましい。このような構成にすることで、酸化物２３０の側面方向でも容量素子１００ａを形成することができるので、容量素子１００ａの単位面積当たりの電気容量を大きくすることができる。なお、図示していないが、容量素子１００ｂの絶縁体１３０ｂおよび導電体１２０ｂも、容量素子１００ａの絶縁体１３０ａおよび導電体１２０ａと同様に設けられることが好ましい。
また、絶縁体１３０および導電体１２０の一部が、絶縁体２７１と重なるように、設けられることが好ましい。これにより、領域２３１ａ（領域２３１ｃ）の絶縁体２７５側の端部まで容量素子の電極として機能させることができる。ここで、絶縁体２７５が形成されているので、導電体１２０と導電体２６０の寄生容量を低減することができる。
絶縁体２７３は、絶縁体２７５ａ、絶縁体２７５ｂ、絶縁体２７１ａ、絶縁体２７１ｂ、層７４２、絶縁体７７５、絶縁体７７１、導電体１２０ａ、および導電体１２０ｂ上に設けられることが好ましい。絶縁体２７３をスパッタリング法で成膜することで、絶縁体２７５、および絶縁体７７５へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物２３０、および酸化物７３０中に酸素を供給することができる。また、絶縁体２７３を、酸化物２３０の層２４２ｃ、および酸化物７３０の層７４２上に設けることで、酸化物２３０、および酸化物７３０中の水素を、絶縁体２７３へと引き抜くことができる。
例えば、絶縁体２７３として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。
また、絶縁体２７３の上に、絶縁体２７４を設ける。絶縁体２７４は、バリア性を有し、水素濃度が低減された膜を用いることが好ましい。例えば、絶縁体２７４としては、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコンなどを用いるとよい。バリア性を有する絶縁体２７３と、バリア性を有する絶縁体２７４を設けることで、層間膜など、他の構造体から不純物がトランジスタ２００へ拡散することを抑制することができる。
また、絶縁体２７４の上に、層間膜として機能する絶縁体２８０を設けることが好ましい。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。なお、絶縁体２８０の上に絶縁体２１０と同様の絶縁体２８２を設けてもよい。絶縁体２８２をスパッタリング法で成膜することで、絶縁体２８０の不純物を低減することができる。また、絶縁体２８２を設ける場合、絶縁体２７３および絶縁体２７４のいずれか一方または両方を設けない構成にしてもよい。また、絶縁体２８２上に絶縁体２８０と同様の絶縁体２８４を設けてもよい。
また、絶縁体２８４、絶縁体２８２、絶縁体２８０、絶縁体２７４、および絶縁体２７３に形成された開口に、導電体２４０ａ、導電体２４０ｂ、導電体２４０ｃ、導電体７４０ａ、および導電体７４０ｂを配置する。導電体２４０ａおよび導電体２４０ｂは、導電体２６０ａを挟んで対向して設け、導電体２４０ｂおよび導電体２４０ｃは、導電体２６０ｂを挟んで対向して設ける。導電体７４０ａおよび導電体７４０ｂは、導電体７６０を挟んで対向して設ける。なお、導電体２４０ａ、導電体２４０ｂ、導電体２４０ｃ、導電体７４０ａ、および導電体７４０ｂの上面は、絶縁体２８４の上面と、同一平面上としてもよい。
なお、絶縁体２８４、絶縁体２８２、絶縁体２８０、絶縁体２７４、絶縁体２７３、および絶縁体２７５の開口の内壁に接して導電体２４０ｂが形成されている。当該開口の底部の少なくとも一部には酸化物２３０の領域２３１ｂが位置しており、導電体２４０ｂが領域２３１ｂと接する。導電体７４０ａ、および導電体７４０ｂについても同様である。また、導電体２４０ａは導電体１２０ａと接し、導電体２４０ｃは導電体１２０ｂと接する。
図１２（Ｂ）、図１５に示すように、導電体２４０ｂは、導電体２６０ａと導電体２６０ｂの間に配置される。ここで、導電体２４０ｂは、絶縁体２７５ａおよび絶縁体２７５ｂの側面のいずれか一方または両方と接する領域を有することが好ましい。このとき、導電体２４０ｂを埋め込む開口において、絶縁体２７３が、絶縁体２７５ａおよび絶縁体２７５ｂの側面のいずれか一方または両方と接する領域を有することが好ましい。
導電体２４０ｂを埋め込む開口を形成するには、絶縁体２８０、絶縁体２７４、絶縁体２７３の開口形成時に、絶縁体２７５のエッチング速度が、絶縁体２７３のエッチング速度に比べて著しく小さい開口条件とすることが好ましい。絶縁体２７５のエッチング速度を１とすると、絶縁体２７３のエッチング速度は５以上が好ましく、より好ましくは１０以上である。ここで、絶縁体２７５として用いる絶縁性材料は、上記のエッチング速度を満たすように、エッチング条件および絶縁体２７３として用いる絶縁性材料に合わせて適宜選択することが好ましい。例えば、絶縁体２７５として用いる絶縁性材料として、上記の絶縁性材料だけでなく、絶縁体２７０に用いることができる絶縁性材料を用いてもよい。
また、絶縁体２７３および絶縁体２７４を設けない構成とする場合には、当該開口の形成時に、絶縁体２７５のエッチング速度が、絶縁体２８０のエッチング速度に比べて著しく小さい開口条件とすることが好ましく、絶縁体２７５のエッチング速度を１とすると、絶縁体２８０のエッチング速度は５以上が好ましく、より好ましくは１０以上である。
このように導電体２４０ｂを埋め込む開口を形成することで、当該開口の形成時に絶縁体２７５ａおよび絶縁体２７５ｂがエッチングストッパーとして機能するので、当該開口が導電体２６０ａ及び導電体２６０ｂに達することを防ぐことができる。よって、導電体２４０ｂ、およびそれを埋め込む開口を、自己整合的に形成することができる。例えば、図２３に示すように、導電体２４０ａ、導電体２４０ｂ、および導電体２４０ｃを形成する開口がトランジスタ２００ｂ側にずれて形成されても、導電体２４０ｂと導電体２６０ｂは接触しない。また、導電体２４０ｂを形成する開口のトランジスタ２００のチャネル長方向の幅を、絶縁体２７５ａと絶縁体２７５ｂの距離より大きくすることで、図２３に示すように、当該開口の位置がずれて形成されても導電体２４０ｂは層２４２ｂと十分なコンタクトを取ることができる。なお、ここで、絶縁体２７１ａおよび絶縁体２７１ｂにも、絶縁体２７５と同じ絶縁性材料を用いて、絶縁体２７１ａおよび絶縁体２７１ｂもエッチングストッパーとして機能させてもよい。
よって、トランジスタ２００ａおよびトランジスタ２００ｂのコンタクト部（導電体２４０ｂ）と、トランジスタ２００ａのゲートと、トランジスタ２００ｂのゲートと、の位置合わせのマージンを広くすることができ、これらの構成の間隔を小さく設計することができる。以上のようにして、上記半導体装置の微細化および高集積化を図ることができる。
また、図１３（Ｂ）に示すように、導電体２４０ｂは、層２４２ｂを介して、酸化物２３０の側面と重畳することが好ましい。特に、導電体２４０ｂは、酸化物２３０のチャネル幅方向と交わる側面において、Ａ５側の側面、およびＡ６側の側面の双方または一方と重畳することが好ましい。このように、導電体２４０ｂが、ソース領域またはドレイン領域となる領域２３１ｂにおいて、酸化物２３０の側面と重畳する構成とすることで、導電体２４０ｂとトランジスタ２００のコンタクト部の投影面積を増やすことなく、コンタクト部の接触面積を増加させ、導電体２４０ｂとトランジスタ２００の接触抵抗を低減することができる。これにより、トランジスタのソース電極およびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。なお、図１３（Ｂ）では、導電体２４０ｂのチャネル幅方向の長さは、酸化物２３０のチャネル幅方向の長さより大きいが、本実施の形態に示す半導体装置はこれに限られるものではなく、例えば、導電体２４０ｂのチャネル幅方向の長さが、酸化物２３０のチャネル幅方向の長さと同程度になる構成にしてもよい。
また、導電体７４０ａ、および導電体７４０ｂも上記の導電体２４０ｂと同様の構成にすることができる。
導電体２４０、および導電体７４０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０、および導電体７４０は積層構造としてもよい。
ここで、例えば、絶縁体２８４、絶縁体２８２、絶縁体２８０、絶縁体２７４、および絶縁体２７３に開口を形成する際に、酸化物２３０において、領域２３１の低抵抗化した領域が除去され、低抵抗化していない酸化物２３０が露出する場合がある。その場合、導電体２４０の酸化物２３０と接する導電体（以下、導電体２４０の第１の導電体ともいう。）に用いる導電体として、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を用いるとよい。つまり、低抵抗化していない酸化物２３０と導電体２４０の第１の導電体とが接することで、金属化合物、または酸化物２３０に酸素欠損が形成され、酸化物２３０の領域２３１が、低抵抗化する。従って、導電体２４０の第１の導電体と接する酸化物２３０を低抵抗化することで、酸化物２３０と導電体２４０とのコンタクト抵抗を低減することができる。従って、導電体２４０の第１の導電体は、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、などの金属元素を含むことが好ましい。導電体７４０も同様の構造にすればよい。
また、導電体２４０、および導電体７４０を積層構造とする場合、絶縁体２８４、絶縁体２８２、絶縁体２８０、絶縁体２７４、および絶縁体２７３と接する導電体には、導電体２０５の第１の導電体などと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８４より上層から水素、水などの不純物が、導電体２４０、および導電体７４０を通じて酸化物２３０および酸化物７３０に混入するのを抑制することができる。
なお、導電体２４０、および導電体７４０を設ける開口において、当該開口の内壁を、酸素や水素に対してバリア性のある絶縁体が覆っている構成にしてもよい。ここで、酸素や水素に対してバリア性のある絶縁体としては、絶縁体２１４と同様の絶縁体を用いればよく、例えば、酸化アルミニウムなどを用いることが好ましい。これにより、絶縁体２８０などから水素、水などの不純物が、導電体２４０および導電体７４０を通じて酸化物２３０、および酸化物７３０に混入するのを抑制することができる。また、当該絶縁体は、例えばＡＬＤ法またはＣＶＤ法などを用いて成膜することで被覆性良く成膜することができる。
また、図示しないが、導電体２４０、および導電体７４０の上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、導電体２０３などと同様に、絶縁体に設けられた開口に埋め込むように形成してもよい。
また、絶縁体２８４上に、絶縁体１５０を設けてもよい。絶縁体１５０は、絶縁体２８０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
また、絶縁体１５０に形成された開口に導電体１１２を設けることが好ましい。導電体１１２はトランジスタ２００、トランジスタ７００、容量素子１００などの配線として機能する。
導電体１１２には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図９に示すように、導電体１１２は２層以上の積層構造にすればよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。なお、導電体１１２は、これに限定されず、例えば単層構造にしてもよい。
以上のような構成で、上記実施の形態に示す半導体装置を形成することで、１４ｎｍ世代以降のプロセスルールにも対応して、半導体装置の、微細化、高集積化を図ることができる。
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。以下において、特段の記載を行わない場合、トランジスタ２００に用いることができる構成材料は、トランジスタ７００に用いることができるものとする。
以下に示す構成材料の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。よって、欠陥の少ない膜が得られる。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
また、当該構成材料の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウエットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、レジスト上に直接描画を行うため、上述のレジスト露光用のマスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行う、などで、除去することができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、当該構成材料上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。当該構成材料のエッチングは、レジストマスクを除去してから行ってもよいし、レジストマスクを残したまま行ってもよい。後者の場合、エッチング中にレジストマスクが消失することがある。当該構成材料のエッチング後にハードマスクをエッチングにより除去してもよい。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
＜＜基板＞＞
トランジスタ２００およびトランジスタ７００を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。すなわち、丈夫な半導体装置を提供することができる。
可撓性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。また、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。可撓性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板として好適である。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
例えば、絶縁体２７３として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。また、酸化ハフニウムは、酸化アルミニウムよりもバリア性が低いが、膜厚を厚くすることによりバリア性を高めることができる。したがって、酸化ハフニウムの膜厚を調整することで、水素、および窒素の適切な添加量を調整することができる。
例えば、ゲート絶縁体の一部として機能する絶縁体２２４および絶縁体２５０は、過剰酸素領域を有する絶縁体であることが好ましい。例えば、過剰酸素領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
また、例えば、ゲート絶縁体の一部として機能する絶縁体２２２において、アルミニウム、ハフニウム、およびガリウムの一種または複数種の酸化物を含む絶縁体を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
例えば、絶縁体２２０には、熱に対して安定である酸化シリコンまたは酸化窒化シリコンを用いることが好ましい。ゲート絶縁体として、熱に対して安定な膜と、比誘電率が高い膜との積層構造とすることで、物理膜厚を保持したまま、ゲート絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
上記積層構造とすることで、ゲート電極からの電界の影響を弱めることなく、オン電流の向上を図ることができる。また、ゲート絶縁体の物理的な厚みにより、ゲート電極と、チャネルが形成される領域との間の距離を保つことで、ゲート電極とチャネル形成領域との間のリーク電流を抑制することができる。
絶縁体２１２、絶縁体２１６、絶縁体２７１、絶縁体２７５、絶縁体２８０、および絶縁体２８４は、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
絶縁体２１０、絶縁体２１４、絶縁体２７０、絶縁体２７３、および絶縁体２８２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体２７０および絶縁体２７３としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
導電体２６０、導電体２０３、導電体２０５、および導電体２４０としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
上記の金属のいずれか一又は複数を、金属酸化物の主成分として用いることができる。また、前述の層２４２に含まれる金属は、金属酸化物の主成分として用いられている金属とは異なる金属を選択することができる。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（または正孔）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
［金属酸化物を有するトランジスタ］
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
ここで、金属酸化物の電気伝導の仮説の一例について説明する。
固体中の電気伝導は、散乱中心と呼ばれる散乱源によって阻害される。例えば、単結晶シリコンの場合、格子散乱とイオン化不純物散乱が、主な散乱中心であることが知られている。換言すると、格子欠陥や不純物の少ない本質的な状態のとき、固体中の電気伝導の阻害要因がなく、キャリアの移動度は高い。
上記のことは、金属酸化物に対しても、あてはまると推測される。例えば、化学量論的組成を満たす酸素よりも少ない酸素を含む金属酸化物では、酸素欠損ＶＯが多く存在すると考えられる。この酸素欠損周りに存在する原子は、本質的な状態よりも、歪んだ場所に位置する。この酸素欠損による歪みが散乱中心となっている可能性がある。
また、例えば、化学量論的組成を満たす酸素よりも多くの酸素を含む金属化合物では、過剰酸素が存在する。金属化合物中で遊離した状態で存在する過剰酸素は、電子を受け取ることで、Ｏ−やＯ２−になる。Ｏ−やＯ２−となった過剰酸素が散乱中心になる可能性がある。
以上のことから、金属酸化物が、化学量論的組成を満たす酸素を含む本質的な状態を有する場合、キャリアの移動度は高いと考えられる。
インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物（以下、ＩＧＺＯ）は、とくに、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。これは、大きな結晶を形成するよりも、小さな結晶同士が連結する方が、歪みエネルギーが緩和されるためと考えられる。
なお、小さな結晶同士が連結する領域においては、該領域の歪みエネルギーを緩和するために、欠陥が形成される場合がある。したがって、該領域に欠陥を形成することなく、歪みエネルギーを緩和させることで、キャリアの移動度を高くすることができる。
また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
また、トランジスタの半導体に用いる金属酸化物として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜が挙げられる。しかしながら、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
２００９年に、ＣＡＡＣ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ＣＡＡＣ−ＩＧＺＯと呼ぶ。）が発見されたことが、非特許文献１および非特許文献２で報告されている。ここでは、ＣＡＡＣ−ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ−ＩＧＺＯを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
また、２０１３年には、ｎｃ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ｎｃ−ＩＧＺＯと呼ぶ。）が発見された（非特許文献３参照。）。ここでは、ｎｃ−ＩＧＺＯは、微小な領域（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
非特許文献４および非特許文献５では、上記のＣＡＡＣ−ＩＧＺＯ、ｎｃ−ＩＧＺＯ、および結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前でさえ、１ｎｍ程度の結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにおいて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの薄膜と比べて、ＣＡＡＣ−ＩＧＺＯの薄膜およびｎｃ−ＩＧＺＯの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ−ＩＧＺＯの薄膜またはｎｃ−ＩＧＺＯの薄膜を用いることが好ましい。
金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０−２４Ａ／μｍ）オーダである、ことが非特許文献６に示されている。例えば、金属酸化物を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（非特許文献７参照。）。
また、金属酸化物を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている（非特許文献８参照。）。表示装置では、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。
ＣＡＡＣ構造およびｎｃ構造の発見は、ＣＡＡＣ構造またはｎｃ構造を有する金属酸化物を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびＬＳＩへの応用研究が進められている。
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜半導体装置の変形例＞
以下では、図２４乃至図２７を用いて、本発明の一態様に係る半導体装置の一例について説明する。
図２４、図２５、および図２６に示す半導体装置は、トランジスタ２００において、絶縁体２７５ではなく絶縁体２７２が設けられている点において、図１２乃至図１５に示す半導体装置と異なる。なお、その他の構成の記載については、図１２乃至図１５に示す半導体装置に係る記載を参酌することができる。また、図示しないが、トランジスタ７００も同様に絶縁体７７５の代わりに絶縁体２７２相当の絶縁体が設けられている。
図２４（Ａ）は、メモリセル６００を有する半導体装置の上面図である。また、図２４（Ｂ）、図２５は当該半導体装置の断面図である。ここで、図２４（Ｂ）は、図２４（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００ａおよびトランジスタ２００ｂのチャネル長方向の断面図でもある。また、図２５は、図２４（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００ａのチャネル幅方向の断面図でもある。なお、図２４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、図２４（Ａ）のＡ５−Ａ６の一点鎖線で示す部位の断面は、図１３（Ｂ）に示す構造と同じである。また図２４（Ｂ）において破線で囲む、領域２３９の拡大図を図２６に示す。
絶縁体２７２は、酸化物２３０ｃの側面、絶縁体２５０の側面、金属酸化物２５２の側面、導電体２６０の側面、および絶縁体２７０の側面に接して設ける。ここで、絶縁体２７２は、バッファ層としての機能を有する。なお、絶縁体２７２は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いてもよい。その場合、絶縁体２７２はバリア層としての機能も有する。
例えば、絶縁体２７２として、ＡＬＤ法を用いて成膜することが好ましい。ＡＬＤ法を用いることで、緻密な薄膜を成膜することができる。絶縁体２７２は、例えば、酸化アルミニウム、または酸化ハフニウムなどを用いることが好ましい。絶縁体２７２として、ＡＬＤ法を用いて酸化アルミニウムを設ける場合、絶縁体２７２の膜厚は、０．５ｎｍ以上３．０ｎｍ以下とすることが好ましい。
絶縁体２７２を設けることで、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁体で、絶縁体２５０、金属酸化物２５２、および導電体２６０の側面を覆うことができる。従って、絶縁体２５０、および金属酸化物２５２の端部などから酸化物２３０に水素、水などの不純物が混入するのを抑制することができる。そのため、酸化物２３０と、絶縁体２５０との界面における酸素欠損の形成が抑制され、トランジスタ２００の信頼性を向上させることができる。つまり、絶縁体２７２は、ゲート電極およびゲート絶縁体の側面を保護するサイドバリアとしての機能を有する。
また、上記のような材料を絶縁体２７２に用いることで、比較的容易に、導電体２４０ｂ、導電体７４０ａ、または導電体７４０ｂを、トランジスタ２００ａ、トランジスタ２００ｂ、またはトランジスタ７００のゲートと、短絡させずに、自己整合的に形成することができる。これにより、トランジスタ２００ａ、トランジスタ２００ｂ、またはトランジスタ７００の占有面積を縮小することができるので、さらにメモリセルアレイの微細化および高集積化を図ることができる。
また、上記実施の形態において、図４に示すように、メモリセルアレイを含む層２０を複数積層して配置する場合、図２７に示すように、トランジスタ７００、メモリセル６００ａ、メモリセル６００ｂを含む層６１０を積層して配置してもよい。図２７では、層６１０を第１層から第Ｎ層まで積層している。図２７に示すように、複数のセルアレイを積層することにより、セルアレイの占有面積を増やすことなく、セルを集積して配置することができる。つまり、３Ｄセルアレイを構成することができる。
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置１０を電子部品に適用する例について説明する。なお、電子部品は、半導体パッケージ、またはＩＣパッケージともいう。半導体パッケージの一つに、複数の半導体チップ（集積回路）を１つのパッケージに実装したＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）が知られている。
図２８（Ａ）に、半導体装置３００の斜視図を示す。図２８（Ｂ）は半導体装置３００の上面図である。半導体装置３００は電子部品であり、ＭＣＭでもある。半導体装置３００は、パッケージ基板３０２（プリント基板）上にインターポーザ３０１が設けられ、インターポーザ３０１上にＣＰＵ３０３、ＧＰＵ３０４、および複数の半導体装置１０が設けられている。本実施の形態では、半導体装置１０の一例として、複数のセルアレイを積層して形成した広帯域メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）を示している。
なお、本実施の形態では、インターポーザ３０１上に設ける集積回路（半導体チップ）として、ＣＰＵ、ＧＰＵ、およびメモリ（記憶装置）を例示しているが、これら以外の集積回路を用いることもできる。
パッケージ基板３０２は、セラミック基板、プラスチック基板、またはガラスエポキシ基板などを用いることができる。インターポーザ３０１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
インターポーザ３０１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ３０１は、インターポーザ３０１上に設けられた集積回路をパッケージ基板３０２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ３０１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板３０２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を用いることも出来る。
インターポーザ３０１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路を作製するよりも低いコストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
また、シリコンインターポーザを用いたＭＣＭでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
図２９（Ａ）乃至（Ｃ）は、図２８（Ｂ）に一点鎖線で示したＡ１−Ａ２間に相当する断面図である。図２９（Ａ）および（Ｂ）は、本発明の一態様の半導体装置１０を用いた半導体装置３００の断面図である。
まず、従来例の半導体装置３００ｐについて説明する。図２９（Ｃ）は、従来例の半導体装置３００ｐを説明するための断面図である。半導体装置３００ｐは、ＣＰＵ３０３（図２９（Ｃ）に図示せず。）、ＧＰＵ３０４、および半導体装置１０ｐを有する。半導体装置１０ｐは、半導体装置１０に相当する。
図２９（Ｃ）において、パッケージ基板３０２上に複数のバンプ３１１を介してインターポーザ３０１が設けられている。また、ＣＰＵ３０３（図２９（Ｃ）に図示せず。）、ＧＰＵ３０４、および半導体装置１０ｐは、それぞれが異なるバンプ３１２を介してインターポーザ３０１上に設けられている。なお、バンプ３１２はバンプ３１１よりも小さい。バンプ３１１およびバンプ３１２は、金（Ａｕ）、ニッケル（Ｎｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）などを含む導電性材料を用いて形成される。例えば、バンプとして半田を用いる場合がある。
半導体装置１０ｐは、半導体装置２５ａ、半導体装置２５ｂ、半導体装置２５ｃ、および半導体装置３５を有する。半導体装置２５ａ、半導体装置２５ｂ、および半導体装置２５ｃはそれぞれがセルアレイを有し、半導体装置３５は半導体装置２５ａ、半導体装置２５ｂ、および半導体装置２５ｃを制御するための論理回路などを有する。半導体装置２５ａ、半導体装置２５ｂ、半導体装置２５ｃ、および半導体装置３５はそれぞれがシリコン基板を用いて形成さている。
半導体装置２５ａは複数のバンプを介して半導体装置３５上に重ねて設けられている。半導体装置２５ｂは複数のバンプを介して半導体装置２５ａ上に重ねて設けられている。半導体装置２５ｃは複数のバンプを介して半導体装置２５ｂ上に重ねて設けられている。半導体装置２５ａ、半導体装置２５ｂ、半導体装置２５ｃ、および半導体装置３５は、それぞれにＴＳＶ３１３が設けられている。半導体装置２５ａ、半導体装置２５ｂ、および半導体装置２５ｃは、ＴＳＶ３１３およびバンプ３１２を介して半導体装置３５と電気的に接続されている。また、半導体装置３５はＴＳＶ３１３およびバンプ３１２を介してインターポーザ３０１と電気的に接続している。
半導体装置１０ｐは、半導体装置２５ａ、半導体装置２５ｂ、半導体装置２５ｃ、および半導体装置３５それぞれがバンプ３１２を介して積層されているため、厚くなり易い。すなわち半導体装置３００ｐの薄型化が難しい。また、ＴＳＶ３１３を多用する必要があるため、製造コストの増加や、歩留まりの低下などが生じ易かった。
次に、本発明の一態様の半導体装置１０を用いた半導体装置３００について説明する。半導体装置３００は、半導体装置１０ｐに換えて半導体装置１０を用いる点が半導体装置３００ｐと異なる。半導体装置１０は、層２０＿１、層２０＿２、層２０＿３、および層３０を有する。層２０＿１、層２０＿２、および層２０＿３はそれぞれがセルアレイを有し、層３０は層２０＿１、層２０＿２、および層２０＿３を制御するための論理回路などを有する。層３０として上記実施の形態に示した半導体基板を用いることができる。なお、半導体装置１０については上記実施の形態で説明しているので、本実施の形態での詳細な説明は省略する。
図２９（Ａ）は、層３０をシリコン基板を用いて形成した半導体装置１０の例を示している。層２０＿１は層３０上に設けられ、層２０＿２は層２０＿１上に設けられ、層２０＿３は層２０＿２上に設けられている。層２０＿１、層２０＿２、および層２０＿３は、それぞれが薄膜プロセスを用いて形成されている。このため、層３０と層２０＿１の間、層２０＿１と層２０＿２の間、層２０＿２と層２０＿３の間に隙間ができず、半導体装置１０を薄くすることができる。すなわち半導体装置３００は薄型化が容易である。また、層２０＿１、層２０＿２、および層２０＿３では、ＴＳＶ３１３やバンプ３１２を設ける必要がないため、製造コストの低減および製造歩留まりの向上を図ることができる。また、半導体装置１０は、半導体装置１０ｐと比較してシリコン基板の使用を無くす、または減らすことが出来るため、半導体装置１０ｐよりも製造コストを低減できる。
図２９（Ｂ）は、層２０＿１、層２０＿２、および層２０＿３と同様に、層３０も薄膜プロセスを用いて形成した半導体装置１０の例を示している。図２９（Ｂ）に示す半導体装置１０では、層３０をインターポーザ３０１上に直接形成するため、図２９（Ａ）で層３０とインターポーザ３０１の間に設けていたバンプ３１２を省略することができる。よって、図２９（Ａ）に示した半導体装置３００よりも、さらに薄型化しやすく、製造コストの低減および製造歩留まりの向上を図ることができる。
図３０（Ａ）および（Ｂ）は、図２８（Ｂ）に一点鎖線で示したＡ１−Ａ２間に相当する断面図である。
半導体装置３００の上にヒートシンク３６０（放熱板）を設ける場合は、図３０（Ａ）に示すように、インターポーザ上に設けられた集積回路の高さを揃えることが好ましい。具体的には、インターポーザ上の半導体装置１０の高さｈ１と、インターポーザ上のＧＰＵ３０４およびＣＰＵ３０３（図３０（Ａ）に図示せず。）の高さｈ２を略等しくすることが好ましい。インターポーザ上に設けられた集積回路の高さを揃えることで、全ての集積回路をヒートシンク３６０と確実に接触させることができる。
チャネルが形成される半導体層に金属酸化物の一種である酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）は、動作温度が上昇してもオフ電流の増加が極めて少なく、安定して動作することができる。このため、半導体装置１０をＯＳトランジスタで形成する場合は、図３０（Ｂ）に示すように、ＧＰＵ３０４（およびＣＰＵ３０３。図３０（Ｂ）に図示せず。）よりも半導体装置１０が低くても構わない。具体的には、ｈ２よりもｈ１が小さくても構わない。ＯＳトランジスタを用いることによって、半導体装置３００の設計自由度を高めることができる。集積回路をＯＳトランジスタで形成することによって、ヒートシンク３６０を省略することもできる。
半導体装置３００を他の基板に実装するため、パッケージ基板３０２の底部に電極３１５を設けてもよい。図３１（Ａ）は、電極３１５を半田ボールで形成する例を示している。パッケージ基板３０２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。図３１（Ｂ）は、電極３１５を導電性のピンで形成する例を示している。パッケージ基板３０２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。
半導体装置３００は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）などの実装方法を用いることができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した半導体装置および／または電子部品が搭載された電子機器の例について説明する。
本発明の一態様に係る半導体装置および電子部品は、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図３２及び図３３に、電子機器の例を示す。
図３２（Ａ）に示すロボット２１００は、演算装置２１１０、照度センサ２１０１、マイクロフォン２１０２、上部カメラ２１０３、スピーカ２１０４、ディスプレイ２１０５、下部カメラ２１０６および障害物センサ２１０７、移動機構２１０８を備える。なお、ここでは一例として、人型のロボットを示している。
ロボット２１００において、演算装置２１１０、照度センサ２１０１、上部カメラ２１０３、下部カメラ２１０６および障害物センサ２１０７等に、上記半導体装置および／または上記電子部品を使用することができる。
マイクロフォン２１０２は、使用者の話し声及び環境音等を検知する機能を有する。また、スピーカ２１０４は、音声を発する機能を有する。ロボット２１００は、マイクロフォン２１０２およびスピーカ２１０４を用いて、使用者とコミュニケーションをとることが可能である。
ディスプレイ２１０５は、種々の情報の表示を行う機能を有する。ロボット２１００は、使用者の望みの情報をディスプレイ２１０５に表示することが可能である。ディスプレイ２１０５は、タッチパネルを搭載していてもよい。
上部カメラ２１０３および下部カメラ２１０６は、ロボット２１００の周囲を撮像する機能を有する。また、障害物センサ２１０７は、ロボット２１００が二足歩行で前進する際の進行方向における障害物の有無を察知することができる。ロボット２１００は、上部カメラ２１０３、下部カメラ２１０６および障害物センサ２１０７を用いて、周囲の環境を認識し、安全に移動することが可能である。
図３２（Ｂ）は、自動車の一例を示す外観図である。自動車２９８０は、カメラ２９８１等を有する。また、自動車２９８０は、赤外線レーダー、ミリ波レーダー、レーザーレーダーなど各種センサなどを備える。自動車２９８０は、カメラ２９８１が撮影した画像を解析し、歩行者の有無など、周囲の交通状況を判断し、自動運転を行うことができる。
自動車２９８０において、カメラ２９８１に上記半導体装置および／または上記電子部品を用いることができる。
図３２（Ｃ）に、互いに別々の言語で話す複数の人間のコミュニケーションにおいて、携帯電子機器２１３０に同時通訳を行わせる状況を示す。
携帯電子機器２１３０は、マイクロフォンおよびスピーカ等を有し、使用者の話し声を認識してそれを話し相手の話す言語に翻訳する機能を有する。携帯電子機器２１３０の演算装置に、上記半導体装置および／または上記電子部品を使用することができる。
図３３（Ａ）は、飛行体２１２０を示す外観図である。飛行体２１２０は、演算装置２１２１と、プロペラ２１２３と、カメラ２１２２と、を有し、自律して飛行する機能を有する。
飛行体２１２０において、演算装置２１２１およびカメラ２１２２に上記半導体装置および／または上記電子部品を用いることができる。
図３３（Ｂ−１）及び図３３（Ｂ−２）に、飛行体２１２０の使用形態の例を示す。図３３（Ｂ−１）に示すように、飛行体２１２０は貨物２１２４の運搬に用いることができる。また、図３３（Ｂ−２）に示すように、飛行体２１２０に農薬を封入した容器２１２５を搭載し、飛行体２１２０を農薬の散布に用いることができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
１０：半導体装置、２０：層、２１：制御回路、２５ａ：半導体装置、２５ｂ：半導体装置、２５ｃ：半導体装置、３０：層、３５：半導体装置、４０：層、４１：受光部、４２：光、４３：駆動回路、１００：容量素子、１００ａ：容量素子、１００ｂ：容量素子、１１２：導電体、１２０：導電体、１２０ａ：導電体、１２０ｂ：導電体、１３０：絶縁体、１３０ａ：絶縁体、１３０ｂ：絶縁体、１５０：絶縁体、２００：トランジスタ、２００ａ：トランジスタ、２００ｂ：トランジスタ、２０３：導電体、２０３ａ：導電体、２０３ｂ：導電体、２０３ｃ：導電体、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２０５ｃ：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２２０：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０ｂ：酸化物、２３０ｃ：酸化物、２３０ｃａ：酸化物、２３０ｃｂ：酸化物、２３１：領域、２３１ａ：領域、２３１ｂ：領域、２３１ｃ：領域、２３２：領域、２３２ａ：領域、２３２ｂ：領域、２３２ｃ：領域、２３２ｄ：領域、２３４：領域、２３４ａ：領域、２３４ｂ：領域、２３９：領域、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４０ｃ：導電体、２４２：層、２４２ａ：層、２４２ｂ：層、２４２ｃ：層、２５０：絶縁体、２５０ａ：絶縁体、２５０ｂ：絶縁体、２５２：金属酸化物、２５２ａ：金属酸化物、２５２ｂ：金属酸化物、２６０：導電体、２６０ａ：導電体、２６０ａａ：導電体、２６０ａｂ：導電体、２６０ｂ：導電体、２６０ｂａ：導電体、２６０ｂｂ：導電体、２７０：絶縁体、２７０ａ：絶縁体、２７０ｂ：絶縁体、２７１：絶縁体、２７１ａ：絶縁体、２７１ｂ：絶縁体、２７２：絶縁体、２７３：絶縁体、２７４：絶縁体、２７５：絶縁体、２７５ａ：絶縁体、２７５ｂ：絶縁体、２８０：絶縁体、２８２：絶縁体、２８４：絶縁体

Claims (8)

  1. セルアレイと、第１の駆動回路と、第２の駆動回路と、を有し、
    前記セルアレイは、第１のメモリセル及び第２のメモリセルを有し、
    前記第１の駆動回路は、選択信号を供給する機能を有し、
    前記第２の駆動回路は、データの書き込み又は読み出しを行う機能を有し、
    前記第１のメモリセルは、第１のトランジスタと、第１の容量素子と、を有し、
    前記第２のメモリセルは、第２のトランジスタと、第２の容量素子と、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記第１の容量素子と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第２の容量素子と電気的に接続され、
    前記第１の駆動回路は、第３のトランジスタを有し、
    前記第２の駆動回路は、第４のトランジスタを有し、
    前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、及び前記第４のトランジスタは、チャネル形成領域に金属酸化物を有し、
    前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、及び前記第４のトランジスタの極性は同一であり、
    前記第１のトランジスタのチャネル形成領域及び前記第２のトランジスタのチャネル形成領域は、同一の半導体層に形成される半導体装置。
  2. 請求項１において、
    制御回路を有し、
    前記制御回路は、前記第１の駆動回路及び前記第２の駆動回路の動作を制御する機能を有し、
    前記制御回路は、第５のトランジスタを有し、
    前記第５のトランジスタは、チャネル形成領域に金属酸化物を有し、
    前記第５のトランジスタの極性は、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、及び前記第４のトランジスタの極性と同一である半導体装置。
  3. 請求項１において、
    前記第１のトランジスタは、第１のゲート電極と、第１の絶縁層と、を有し、
    前記第２のトランジスタは、第２のゲート電極と、第２の絶縁層と、を有し、
    前記第１の絶縁層は、前記第１のゲート電極の側面と接する領域を有し、
    前記第２の絶縁層は、前記第２のゲート電極の側面と接する領域を有し、
    前記半導体層は、前記第１の絶縁層又は前記第２の絶縁層の側面と接する領域を有する導電層と、電気的に接続されている半導体装置。
  4. 請求項３において、
    前記第１のトランジスタ及び前記第２のトランジスタは、バックゲートを有し、
    前記第１のトランジスタのバックゲート及び前記第２のトランジスタのバックゲートは、同一の導電層によって構成されている半導体装置。
  5. 請求項３又は４において、
    前記半導体層は、表面に金属を含む層を有し、
    前記金属を含む層は、前記第１のゲート電極、前記第２のゲート電極、第１の絶縁層、及び第２の絶縁層と重ならない領域に形成され、
    前記金属は、前記半導体層の主成分とは異なる半導体装置。
  6. 請求項５において、
    前記金属は、アルミニウム、ルテニウム、チタン、タンタル、タングステン、又はクロムである半導体装置。
  7. パッケージ基板と、インターポーザと、集積回路と、
    請求項１に記載の半導体装置と、を有し、
    前記集積回路および前記半導体装置は前記インターポーザ上に設けられ、
    前記集積回路は前記インターポーザに設けられた配線を介して前記半導体装置と電気的に接続され、
    前記集積回路または前記半導体装置の少なくとも一方は、
    前記インターポーザを介して前記パッケージ基板と電気的に接続する電子部品。
  8. 請求項７に記載の電子部品と、
    マイクロフォン、スピーカ、またはカメラと、
    を有する電子機器。
JP2019521526A 2017-06-02 2018-05-25 半導体装置、電子部品及び電子機器 Active JP7191820B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022195346A JP2023025216A (ja) 2017-06-02 2022-12-07 半導体装置

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2017110472 2017-06-02
JP2017110472 2017-06-02
JP2017123211 2017-06-23
JP2017123211 2017-06-23
JP2017221517 2017-11-17
JP2017221517 2017-11-17
JP2018027614 2018-02-20
JP2018027730 2018-02-20
JP2018027730 2018-02-20
JP2018027614 2018-02-20
PCT/IB2018/053722 WO2018220491A1 (ja) 2017-06-02 2018-05-25 半導体装置、電子部品及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022195346A Division JP2023025216A (ja) 2017-06-02 2022-12-07 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018220491A1 true JPWO2018220491A1 (ja) 2020-05-21
JP7191820B2 JP7191820B2 (ja) 2022-12-19

Family

ID=64455628

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019521526A Active JP7191820B2 (ja) 2017-06-02 2018-05-25 半導体装置、電子部品及び電子機器
JP2022195346A Pending JP2023025216A (ja) 2017-06-02 2022-12-07 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022195346A Pending JP2023025216A (ja) 2017-06-02 2022-12-07 半導体装置

Country Status (6)

Country Link
US (3) US11114470B2 (ja)
JP (2) JP7191820B2 (ja)
KR (2) KR20200014801A (ja)
CN (2) CN117560925A (ja)
DE (1) DE112018002779T5 (ja)
WO (1) WO2018220491A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178555A (ja) * 2011-02-02 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体メモリ装置
JP2015187904A (ja) * 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2017034249A (ja) * 2015-07-29 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、回路基板及び電子機器
JP2017076788A (ja) * 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
KR100483035B1 (ko) 2001-03-30 2005-04-15 샤프 가부시키가이샤 반도체 기억장치 및 그 제조방법
US8030643B2 (en) 2005-03-28 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
US7733684B2 (en) 2005-12-13 2010-06-08 Kabushiki Kaisha Toshiba Data read/write device
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
JP2008160004A (ja) 2006-12-26 2008-07-10 Toshiba Corp 半導体記憶装置及びその製造方法
JP2008251059A (ja) 2007-03-29 2008-10-16 Toshiba Corp 不揮発性半導体記憶装置およびそのデータ消去方法
JP4792008B2 (ja) 2007-03-30 2011-10-12 株式会社東芝 情報記録再生装置
JP5091526B2 (ja) 2007-04-06 2012-12-05 株式会社東芝 半導体記憶装置及びその製造方法
JP4792006B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792009B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792010B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
KR101258268B1 (ko) 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP5225372B2 (ja) 2008-04-01 2013-07-03 株式会社東芝 情報記録再生装置
WO2009122569A1 (ja) 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
WO2009122567A1 (ja) 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
KR20080091416A (ko) 2008-08-14 2008-10-13 김성동 3차원 반도체 장치, 그 제조 방법 및 동작 방법
WO2010026634A1 (ja) 2008-09-04 2010-03-11 株式会社 東芝 情報記録再生装置
JP5512525B2 (ja) 2008-09-08 2014-06-04 株式会社東芝 不揮発性記憶素子及び不揮発性記憶装置
TWI501319B (zh) * 2008-12-26 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5462490B2 (ja) 2009-01-19 2014-04-02 株式会社日立製作所 半導体記憶装置
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
KR101046719B1 (ko) 2009-05-19 2011-07-05 주식회사 하이닉스반도체 비휘발성 메모리 셀, 비휘발성 메모리 장치 및 그의 구동방법
JP4908555B2 (ja) 2009-08-05 2012-04-04 株式会社東芝 情報記録再生装置
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101698193B1 (ko) 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101915251B1 (ko) 2009-10-16 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN116722019A (zh) 2009-10-16 2023-09-08 株式会社半导体能源研究所 显示设备
KR101490726B1 (ko) 2009-10-21 2015-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101996773B1 (ko) 2009-10-21 2019-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG10201406934WA (en) 2009-10-29 2014-11-27 Semiconductor Energy Lab Semiconductor device
KR102369024B1 (ko) 2009-10-29 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102598249B (zh) 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
WO2011052385A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011058864A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Device including nonvolatile memory element
JP5388814B2 (ja) 2009-11-24 2014-01-15 株式会社東芝 半導体記憶装置
JP2011199215A (ja) 2010-03-24 2011-10-06 Hitachi Ltd 半導体記憶装置
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
JP5320601B2 (ja) 2010-04-23 2013-10-23 シャープ株式会社 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
JP5568370B2 (ja) 2010-05-10 2014-08-06 株式会社日立製作所 半導体装置
US8349681B2 (en) 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
US8187936B2 (en) 2010-06-30 2012-05-29 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
US9397093B2 (en) 2013-02-08 2016-07-19 Sandisk Technologies Inc. Three dimensional NAND device with semiconductor, metal or silicide floating gates and method of making thereof
US8198672B2 (en) 2010-06-30 2012-06-12 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device
US8193054B2 (en) 2010-06-30 2012-06-05 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
US9159739B2 (en) 2010-06-30 2015-10-13 Sandisk Technologies Inc. Floating gate ultrahigh density vertical NAND flash memory
US10128261B2 (en) 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
US8928061B2 (en) 2010-06-30 2015-01-06 SanDisk Technologies, Inc. Three dimensional NAND device with silicide containing floating gates
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012018964A (ja) 2010-07-06 2012-01-26 Sony Corp 記憶素子およびその駆動方法、並びに記憶装置
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
US8830740B2 (en) 2010-09-08 2014-09-09 Hitachi, Ltd. Semiconductor storage device
JP5588816B2 (ja) 2010-10-12 2014-09-10 株式会社日立製作所 半導体記憶装置
KR101744127B1 (ko) 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
US9153774B2 (en) 2010-12-06 2015-10-06 Hitachi, Ltd. Nonvolatile memory device and method for manufacturing same
US9601178B2 (en) * 2011-01-26 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8975680B2 (en) * 2011-02-17 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method manufacturing semiconductor memory device
US8945996B2 (en) 2011-04-12 2015-02-03 Micron Technology, Inc. Methods of forming circuitry components and methods of forming an array of memory cells
JP5662237B2 (ja) 2011-05-10 2015-01-28 株式会社日立製作所 半導体記憶装置
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5722180B2 (ja) 2011-09-26 2015-05-20 株式会社日立製作所 不揮発性記憶装置
JP2013110279A (ja) 2011-11-21 2013-06-06 Toshiba Corp 不揮発性記憶装置
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130112219A (ko) 2012-04-03 2013-10-14 에스케이하이닉스 주식회사 적층형 메모리 장치
KR102031187B1 (ko) 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
US9129861B2 (en) 2012-10-05 2015-09-08 Samsung Electronics Co., Ltd. Memory device
US9287167B2 (en) 2012-10-05 2016-03-15 Samsung Electronics Co., Ltd. Vertical type memory device
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
KR20140113024A (ko) 2013-03-15 2014-09-24 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그 구동방법
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
KR20140122042A (ko) 2013-04-09 2014-10-17 에스케이하이닉스 주식회사 접합 트랜지스터를 포함하는 3차원 저항 변화 메모리 장치 및 그 구동방법
KR20140127577A (ko) 2013-04-25 2014-11-04 에스케이하이닉스 주식회사 3차원 저항 가변 메모리 장치 및 그 제조방법
JP2015170644A (ja) 2014-03-05 2015-09-28 株式会社東芝 不揮発性半導体記憶装置
US9401364B2 (en) * 2014-09-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US9793124B2 (en) 2014-10-07 2017-10-17 Micron Technology, Inc. Semiconductor structures
US9634097B2 (en) 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
US10396210B2 (en) * 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
US9362302B1 (en) 2015-01-28 2016-06-07 Macronix International Co., Ltd. Source line formation in 3D vertical channel and memory
US9761732B2 (en) 2015-02-25 2017-09-12 Snaptrack Inc. Tunnel thin film transistor with hetero-junction structure
JP2016167590A (ja) * 2015-03-02 2016-09-15 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
KR102393976B1 (ko) 2015-05-20 2022-05-04 삼성전자주식회사 반도체 메모리 소자
JP6773453B2 (ja) * 2015-05-26 2020-10-21 株式会社半導体エネルギー研究所 記憶装置及び電子機器
JP6343256B2 (ja) 2015-05-29 2018-06-13 東芝メモリ株式会社 半導体装置及びその製造方法
JP6400536B2 (ja) 2015-08-04 2018-10-03 東芝メモリ株式会社 半導体記憶装置
US9865656B2 (en) 2016-02-12 2018-01-09 Toshiba Memory Corporation Semiconductor memory device
US10090318B2 (en) 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178555A (ja) * 2011-02-02 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体メモリ装置
JP2015187904A (ja) * 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2017034249A (ja) * 2015-07-29 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、回路基板及び電子機器
JP2017076788A (ja) * 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US20210134847A1 (en) 2021-05-06
JP2023025216A (ja) 2023-02-21
JP7191820B2 (ja) 2022-12-19
DE112018002779T5 (de) 2020-04-02
WO2018220491A1 (ja) 2018-12-06
CN110678974B (zh) 2023-11-28
CN110678974A (zh) 2020-01-10
US11114470B2 (en) 2021-09-07
KR20240015740A (ko) 2024-02-05
CN117560925A (zh) 2024-02-13
US20210384228A1 (en) 2021-12-09
US20240088162A1 (en) 2024-03-14
KR20200014801A (ko) 2020-02-11

Similar Documents

Publication Publication Date Title
JP7017430B2 (ja) 半導体装置
KR102608084B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
TW201911584A (zh) 半導體裝置及半導體裝置的製造方法
JP2019033253A (ja) 半導体装置、および半導体装置の作製方法
US11804407B2 (en) Semiconductor device having plurality of insulators
KR102588480B1 (ko) 반도체 장치, 전자 부품, 및 전자 기기
JP2018201003A (ja) 半導体装置及び電子機器
JP7086934B2 (ja) 半導体装置
JPWO2019038664A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2018167591A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021053450A1 (ja) 半導体装置
JP2018019072A (ja) トランジスタ
JP7191820B2 (ja) 半導体装置、電子部品及び電子機器
KR20210127721A (ko) 반도체 장치 및 상기 반도체 장치를 가지는 전기 기기
JP7314249B2 (ja) 半導体装置
JP7417596B2 (ja) 半導体装置
JP2019046282A (ja) 半導体装置
WO2020170069A1 (ja) エラー検出機能を有する記憶装置、半導体装置、および、電子機器
JP2018098308A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210524

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221207

R150 Certificate of patent or registration of utility model

Ref document number: 7191820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150