CN101807597A - 一种自对准亚微米栅结构及其制作方法 - Google Patents

一种自对准亚微米栅结构及其制作方法 Download PDF

Info

Publication number
CN101807597A
CN101807597A CN 201010138226 CN201010138226A CN101807597A CN 101807597 A CN101807597 A CN 101807597A CN 201010138226 CN201010138226 CN 201010138226 CN 201010138226 A CN201010138226 A CN 201010138226A CN 101807597 A CN101807597 A CN 101807597A
Authority
CN
China
Prior art keywords
polysilicon
silicon chip
gate
silicon
chip surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010138226
Other languages
English (en)
Other versions
CN101807597B (zh
Inventor
傅义珠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YANGZHOU GUOYU ELECTRONICS CO Ltd
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN 201010138226 priority Critical patent/CN101807597B/zh
Publication of CN101807597A publication Critical patent/CN101807597A/zh
Application granted granted Critical
Publication of CN101807597B publication Critical patent/CN101807597B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种自对准亚微米栅结构和制作方法。其特点是采用多晶硅侧墙制作亚微米栅，并通过金属硅化物将其与微米级多晶硅栅帽子和金属栅实现互连。本发明的有益效果：本发明采用多晶硅侧墙制作亚微米栅，并通过金属硅化物将其与微米级多晶硅栅帽子和金属栅实现互连。好处是不需要亚微米精细光刻便可以实现亚微米多晶硅栅宽，提高器件的微波性能。特别适用于微波功率VDMOS和LDMOS器件设计制作。

Description

一种自对准亚微米栅结构及其制作方法
技术领域
本发明涉及的是一种适用于微波功率VDMOS和LDMOS研制生产的自对准亚微米栅结构及其制作方法，属于半导体微电子设计制造技术领域。
背景技术
微波功率VDMOS和LDMOS器件在微波通讯、雷达、数字电视领域得到广泛应用。提高器件的微波功率和增益是器件研制的主要目标目。其中如何实现亚微米栅是提高器件增益的关键技术之一。在数字电路中有采用侧墙自对准工艺实现金属硅化物和多晶硅复合亚微米栅的做法。但是在微波功率VDMOS和LDMOS器件中，由于单条栅长较长，单纯金属硅化物和多晶硅复合栅阻不能满足器件性能要求。目前微波功率VDMOS和LDMOS器件的栅均采用金属硅化物、多晶硅和金属复合栅结构，必须采用亚微米细线条光刻加工，对加工工艺要求比较高，限制了器件性能和生产能力的提高。
发明内容
本发明提出的是一种自对准亚微米栅结构及其制作方法，其目的旨在克服现有技术中存在的不足，采用多晶硅侧墙制作亚微米栅，并通过金属硅化物将其与微米级多晶硅制作栅帽子和金属栅实现互连。由此带来的好处是不需要亚微米精细光刻便可以实现亚微米多晶硅栅宽，提高器件的微波性能。特别适用于微波功率VDMOS和LDMOS器件设计制作。满足微波功率VDMOS和LDMOS器件设计生产需要。
本发明的技术解决方案：一种自对准亚微米栅结构，其特征在于：通过金属硅化物将亚微米多晶硅侧墙栅与微米级多晶硅栅帽子和金属栅连接而成。
一种自对准亚微米栅结构的制作方法，其特征是该方法包括如下工艺步骤：
A、选择掺硼硅衬底，电阻率≤0.006Ω·cm；在该衬底上外延高阻p型硅外延层，电阻率(1～20)Ω·cm，外延层厚度(5～15)μm；
B、光刻形成背面源注入窗口图形，注入硼离子形成P+，注入剂量(6～8)×1015cm～2，能量(120～160)KeV；
C、注入推进：在(1100～1150)℃的温度下，通N2(90～180)分钟；
D、光刻形成漂移区窗口图形，注入砷(或磷)离子形成N-，注入剂量(1～3)×1012cm～2，能量(40～60)KeV；
E、用LPCVD工艺在硅片表面依次淀积(8000～10000)二氧化硅和(2000～4000)掺砷多晶硅；
F、光刻形成有源区窗口图形，并刻蚀掉窗口内的(8000～10000)二
Figure GSA00000071243000023
氧化硅和(2000～4000)
Figure GSA00000071243000024
掺砷多晶硅；
G、栅氧化：在(900～1000)℃温度下，氧气环境中，氧化生长(400～600)
Figure GSA00000071243000025
氧化层；
H、用LPCVD工艺在硅片表面淀积(3000～6000)
Figure GSA00000071243000026
掺砷多晶硅；
I、用RIE回刻硅片表面淀积(3000～6000)
Figure GSA00000071243000027
掺砷多晶硅，形成侧墙多晶硅栅；
J、用LPCVD工艺在硅片表面淀积4000～8000
Figure GSA00000071243000029
二氧化硅(图10)；
K、用RIE回刻硅片表面淀积3400
Figure GSA000000712430000210
～6600
Figure GSA000000712430000211
二氧化硅，形成二氧化硅侧墙(图11)；
L、沟道注入BF2 +，注入剂量(3～7)×1013cm～2，能量(50～70)KeV；
M、沟道推进，在(1000～1100)℃温度下，氮气环境中，推进(100～200)分钟，形成沟道P型掺杂区；
N、光刻并刻蚀(2000～4000)
Figure GSA000000712430000212
掺砷多晶硅形成多晶硅帽子；
O、光刻并刻蚀(8000～10000)
Figure GSA000000712430000213
二氧化硅形成漏接触窗口；
P、源漏注入砷离子，注入剂量(5～7)×1015cm～2，能量(60～80)KeV，并在(900～960)℃温度下，氮气环境中，推进(10～20)分钟，形成源和漏接触区N+；
Q、用LPCVD工艺在硅片表面分别淀积(4000～6000)
Figure GSA00000071243000031
SiO2和(1000～1500)氮化硅；
R、用RIE回刻硅片表面淀积的(4000～6000)SiO2和(1000～1500)
Figure GSA00000071243000034
氮化硅，形成侧墙；
S、在硅片表面溅射金属钴，并在(400～500)℃，氮气环境中退火(30～60)秒，分别在源漏区硅表面和栅区多晶硅表面形成金属硅化物；
T、用LPCVD工艺在硅片表面分别淀积(4000～6000)
Figure GSA00000071243000035
SiO2；
U、光刻并刻蚀(4000～6000)
Figure GSA00000071243000036
SiO2形成源、栅和漏金属接触孔；
V、在硅片表面溅射Ti(500～1500)
Figure GSA00000071243000037
/WN(1000～3000)
Figure GSA00000071243000038
/Au(500～1500)；光刻电镀区，选择电镀金，镀层厚度(1.2～2.5)μm；反刻形成金属电极，即源电极S、栅电极G和漏电极D；
W、采用平面磨床对硅片进行背面磨片，将硅片减薄到(80～100)μm；对硅片依次进行甲苯和丙酮清洗；蒸发Ti(500～1500)
Figure GSA000000712430000310
/Ni(3000～5000)
Figure GSA000000712430000311
/Au(3000～5000)形成下电极，即背面源S。
本发明的有益效果：本发明采用多晶硅侧墙制作亚微米栅，并通过金属硅化物将其与微米级多晶硅栅帽子和金属栅实现互连。好处是不需要亚微米精细光刻便可以实现亚微米多晶硅栅宽，提高器件的微波性能。特别适用于微波功率VDMOS和LDMOS器件设计制作。
附图说明
图1是常规LDMOS晶体管示剖面意图；
图2是采用本发明制作的自对准亚微米栅结构LDMOS晶体管剖面意图；
图3是本发明制作工艺步骤A说明示意图。
图4是本发明制作工艺步骤C说明示意图。
图5是本发明制作工艺步骤D说明示意图。
图6是本发明制作工艺步骤E说明示意图。
图7是本发明制作工艺步骤G说明示意图。
图8是本发明制作工艺步骤H说明示意图。
图9是本发明制作工艺步骤I说明示意图。
图10是本发明制作工艺步骤J说明示意图。
图11是本发明制作工艺步骤K说明示意图。
图12是本发明制作工艺步骤M说明示意图。
图13是本发明制作工艺步骤N说明示意图。
图14是本发明制作工艺步骤P说明示意图。
图15是本发明制作工艺步骤S说明示意图。
图16是本发明制作工艺步骤U说明示意图。
图17是本发明制作工艺步骤V说明示意图。
图18是本发明制作工艺步骤W说明示意图。
图中的1是P+衬底；2是P-外延；3是P+背面源；4是N-漂移区；5是二氧化硅；6是掺砷多晶硅；7是栅氧化层；8是栅掺砷多晶硅；9是二氧化硅；10是P型沟道；11是N+源；12是N+漏接触区；13是二氧化硅氮化硅侧墙；14为金属硅化物；15为二氧化硅；16为源接触窗口；17为栅接触窗口；18是漏接触窗口；19是源金属；20是栅金属；21是漏金属；22是背面源金属。
具体实施方式
如图2所示，本发明制作的自对准亚微米栅结构LDMOS晶体管剖面意图。采用多晶硅侧墙工艺制作亚微米栅，栅条8的尺寸可以通过LPCVD所淀积的多晶硅厚度得到精确控制，可以重复实现亚微米栅尺寸。多晶硅栅帽子6与漂移区4之间隔着较厚的二氧化硅5，因此其宽度可以设计为(2～3)微米，在此基础上套刻栅金属栅接触窗口和金属栅，降低了工艺难度，对提高成品率有利；栅条8与多晶硅栅帽子6之间采用金属硅化物连接，是本发明的重要技术措施和特点。本发明所提供的结构和方法，在提高器件微波功率性能的同时，还降低了工艺难度，适合于微波功率VDMOS和LDMOS器件的生产需要。
如图3至图18所示，为本发明在LDMOS芯片制作工艺步骤示意图，其工艺步骤如下：
A、选择掺硼硅衬底，电阻率≤0.006Ω·cm；在该衬底上外延高阻p型硅外延层，电阻率(1～20)Ω·cm，外延层厚度(5～15)μm(图3)；
B、光刻形成背面源注入窗口图形，注入硼离子形成P+，注入剂量(6～8)×1015cm～2，能量(120～160)KeV；
C、注入推进：在(1100～1150)℃的温度下，通N2(90～180)分钟(图4)；
D、光刻形成漂移区窗口图形，注入砷(或磷)离子形成N-，注入剂量(1～3)×1012cm～2，能量(40～60)KeV(图5)；
E、用LPCVD工艺在硅片表面依次淀积(8000～10000)
Figure GSA00000071243000051
二氧化硅和(2000～4000)
Figure GSA00000071243000052
掺砷多晶硅(图6)；
F、光刻形成有源区窗口图形，并刻蚀掉窗口内的(8000～10000)二
Figure GSA00000071243000053
氧化硅和(2000～4000)
Figure GSA00000071243000054
掺砷多晶硅；
G、栅氧化：在(900～1000)℃温度下，氧气环境中，氧化生长(400～600)
Figure GSA00000071243000055
氧化层(图7)；
H、用LPCVD工艺在硅片表面淀积(3000～6000)
Figure GSA00000071243000056
掺砷多晶硅(图8)；
I、用RIE回刻硅片表面淀积(3000～6000)
Figure GSA00000071243000057
掺砷多晶硅，形成侧墙多晶硅栅(图9)；
J、用LPCVD工艺在硅片表面淀积4000
Figure GSA00000071243000058
～8000
Figure GSA00000071243000059
二氧化硅(图10)；
K、用RIE回刻硅片表面淀积3400
Figure GSA000000712430000510
～6600
Figure GSA000000712430000511
二氧化硅，形成二氧化硅侧墙(图11)；
L、沟道注入BF2 +，注入剂量(3～7)×1013cm～2，能量(50～70)KeV；
M、沟道推进，在(1000～1100)℃温度下，氮气环境中，推进(100～200)分钟，形成沟道P型掺杂区(图12)；
N、光刻并刻蚀(2000～4000)掺砷多晶硅形成多晶硅帽子(图13)；
O、光刻并刻蚀(8000～10000)
Figure GSA000000712430000513
二氧化硅形成漏接触窗口；
P、源漏注入砷离子，注入剂量(5～7)×1015cm～2，能量(60～80)KeV，并在(900～960)℃温度下，氮气环境中，推进(10～20)分钟，形成源和漏接触区N+(图14)；
Q、用LPCVD工艺在硅片表面分别淀积(4000～6000)SiO2和(1000～1500)
Figure GSA00000071243000062
氮化硅；
R、用RIE回刻硅片表面淀积的(4000～6000)SiO2和(1000～1500)
Figure GSA00000071243000064
氮化硅，形成侧墙；
S、在硅片表面溅射金属钴，并在(400～500)℃，氮气环境中退火(30～60)秒，分别在源漏区硅表面和栅区多晶硅表面形成金属硅化物(图15)；
T、用LPCVD工艺在硅片表面分别淀积(4000～6000)
Figure GSA00000071243000065
SiO2；
U、光刻并刻蚀(4000～6000)
Figure GSA00000071243000066
SiO2形成源、栅和漏金属接触孔(图16)；
V、在硅片表面溅射Ti(500～1500)/WN(1000～3000)
Figure GSA00000071243000068
/Au(500～1500)；光刻电镀区，选择电镀金，镀层厚度(1.2～2.5)μm；反刻形成金属电极，即源电极S、栅电极G和漏电极D(图17)；
W、采用平面磨床对硅片进行背面磨片，将硅片减薄到(80～100)μm；对硅片依次进行甲苯和丙酮清洗；蒸发Ti(500～1500)/Ni(3000～5000)/Au(3000～5000)
Figure GSA000000712430000612
形成下电极，即背面源S(图18)。
本发明所述工艺步骤E至步骤N，步骤Q至步骤S(对应图6～图13，图15～图16)同样适用于微波功率VDMOS芯片生产。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (2)

1.一种自对准亚微米栅结构，其特征在于：通过金属硅化物将亚微米多晶硅侧墙栅与微米级多晶硅栅帽子和金属栅连接而成。
2.一种自对准亚微米栅结构的制作方法，其特征是该方法包括如下工艺步骤：
A、选择掺硼硅衬底，电阻率≤0.006Ω·cm；在该衬底上外延高阻p型硅外延层，电阻率(1～20)Ω·cm，外延层厚度(5～15)μm；
B、光刻形成背面源注入窗口图形，注入硼离子形成P+，注入剂量(6～8)×1015cm～2，能量(120～160)KeV；
C、注入推进：在(1100～1150)℃的温度下，通N2(90～180)分钟；
D、光刻形成漂移区窗口图形，注入砷(或磷)离子形成N-，注入剂量(1～3)×1012cm～2，能量(40～60)KeV；
E、用LPCVD工艺在硅片表面依次淀积(8000～10000)
Figure FSA00000071242900011
二氧化硅和(2000～4000)
Figure FSA00000071242900012
掺砷多晶硅；
F、光刻形成有源区窗口图形，并刻蚀掉窗口内的(8000～10000)
Figure FSA00000071242900013
二氧化硅和(2000～4000)
Figure FSA00000071242900014
掺砷多晶硅；
G、栅氧化：在(900～1000)℃温度下，氧气环境中，氧化生长(400～600)
Figure FSA00000071242900015
氧化层；
H、用LPCVD工艺在硅片表面淀积(3000～6000)
Figure FSA00000071242900016
掺砷多晶硅；
I、用RIE回刻硅片表面淀积(3000～6000)
Figure FSA00000071242900017
掺砷多晶硅，形成侧墙多晶硅栅；
J、用LPCVD工艺在硅片表面淀积4000
Figure FSA00000071242900018
～8000
Figure FSA00000071242900019
二氧化硅(图10)；
K、用RIE回刻硅片表面淀积3400
Figure FSA000000712429000110
～6600
Figure FSA000000712429000111
二氧化硅，形成二氧化硅侧墙；
L、沟道注入BF2 +，注入剂量(3～7)×1013cm～2，能量(50～70)KeV；M、沟道推进，在(1000～1100)℃温度下，氮气环境中，推进(100～200)分钟，形成沟道P型掺杂区；
N、光刻并刻蚀(2000～4000)掺砷多晶硅形成多晶硅帽子；
O、光刻并刻蚀(8000～10000)
Figure FSA00000071242900022
二氧化硅形成漏接触窗口；
P、源漏注入砷离子，注入剂量(5～7)×1015m～2，能量(60～80)KeV，并在(900～960)℃温度下，氮气环境中，推进(10～20)分钟，形成源和漏接触区N+；
Q、用LPCVD工艺在硅片表面分别淀积(4000～6000)
Figure FSA00000071242900023
SiO2和(1000～1500)氮化硅；
R、用RIE回刻硅片表面淀积的(4000～6000)
Figure FSA00000071242900025
SiO2和(1000～1500)
Figure FSA00000071242900026
氮化硅，形成侧墙；
S、在硅片表面溅射金属钴，并在(400～500)℃，氮气环境中退火(30～60)秒，分别在源漏区硅表面和栅区多晶硅表面形成金属硅化物；
T、用LPCVD工艺在硅片表面分别淀积(4000～6000)
Figure FSA00000071242900027
SiO2；
U、光刻并刻蚀(4000～6000)
Figure FSA00000071242900028
SiO2形成源、栅和漏金属接触孔；
V、在硅片表面溅射Ti(500～1500)
Figure FSA00000071242900029
/WN(1000～3000)
Figure FSA000000712429000210
/Au(500～1500)
Figure FSA000000712429000211
；光刻电镀区，选择电镀金，镀层厚度(1.2～2.5)μm；反刻形成金属电极，即源电极S、栅电极G和漏电极D；
W、采用平面磨床对硅片进行背面磨片，将硅片减薄到(80～100)μm；对硅片依次进行甲苯和丙酮清洗；蒸发Ti(500～1500)
Figure FSA000000712429000212
/Ni(3000～5000)
Figure FSA000000712429000213
/Au(3000～5000)
Figure FSA000000712429000214
形成下电极，即背面源S。
CN 201010138226 2010-04-02 2010-04-02 一种自对准亚微米栅结构及其制作方法 Expired - Fee Related CN101807597B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010138226 CN101807597B (zh) 2010-04-02 2010-04-02 一种自对准亚微米栅结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010138226 CN101807597B (zh) 2010-04-02 2010-04-02 一种自对准亚微米栅结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101807597A true CN101807597A (zh) 2010-08-18
CN101807597B CN101807597B (zh) 2012-12-05

Family

ID=42609303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010138226 Expired - Fee Related CN101807597B (zh) 2010-04-02 2010-04-02 一种自对准亚微米栅结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101807597B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760771A (zh) * 2012-07-30 2012-10-31 昆山华太电子技术有限公司 用于rf-ldmos器件的新型栅结构
CN103681842A (zh) * 2012-09-14 2014-03-26 北大方正集团有限公司 一种vdmos管以及vdmos管的制造方法
CN103681838A (zh) * 2012-09-06 2014-03-26 朱江 一种肖特基mos半导体装置及其制备方法
CN110429030A (zh) * 2019-07-30 2019-11-08 中国电子科技集团公司第十三研究所 纳米栅及纳米栅器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691295A (zh) * 2004-04-23 2005-11-02 中国科学院微电子研究所 用于射频横向扩散场效应晶体管的自对准硅化物方法
US20060113588A1 (en) * 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
US20070173004A1 (en) * 2006-01-26 2007-07-26 Hall Mark D EPI T-gate structure for CoSi2 extendibility

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691295A (zh) * 2004-04-23 2005-11-02 中国科学院微电子研究所 用于射频横向扩散场效应晶体管的自对准硅化物方法
US20060113588A1 (en) * 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
US20070173004A1 (en) * 2006-01-26 2007-07-26 Hall Mark D EPI T-gate structure for CoSi2 extendibility

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760771A (zh) * 2012-07-30 2012-10-31 昆山华太电子技术有限公司 用于rf-ldmos器件的新型栅结构
CN103681838A (zh) * 2012-09-06 2014-03-26 朱江 一种肖特基mos半导体装置及其制备方法
CN103681842A (zh) * 2012-09-14 2014-03-26 北大方正集团有限公司 一种vdmos管以及vdmos管的制造方法
CN110429030A (zh) * 2019-07-30 2019-11-08 中国电子科技集团公司第十三研究所 纳米栅及纳米栅器件的制备方法

Also Published As

Publication number Publication date
CN101807597B (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
CN107978635B (zh) 一种半导体器件及其制造方法和电子装置
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN208767305U (zh) 屏蔽栅极场效应晶体管
CN102184954A (zh) 应变Ge沟道器件及其形成方法
US6165857A (en) Method for forming a transistor with selective epitaxial growth film
CN101807597B (zh) 一种自对准亚微米栅结构及其制作方法
CN102856179B (zh) 半导体器件的形成方法
CN104576732A (zh) 一种寄生FinFET的横向双扩散半导体器件
CN102738178B (zh) 一种基于自对准工艺的双多晶SOI SiGe HBT集成器件及制备方法
CN102723361B (zh) 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法
TW200418128A (en) High density trench power MOSFET structure and method thereof
CN104485353B (zh) 具有u形隧穿绝缘层的绝缘栅隧穿双极晶体管及制造工艺
CN102751292B (zh) 一种基于三多晶SiGe HBT的混合晶面应变BiCMOS集成器件及制备方法
CN115101476B (zh) 一种提高电流能力的对称碳化硅mosfet的制造方法
CN112086360B (zh) 一种SiC平面MOSFET及其自对准工艺
CN102738155B (zh) 一种混合晶面双多晶BiCMOS集成器件及制备方法
CN104022153B (zh) 带有张应变薄膜应变源的双栅场效应晶体管及其制备方法
CN110993692B (zh) 隧穿场效应晶体管及其制作方法
CN102738165B (zh) 一种混合晶面平面应变BiCMOS集成器件及制备方法
CN207116439U (zh) 新型沟槽式碳化硅mos管
CN102820306B (zh) 一种三多晶应变SiGe BiCMOS集成器件及制备方法
CN102751283B (zh) 一种混合晶面应变Si应变SiGe平面BiCMOS集成器件及制备方法
CN102751279B (zh) 一种基于晶面选择的双应变BiCMOS集成器件及制备方法
CN102738166B (zh) 一种混合晶面三应变BiCMOS集成器件及制备方法
TWI231571B (en) A power MOSFET structure and method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160923

Address after: 225101 No. 188 east Wu State Road, Jiangsu, Yangzhou

Patentee after: YANGZHOU GUOYU ELECTRONICS Co.,Ltd.

Address before: 210016 Zhongshan East Road, Jiangsu, China, No. 524, No.

Patentee before: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.55 Research Institute

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121205

CF01 Termination of patent right due to non-payment of annual fee