CN1790737A

CN1790737A - 一种igbt及其制造方法

Info

Publication number: CN1790737A
Application number: CN 200410093011
Authority: CN
Inventors: 居宇涵
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2004-12-15
Filing date: 2004-12-15
Publication date: 2006-06-21

Abstract

本发明公开了一种新型的IGBT以及制造该IGBT的方法，该IGBT由NMOS管驱动一个NPN或者PNP的双极管。本发明中使用了垂直MOS管，在制造过程中需要进行沟槽光刻、刻蚀以形成栅极。该方法制造的IGBT占用较小的芯片面积，可以提高芯片的集成程度。

Description

一种IGBT及其制造方法

技术领域

本发明涉及集成电路制造领域，尤其是涉及一种新型的绝缘栅型双极晶体管(Insulated Gate Bipolar Transistor，以下简称IGBT)及该IGBT制造方法。

背景技术

随着集成电路的发展，IGBT的应用越来越广泛。IGBT不仅应用于开关电路，还广泛用于放大电路，变频调速等许多方面。已有的IGBT是由一个水平的MOS管驱动一个垂直的双极晶体管。由于已有IGBT中的MOS管相对UMOS(U形深沟槽垂直MOS管，以下简称UMOS)管占用的芯片面积较大，且其导通电阻较UMOS的高，而电流密度较UMOS低，造成已有技术中的IGBT占用较大的芯片面积等缺点。

已有IGBT的制造工艺包括以下步骤：第一步，在P型硅片上生长N-外延；第二步，阱区光刻；第三步，阱注入、扩散；第四步，发射区光刻；第五步，发射区注入、扩散；第六步，栅氧生长；第七步，多晶硅(栅)淀积；第八步，栅极光刻、刻蚀；第九步，接触孔形成；第十步，金属层淀积、光刻、刻蚀；第十一步，硅片背面减薄、金属化。

发明内容

本发明所要解决的技术问题是提供一种新型的IGBT及其制造方法，能够减少IGBT所占用的芯片面积，提高集成电路的集成程度。

为解决上述技术问题，本发明的一种IGBT其包括一个NMOS管和一个由该NMOS管驱动的PNP双极管。

制造上述的IGBT的方法，包括以下步骤：第一步，在P型硅片上生长N-外延；第二步，沟槽光刻、刻蚀；第三步，栅氧生长；第四步，多晶硅(栅)淀积、回刻；第五步，阱注入、扩散；第六步，源区光刻；第七步，源注入、扩散；第八步，接触孔形成；第九步，金属层淀积、光刻、刻蚀；第十步，硅片背面减薄、金属化。

为解决上述技术问题，本发明的一种IGBT，包括一个NMOS管和一个由该NMOS管驱动的NPN双极管。

制造上述IGBT的方法，其特征在于，包括以下步骤：第一步，在N型硅片上生长N-外延；第二步，沟槽光刻、刻蚀；第三步，栅氧生长；第四步，多晶硅(栅)淀积、回刻；第五步，阱注入、扩散；第六步，发射区光刻；第七步，发射区注入、扩散；第八步，源区光刻；第九步，源区注入、快速退火；第十步，接触孔形成；第十一步，金属层淀积、光刻、刻蚀；第十二步，硅片背面减薄、金属化。

本发明一种IGBT的制造方法，采用UMOS管取代已有技术中的MOS管驱动一个垂直的双极晶体管，节约IGBT占用的芯片面积。

附图说明

图1为本发明NMOS+PNP型IGBT的结构图；

图2为本发明制造上述NMOS+PNP型IGBT的方法流程图；

图3为本发明NMOS+NPN型GBT的结构图；

图4为本发明制造上述NMOS+NPN型IGBT的方法流程图。

具体实施方式

如图1所示，P型硅基板与N型外延层以及注入后形成的P-区构成了IGBT器件中的PNP双极晶体管。而U形沟槽经过氧化，多晶硅填充后成为MOS管的栅极，沟槽内的多晶硅互相连通并在外围的宽沟槽上引出。而N-外延层、注入后的P区和表面的N+区则分别为源区、体区与漏区，与栅极一起构成了NMOS管。将图中的P区与N区互换即可制成PMOS+NPN器件。如图3所示，制造该NMOS+PNP型IGBT的方法步骤如下，首先，须在N+基片上生长N-外延，按照击穿电压不同要求，外延层厚度随之变化。外延层厚度即基区宽度，要根据放大倍数与击穿电压的要求做综合考虑。其次，沟槽刻蚀。沟槽深度对击穿电压亦有影响，须根据性能要求刻蚀出不同深度的沟槽。再进行栅氧生长，栅多晶硅淀积并回刻，以形成栅电极。对于该NMOS+PNP管，阱区同时为双极性晶体管的集电区。如有必要，可增加一次阱区光刻与注入以改变杂质分布情况。使P-区能同时满足双极性晶体管与MOSFET的需要。再进行源区(发射区)光刻、注入、扩散。再进行硼磷硅玻璃(Boron Phosphorus Silicon Glass，简称BPSG)淀积，接触孔光刻、刻蚀。如果使用硅来形成金属与硅的欧姆接触，则接触孔只需一次光刻。如果用大剂量注入的方法来形成欧姆接触，那么NMOS+PNP器件需注入P型杂质。最后进行金属化和背面减薄，金属化。

如图2所示的器件与NMOS驱动PNP晶体管的传统IGBT不同，它是由一个NMOS管驱动一个NPN的双极晶体管。普通深沟槽型MOSFET中，电流通道为沿着沟槽侧壁的反型层。而本发明所示的器件中，MOS管的源极不再引出，而是用金属层将它与晶体管的基区连接。通过MOS管的电流作为双极晶体管的基极电流，用于驱动NPN晶体管。而晶体管的结面积比MOS管反型层的面积大许多，因此可以承受大得多的电流密度。如图4所示，制造该NMOS+NPN型IGBT的步骤如下，首先，在P+基片上生长N-外延，按照击穿电压不同要求，外延层厚度随之变化。其次，沟槽刻蚀。沟槽深度对击穿电压亦有影响，须根据性能要求刻蚀出不同深度的沟槽。再进行栅氧生长，栅多晶硅淀积并回刻，以形成栅电极。再进行源区(发射区)光刻、注入、扩散。对于该NMOS+NPN结构，如需要较大的放大倍数，可采用多次注入后再扩散的方法来获得较深且浓度分布均匀的发射结，以此减小基区宽度。再进行BPSG淀积，接触孔光刻、刻蚀。如果使用硅来形成金属与硅的欧姆接触，则接触孔只需一次光刻。如果用大剂量注入的方法来形成欧姆接触，NMOS+NPN器件则需要两次光刻，分别形成连接源区与基区的接触孔和发射区的接触孔。其中连接源区与基区的接触孔需注入P型杂质，其注入剂量应比源区注入剂量小。而发射区上的接触孔需注入N型杂质，若发射区浓度高，亦可不注入。最后进行金属化和背面减薄，金属化。

采用本发明的方法，除了NMOS+PNP与NMOS+NPN两种结构外，还可以方便地做成PMOS+NPN，PMOS+PNP结构的IGBT。

采用本发明的制造IGBT的方法制造的IGBT以UMOS管驱动一个垂直的双极晶体管，节约了IGBT占用的芯片面积，解决了本发明要解决的技术问题。

Claims

1.一种IGBT，其特征在于：其包括一个NMOS管和一个由该NMOS管驱动的PNP双极管。

2.一种制造权利要求1的IGBT的方法，其特征在于，包括以下步骤：

第一步，在P型硅片上生长N-外延；

第二步，沟槽光刻、刻蚀；

第三步，栅氧生长；

第四步，多晶硅(栅)淀积、回刻；

第五步，阱注入、扩散；

第六步，源区光刻；

第七步，源注入、扩散；

第八步，接触孔形成；

第九步，金属层淀积、光刻、刻蚀；

第十步，硅片背面减薄、金属化。

3.一种IGBT，其特征在于：其包括一个NMOS管和一个由该NMOS管驱动的NPN双极管。

4.一种制造权利要求3的IGBT的方法，其特征在于，包括以下步骤：

第一步，在N型硅片上生长N-外延；

第二步，沟槽光刻、刻蚀；

第三步，栅氧生长；

第四步，多晶硅(栅)淀积、回刻；

第五步，阱注入、扩散；

第六步，发射区光刻；

第七步，发射区注入、扩散；

第八步，源区光刻；

第九步，源区注入、快速退火；

第十步，接触孔形成；

第十一步，金属层淀积、光刻、刻蚀；

第十二步，硅片背面减薄、金属化。