CN101350304B - 寄生npn晶体管制造方法及结构 - Google Patents

寄生npn晶体管制造方法及结构 Download PDF

Info

Publication number
CN101350304B
CN101350304B CN2007100939541A CN200710093954A CN101350304B CN 101350304 B CN101350304 B CN 101350304B CN 2007100939541 A CN2007100939541 A CN 2007100939541A CN 200710093954 A CN200710093954 A CN 200710093954A CN 101350304 B CN101350304 B CN 101350304B
Authority
CN
China
Prior art keywords
type
trap
npn transistor
diffused layer
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100939541A
Other languages
English (en)
Other versions
CN101350304A (zh
Inventor
王乐
雷明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2007100939541A priority Critical patent/CN101350304B/zh
Publication of CN101350304A publication Critical patent/CN101350304A/zh
Application granted granted Critical
Publication of CN101350304B publication Critical patent/CN101350304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种寄生NPN晶体管制造方法及结构，通过在NPN晶体管的基区窗口内，采用轻掺杂工艺离子注入N型杂质，改变了NPN晶体管的结构，从而相当于在其中产生一个纵向PNP晶体管，从而实现可在不影响BCD/BICOM器件中其他器件性能的情况下，提高寄生NPN晶体管的放大增益。在本发明中，所述离子注入N型杂质包括两次离子注入过程：一次为采用轻掺杂工艺离子注入P型杂质；还有一次为采用大角度工艺离子注入N型杂质。

Description

寄生NPN晶体管制造方法及结构
技术领域
本发明涉及一种寄生NPN晶体管的制造方法；为此，本发明还涉及一种使用所述制造方法形成的寄生NPN晶体管。
背景技术
对于BICMOS/BCD器件，由于工艺流程所限，大多数双极型晶体管采用寄生的方法来实现其构造的，其结构如图1所示。但是，如果要调整寄生晶体管放大增益，则会影响其它器件性能，因此一般采用牺牲寄生晶体管能力来确保整个器件性能不受影响，这样一来使得寄生晶体管的应用受到限制。
发明内容
本发明要解决的技术问题是提供一种寄生NPN晶体管制造方法，可有效提高BCD/BICOM器件中寄生NPN晶体管的放大增益，同时不会对其他器件的性能造成影响。
为解决上述技术问题，本发明提供了一种寄生NPN晶体管制造方法，包括以下步骤：
(1)在衬底201进行埋层注入和扩散，形成N型埋入扩散层203和P型埋入扩散层204；
(2)去除步骤(1)中产生的埋层氧化层，然后在所述衬底201上生长外延层202；
(3)进行高压N阱206及高压P阱205离子注入和推进；
(4)在所述外延层202上形成LOCOS氧化膜207；
(5)在集电区窗口内，进行低压N阱208注入；
(6)在基区窗口内，采用轻掺杂工艺在所述高压P阱205上离子注入N型杂质，形成N型扩散层209；
(7)进行MOS源/漏注入。
其中，所述步骤(6)中离子注入N型杂质包括两次离子注入过程：一次为采用轻掺杂工艺离子注入P型杂质；还有一次为采用大角度工艺离子注入N型杂质。
本发明还提供了一种使用上述制造方法形成的寄生NPN晶体管，包括：P型单晶硅衬底201、N型埋入扩散层203、P型埋入扩散层204、外延层202、高压P阱205、高压N阱206、低压N阱208、LOCOS氧化膜207、形成在集电区窗口内的第一N型扩散层210和形成在发射区窗口内的第二N型扩散层212；还包括：形成在基区窗口内的第三N型扩散层209和P型扩散层211；所述P型扩散层211在所述N型扩散层209上面，并且所述N型扩散层209形成在所述高压P阱205上，并且所述P型扩散层211与基极电极相连接。
本发明由于采用了上述技术方案，具有这样的有益效果，即利用N型离子注入改变了NPN晶体管的结构，从而相当于在PNP晶体管中产生了一个纵向PNP晶体管，实现了可在不影响BCD/BICOM器件中其他器件性能的情况下，提高寄生NPN晶体管的放大增益。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为现有技术中寄生NPN晶体管的剖面图；
图2为本发明实施例的寄生NPN晶体管的剖面图。
具体实施方式
对照图2，在一个实施例中，为了能够提高寄生NPN晶体管放大增益，可通过以下方法来制造：
第一步，准备P型单晶硅衬底201。然后，使用公知的光刻技术，从衬底201的表面N型杂质，例如As(砷)或Sb(锑)等离子的注入与扩散，从而形成N型埋入扩散层203。接着，使用公知的光刻技术，从衬底201的表面进行P型杂质，例如硼(B)等离子的注入与扩散，形成P型埋入扩散层204。
第二步，由于在对N型埋入扩散层203进行推进时，会生长一层厚度为约2300～3000
Figure S07193953720070820C00001165158QIETU
的埋层氧化层，因此在本步中需先使用湿法(如化学试剂氢氟酸等)去除该层埋层氧化层，然后再将衬底201放置在外延生长装置的支承器上，在衬底201上生长一层厚度为3～8um、电阻率为5～10Ω·cm的外延层(EPI)202。
第三步，使用公知的光刻技术，在所述外延层202的表面进行高压N阱206及高压P阱205注入和推进，以作为高压器件的主体部分(body)，在本发明中所述高压N阱和高压P阱用作寄生NPN晶体管的基区。
第四步，采用硅的局部氧化(LOCOS)工艺，在外延层202上形成LOCOS氧化膜207，从而实现有源区(Active)的隔离，形成集电区窗口、基区窗口和发射区窗口；在一个实施例中，所述LOCOS氧化膜207平坦处的厚度为
Figure S07193954120070820D000041
第五步，在集电区窗口内，进行低压N阱208注入，以形成集电区的引出，减少串联电阻。
第六步，在本发明所述NPN晶体管的基区窗口内，采用轻掺杂(LDD)工艺在高压P阱205上离子注入N型杂质，如磷，形成N型扩散层209。在一个优选实施例中，所述N型扩散层209是通过两次离子注入来实现的：
其中一次离子注入过程为：采用LDD工艺离子注入P型杂质，在一个优选实施例中，所注入的P型杂质为硼离子，其注入条件为：加速电压为33keV～36keV，导入量为7E12～9E12，注入角度为0～2度；在一最佳实施例中，所述加速电压取30keV，导入量取8E12，注入角度取0度。
还有一次离子注入过程为：采用大角度(Halo)工艺离子注入N型杂质，例如，在一个优选实施例中，所注入的N型杂质为磷离子，其注入条件为：加速电压为60keV～80keV，导入量为2E13～5E13，注入角度为12～18度；在一最佳实施例中，所述加速电压取70keV，导入量取3.5E13，注入角度取15度。
第七步，进行MOS源/漏注入。即，在本发明所述NPN晶体管的集电区窗口、发射区窗口内分别离子注入N型杂质，形成N型扩散区210和212；在基区窗口内再离子注入P型杂质，形成P型扩散区211，因此在基区就相当于形成了一个纵向的PNP晶体管，从而可有助于提高NPN晶体管的放大增益。
然后，再通过生长绝缘层213，分别加入集电极214、基极215和发射极216的电极，就实现了本发明所述的寄生NPN晶体管。
因此，在一个实施例中，如图2所示，本发明所述寄生NPN晶体管包括：P型单晶硅衬底201、N型埋入扩散层203、P型埋入扩散层204、外延层202、高压P阱205、高压N阱206、低压N阱208、LOCOS氧化膜207、形成在基区窗口内的N型扩散层209和P型扩散层211、形成在集电区窗口内的N型扩散层210、形成在发射区窗口内的N型扩散层212。
所述外延层202形成于P型单晶硅衬底201上，并且在所述衬底201和外延层202上形成有N型埋入扩散层203和P型埋入扩散层204。
所述高压P阱205和所述高压N阱206均形成在外延层202上；而所述低压N阱则形成在由所述LOCOS氧化膜207隔离而成的集电区窗口内。
所述N型扩散层210形成在集电区窗口内，并且形成在所述低压N阱208上，该层作为集电区域使用，与集电极214相连接。
所述N型扩散层212形成在发射区窗口内，并且形成在所述高压P阱205上，该层作为发射区域使用，与发射电极相连接。
所述N型扩散层209和P型扩散层211均形成在基区窗口内，所述P型扩散层211在所述N型扩散层209上面，并且所述N型扩散层209形成在所述高压P阱205上；这两层一同作为基区区域使用，并且所述P型扩散层211与基极215电极相连接。

Claims (6)

1.一种寄生NPN晶体管制造方法，包括：
(1)在衬底(201)进行埋层注入和扩散，形成N型埋入扩散层(203)和P型埋入扩散层(204)；
(2)去除步骤(1)中产生的埋层氧化层，然后在所述衬底(201)上生长外延层(202)；
(3)进行高压N阱(206)及高压P阱(205)离子注入和推进；
(4)在所述外延层(202)上形成LOCOS氧化膜(207)；
(5)在集电区窗口内，进行低压N阱(208)注入；
(7)进行MOS源/漏注入；
其特征在于：
在所述步骤(5)和(7)之间还包括步骤：
(6)在基区窗口内，采用轻掺杂工艺在所述高压P阱(205)上离子注入N型杂质，形成N型扩散层(209)；
所述步骤(6)中形成N型扩散层(209)的过程包括两次离子注入过程：一次为采用轻掺杂工艺离子注入P型杂质；还有一次为采用大角度工艺离子注入N型杂质。
2.根据权利要求1所述的寄生NPN晶体管制造方法，其特征在于，所注入的P型杂质为硼离子，其注入条件为：加速电压为33keV～36keV，导入量为7E12～9E12，注入角度为0～2度。
3.根据权利要求1所述的寄生NPN晶体管制造方法，其特征在于，注入P型杂质为硼离子时的注入条件为：加速电压为30keV，导入量为8E12，注入角度为0度。
4.根据权利要求2或3所述的寄生NPN晶体管制造方法，其特征在于，所述步骤(6)中注入的N型杂质为磷离子，其注入条件为：加速电压为60keV～80keV，导入量为2E13～5E13，注入角度为12～18度。
5.根据权利要求4所述的寄生NPN晶体管制造方法，其特征在于，所述步骤(6)中注入N型杂质时的注入条件为：所述加速电压为70keV，导入量为3.5E13，注入角度为15度。
6.一种使用权利要求1所述方法形成的寄生NPN晶体管，包括：P型单晶硅衬底(201)、N型埋入扩散层(203)、P型埋入扩散层(204)、外延层(202)、高压P阱(205)、高压N阱(206)、低压N阱(208)、LOCOS氧化膜(207)、形成在集电区窗口内的第一N型扩散层(210)和形成在发射区窗口内的第二N型扩散层(212)，其特征在于，还包括：形成在基区窗口内的第三N型扩散层(209)和P型扩散层(211)；所述P型扩散层(211)在所述第三N型扩散层(209)上面，并且所述第三N型扩散层(209)形成在所述高压P阱(205)上，并且所述P型扩散层(211)与基极电极相连接。
CN2007100939541A 2007-07-17 2007-07-17 寄生npn晶体管制造方法及结构 Active CN101350304B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100939541A CN101350304B (zh) 2007-07-17 2007-07-17 寄生npn晶体管制造方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100939541A CN101350304B (zh) 2007-07-17 2007-07-17 寄生npn晶体管制造方法及结构

Publications (2)

Publication Number Publication Date
CN101350304A CN101350304A (zh) 2009-01-21
CN101350304B true CN101350304B (zh) 2010-09-29

Family

ID=40269028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100939541A Active CN101350304B (zh) 2007-07-17 2007-07-17 寄生npn晶体管制造方法及结构

Country Status (1)

Country Link
CN (1) CN101350304B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737970B (zh) * 2011-04-01 2015-04-22 无锡华润上华半导体有限公司 半导体器件及其栅介质层制造方法
CN102820332B (zh) * 2011-06-08 2016-04-27 无锡华润上华半导体有限公司 与mos管集成的垂直型双极结型晶体管及其制备方法
CN102664161B (zh) 2012-05-25 2016-11-16 杭州士兰集成电路有限公司 高压bcd工艺中高压器件的隔离结构及其制造方法
CN116884832B (zh) * 2023-09-06 2023-12-15 合肥晶合集成电路股份有限公司 半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155572A (en) * 1990-04-10 1992-10-13 International Business Machines Corporation Vertical isolated-collector PNP transistor structure
US5545918A (en) * 1992-03-10 1996-08-13 Analog Devices, Inc. Circuit construction for controlling saturation of a transistor
CN1790737A (zh) * 2004-12-15 2006-06-21 上海华虹Nec电子有限公司 一种igbt及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155572A (en) * 1990-04-10 1992-10-13 International Business Machines Corporation Vertical isolated-collector PNP transistor structure
US5545918A (en) * 1992-03-10 1996-08-13 Analog Devices, Inc. Circuit construction for controlling saturation of a transistor
CN1790737A (zh) * 2004-12-15 2006-06-21 上海华虹Nec电子有限公司 一种igbt及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭56-148860A 1981.11.18

Also Published As

Publication number Publication date
CN101350304A (zh) 2009-01-21

Similar Documents

Publication Publication Date Title
CN102110709B (zh) BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
US6093613A (en) Method for making high gain lateral PNP and NPN bipolar transistor compatible with CMOS for making BICMOS circuits
JPH0315346B2 (zh)
CN101431057B (zh) 一种两次刻蚀单层多晶硅的高功率bcd工艺
CN101350304B (zh) 寄生npn晶体管制造方法及结构
CN104658913B (zh) Nldmos的制造方法
CN100530683C (zh) 半导体装置及其制造方法
US8790984B2 (en) High-beta bipolar junction transistor and method of manufacture
CN102376776B (zh) BiCMOS工艺中的寄生PIN二极管及制造方法
KR20140051353A (ko) 고 전압 mosfet과 이의 제조방법
CN101136335A (zh) 半导体器件及其制造方法
JPH09186171A (ja) バイポーラトランジスタの製造方法
CN101916724A (zh) 一种晶体管的制作方法
CN101465350A (zh) 半导体器件及其制造方法
CN107393872B (zh) 一种bcd工艺中寄生型npn三极管的制作方法
CN106486359B (zh) 一种射频三极管的制作方法及射频三极管
US20220285564A1 (en) Buried Zener Design
KR100455695B1 (ko) 횡방향 트랜지스터 및 그 제조 방법
KR100648284B1 (ko) 바이폴라 트랜지스터 형성 방법 및 그에 따른 바이폴라트랜지스터
KR100925642B1 (ko) 바이폴라 트랜지스터의 제조방법
WO2016119477A1 (zh) 平板型rom器件的制备方法
KR0186022B1 (ko) 바이폴라 npn 트랜지스터 제조방법
JPH03222357A (ja) 半導体装置及びその製造方法
CN104576364A (zh) 垂直型npn器件的制造方法
JPH0621077A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.