CN101431057B - 一种两次刻蚀单层多晶硅的高功率bcd工艺 - Google Patents

Abstract

一种两次刻蚀单层多晶硅的高功率BCD工艺，属于半导体器件及集成电路，具体涉及BCD器件的制造方法。包括衬底预氧、NBL、PBL；外延生长；ISO；Nsink；PCH和NCH注入；栅氧化层生长；PBASE、PBODY1和PBODY2区硼注入；多晶硅参杂；刻出VDMOS以外的多晶硅；NLDD；NSD、PSD等步骤。本发明采用淀积一次多晶硅，两次刻蚀多晶硅后进行多晶硅掺杂的方法避免了多晶后续工艺的高温过程中多晶硅中的掺杂离子对栅氧及沟道区的影响，解决了热过程中栅氧易被破坏的难题。可在单一芯片上集成包括高压VDMOS、高压PMOS、高压NPN、高压PNP、低压NPN、衬底PNP、横向PNP、低压NMOS、低压PMOS、低压二极管、高压二极管、齐纳二极管以及各类电容电阻在内的多种器件。具有高功率、集成器件多、工艺易于实现、器件性能稳定和兼容性好的特点。

Description

一种两次刻蚀单层多晶硅的高功率BCD工艺

技术领域

本发明属于电子技术领域，涉及半导体器件及集成电路，具体涉及BCD(Bipolar、CMOS、DMOS)器件的制造方法。

背景技术

BCD工艺是一种单片集成工艺技术，这种技术能够在同一芯片上制作Bipolar、CMOS和DMOS器件，简称为BCD工艺。由于BCD工艺综合了以上三种器件各自的优点，这使基于BCD的产品可以集成复杂的控制功能，使它已成为功率集成电路的主流工艺技术。对于BCD工艺可以对于不同的电路选择不同的器件来达到相应子电路的最优化，实现整个电路的低功耗、高集成度、高速度、高驱动能力、大电流的要求。

这种技术为设计复杂的包括模拟、数字以及功率要求的智能功率ICs提供了理想的设计平台，实现整个电路的低功耗、高集成度、高速度、高驱动能力、大电流的要求。这套技术已经发展了多年，有许多成熟的工艺方案。近几年来BCD工艺主要向高压，高功率，高密度方向发展。其中高功率方面国际上主要的电压范围是40V-90V，主要的应用为汽车电子。它的需求特点是大电流驱动能力、中等电压。国际上比较成熟的BCD工艺如ANTONIO提出的70V Multipower BCD工艺，该工艺具有器件结构简单，器件间兼容性好的特点。另一种如80V(LDMOS)的BCD5工艺，该工艺具有高密度高性能的特点，其它的还有如飞思卡尔的Smart MOS技术、意法半导体的BCD8、NXP的A-BCD技术等。国内BCD工艺起步晚，大多不太成熟，华虹NEC即将推出我国第一款0.35μm 40V BCD工艺将弥补我国高功率BCD工艺空白。然而这些BCD工艺都存在一些弱点如：对工艺要求高，成本高，实现器件种类有限，某些器件性能不够稳定，特别是国内BCD工艺在高功率方面不够成熟，耐压做不上去将严重限制BCD工艺的应用。传统的BCD工艺在制作VDMOS管的过程中普遍存在一个问题，即饱和掺杂的多晶硅在经历较长时间的高温退火热过程时栅区离子容易穿过栅氧从而进入沟道区，这不但破坏了栅氧而且改变了沟道区的掺杂浓度，严重时会造成栅源漏短接，导致器件失效。

发明内容

本发明提供一种两次刻蚀单层多晶硅的高功率BCD工艺，具有高功率、集成器件多、工艺易于实现、器件性能稳定和兼容性好的特点。采用本发明可在单一芯片上集成包括高压VDMOS、高压PMOS、高压NPN、高压PNP、低压NPN、衬底PNP、横向PNP、低压NMOS、低压PMOS、低压二极管、高压二极管、齐纳二极管以及各类电容电阻在内的多种器件。本发明采用淀积一次多晶硅，两次刻蚀多晶硅后进行多晶硅搀杂的方法避免了多晶后续工艺的高温过程中多晶硅中的掺杂离子对栅氧及沟道区的影响，解决了热过程中栅氧易被破坏的难题。

本发明的技术方案为：

一种两次刻蚀单层多晶硅的高功率BCD工艺，如图1所示，包括如下顺序步骤：

步骤1：先对P型衬底进行预氧化，然后采用离子注入法形成N埋层(NBL)，再采用扩散掺杂法形成P埋层(PBL)；

步骤2：生长外延层；

步骤3：先进行与P埋层对通隔离(即ISO)的硼注入，然后进行VDMOS管JFET区磷注入调整和P阱硼离子注入，再进行一次退火预推结；

步骤4：先进行将N埋层接出(即Nsink)的磷注入，然后进行第一次Nsink推结；

步骤5：进行P沟阻(PCH)和N沟阻(NCH)注入后，淀积Si₃N₄，然后进行有源区(ACTIV)刻蚀，推PCH、NCH的同时进行第二次Nsink推结，再生长场氧，最后刻出VDMOS体区；

步骤6：在生长栅氧化层前预氧、漂预氧、通过对所有有源区注入离子进行第一次阈值电压调整、通过VTH版注入离子对NMOS管和PMOS管的有源区进行第二次阈值电压调整，再预栅氧、漂预栅氧；

步骤7：先生长栅氧化层，然后淀积多晶硅，再用Etchpoly版刻多晶硅，刻出PBASE区、PBODY1区和PBODY2区；

步骤8：进行PBASE硼注入、PBODY1硼注入和PBODY2硼注入，然后退火推结；

步骤9：引入SHIELD版保护PBASE区、PBODY1区和PBODY2区，对多晶硅进行注入掺杂；

步骤10：刻出VDMOS以外的多晶硅区域；

步骤11：NLDD磷注入并推结；

步骤12：NSD源漏区磷注入，PSD源漏区硼注入；

步骤13：生长欧姆孔、淀积金属1、刻VIA孔、淀积金属2、钝化和刻PAD。

上述方案中，所述步骤1的具体步骤是：选择<100>晶面的衬底，做好对位标记；初氧生成1±0.1μm的氧化层；用光刻胶定位N埋层区域，生长厚度为20±2nm的氧化层，注入剂量为5E15的砷，N埋层退火推结；P埋层区域光刻定位，P埋层扩散掺杂注入剂量为1E21的硼；刻蚀掉所有氧化层。

所述步骤2具体按照现有工艺生长厚度为8～12μmN型外延层，其掺杂浓度为2.5E15。

所述步骤3包括以下具体步骤：初氧；光刻ISO区域并注入剂量为5e15的硼；采用Pbody1版对DMOS管的JFET区注入剂量为1E12的磷；P阱(Pwell)定位并注入剂量为8E12的硼。

所述步骤4包括以下具体工艺步骤：Nsink区域光刻定位并扩散注入剂量为1E21的磷，Nsink第一次推结。

所述步骤5包括以下具体工艺步骤：光刻定位PCH(P沟阻)区域并注入剂量为2.5E15的硼；光刻定位NCH(N沟阻)区域并注入剂量为5E15的磷。

所述步骤6包括以下工艺步骤包括：在有源区生长一层垫氧(几十纳米)；通过对所有有源区注入离子进行有源区第一次阈值注入调整(根据具体需要可不注)并刻蚀掉刚才的垫氧。再长一层氧化层通过VTH版注入离子进行第二次阈值电压调整并漂预栅氧，并去氧。长1.2um±0.12um氧化层作为预栅氧，再刻掉1um左右即去预栅氧。

所述步骤7包括以下具体工艺步骤：先生长厚度为40nm-50nm的栅氧化层，然后淀积一层未掺杂的多晶硅，再用Etchpoly版定位出所有器件的多晶硅栅区域，刻蚀掉PBASE、PBODY1、PBODY2区域上方的多晶硅和氧化层。

所述步骤8包括以下具体工艺步骤：生长Spacer垫氧层；用光刻胶定位出PBASE区域，显影后带胶注入剂量为7E12的硼；用光刻胶定位出PBODY1区域，显影后带胶注入剂量为6E13的硼；用光刻胶定位出PBODY2区域，显影后带胶注入剂量为4E14的硼；在纯氮气氛中进行PBASE、PBODY1和PBODY2区域的预推结。

所述步骤9包括以下具体工艺步骤：用光刻胶定位出SHIELD区域，SHIELD区域为遮挡PBASE、PBODY1和PBODY2区域的区域，采用N型离子注入对多晶硅进行注入掺杂，注入剂量为4E15～1E16。

所述步骤10包括以下具体工艺步骤：采用POLY版刻蚀掉除VDMOS器件区域、普通MOS管的栅区和多晶硅电阻区域以外的多晶硅。

所述步骤11包括以下具体工艺步骤：采用PWELL版光刻定位出NLDD区域并注入剂量为3.5E12的磷；然后在纯氮气氛中进行NLDD推结。

所述步骤12包括以下具体工艺步骤：用光刻胶定位PSD注入区域，进行硼离子带胶注入，注入剂量为2E15；用光刻胶定位NSD注入区域，进行磷离子带胶注入，注入剂量为4E15；然后生长氧化层、氮化层，对NSD区和PSD区进行推结。

所述步骤13为双层金属标准工艺。

本发明的有益效果是：

1、本发明对VDMOS的栅区和其他MOS管栅区的多晶硅采用淀积一次、刻蚀两次的方法。淀积多晶硅时并不对其掺杂，待有较长高温过程的PBASE和PBODY推结后再对之进行注入掺杂，这样有效避免了较长的高温过程导致的多晶硅栅掺杂离子透过栅氧进入沟道区的现象，同时也避免了使用复合栅可能带来的应力损坏。

2、采用本发明的工艺技术，能够将多种器件参数优良的有源和无源器件集成在单片IC上面，能够最大限度满足相关电路设计者要求，使电路设计变得更加灵活可靠。

3、本发明在功率管VDMOS设计上有效地平衡了耐压，面积与导通电阻之间的矛盾，使之在高功率应用中具有耐高压，低导通电阻，较小的面积等优势，适合于大面积集成。耐压能达70V以上。

4、对传统工艺中方形器件表面易漏电的缺点，本发明对大部分器件采用圆形结构有效避免了该问题的产生，提高了器件的可靠性。

5、对于传统BCD工艺纵向NPN开态耐压不易做上去的问题，本发明利用结终端技术对基区掺杂剂量进行多次实验，调试出具有高BV_ceo、较高开态耐压及中等电流放大系数的高压NPN，BV_ceo可达35V以上。

6、在本发明中，增加了PCH与NCH沟阻，防止普通CMOS由于金属连线的作用产生寄生沟道开启，并对NMOS器件作了轻掺杂漏(LDD)工艺，适当提高了它的耐压。

7、本发明采用次表面击穿齐纳二极管结构做出具有低寄生电阻较好温度系数的齐纳二极管。

8、本发明利用长板技术和合理的结构做出了具有较高耐压和极小的沟道长度调制效应的高压PMOS管。耐压能达70V以上。

综上，本发明提供的一种高功率BCD器件的制备方法解决了在热过程中栅氧易被破坏的问题。基于此工艺，可集成齐纳管、普通二极管、普通MOS管、普通BJT；高压二极管、高压BJT、高压PMOS、VDMOS。合理的将低压BiCMOS逻辑驱动与高压DMOS集成在单片IC上。可方便地实现高功率驱动电路、汽车电子类芯片等。

附图说明

图1是本发明工艺流程图。

图2是本发明步骤1实施示意图。

图3是本发明步骤2实施示意图。

图4是本发明步骤3实施示意图。

图5是本发明步骤4实施示意图。

图6是本发明步骤5实施示意图。

图7是本发明步骤6实施示意图。

图8是本发明步骤7实施示意图。

图9是本发明步骤8实施示意图。

图10是本发明步骤9实施示意图。

图11是本发明步骤10实施示意图。

图12是本发明步骤11实施示意图。

图13是本发明步骤12实施示意图。

图14是本发明实现的BCD器件结构示意图。

具体实施方式

下面结合到具体的器件结构图来说明本发明的具体实例。

图1是本发明的具体的工艺流程图，参考图14，本工艺可以集成高压VDMOS、高压PMOS、高压NPN、高压PNP、低压NPN、衬底PNP、横向PNP、低压NMOS、低压PMOS、低压二极管、高压二极管、齐纳二极管以及各类电容电阻在内的多种器件。参考到图1，对于本发明的具体工艺实例包括以下具体工艺步骤。

1.选择所需要的衬底，在这里我们选择用P型<100>晶面的衬底，并做好对位标志。对于其具体工艺步骤包括：初氧生成一层约1μm的氧化层；用光刻胶定位埋层区域NBL，再刻蚀氧化层；生长一层粒子注入的垫氧，注入砷离子。再用光刻胶定位出P⁺型下隔离区ISO，扩散注入硼粒子，剂量为1E21，其具体示意图如图2所示。刻蚀掉所有氧化层。

2.生长11μm磷掺杂外延层，浓度为2.5E15，其具体示意图如图3所示。

3.初氧，生长一层约0.5μm的氧化层；用与产生步骤一中ISO下隔离区时所用光刻版，进行硼离子注入，形成ISO上隔离区域；用PBODY1版注入磷用以调整VDMOS的JFET区电阻；用光刻胶定位出PWELL区域，注入硼，PWELL区域做NMOS管衬底，高压PMOS及低压二极管的飘移区；对于上面三次注入的离子进行通氧气退火，退火过程中生成约0.5μm的氧化层，具体的示意图如图4所示。

4.用光刻胶定位出NSINK区域，注入磷；进行NSINK区域预推结；刻蚀掉所有氧化层。NSINK区域用于连接纵向器件的底端和芯片的表面，这样便于功率集成。具体的示意图如图5所示。

5.淀氧(一般几十纳米厚)；用光刻胶定位出PCH区域，注入硼；用光刻胶定位出NCH区域，注入磷；淀积一层Si₃N₄，对PCH和NCH进行预推结；用光刻胶定位出有源区，进行LOCOS工艺，在表面长一层约600μm的场氧化层，刻蚀掉氮化层；刻出VDMOS体区(非LOCOS工艺)。上述在LOCOS工艺中，对于PCH和NCH都进行再推结，减少了退火过程，其具体的工艺示意图如图6所示。NCH和PCH分别是N型和P型重掺杂区域，用于CMOS管场阻区，防止给金属1加大电压时，下面会有寄生的沟道开启，影响CMOS的性能。其中PCH还用来做衬底PNP的集电极，目的是减小衬底PNP的基极的宽度和增加集电极面积，这样可以增加衬底PNP的电流能力。同时PCH也作为次表面击穿齐纳二极管的重掺杂P区。

6.将所有氧化层刻蚀掉几十纳米(步骤5中的淀氧)；生长一层垫氧，作为调整沟道区的预栅氧；对于整个硅片做轻剂量的注入，目的是进行阈值电压的调整(根据实际需要调整，也可不调)，再用VTH版调整阈值电压(根据实际需要调整，也可不调)；使长栅氧前硅层表面平滑纯净需预淀积一层栅氧，并刻掉预栅氧。其工艺示意图如图7所示。

7.生长栅氧；生长氮化层；淀积未掺杂的多晶硅作为栅区；刻掉PBASE、PBODY1、PBODY2区域多晶硅，用光刻胶定位出PBASE区域。PBASE区域作为普通NPN管的基区，在高压NPN做结终端提高耐压；用光刻胶定位出PBODY1区域。ODY1作为VDMOS体区、高压PNP发射极和集电极、高压二极管漂移区、PBODY电阻以及在普通NPN做结终端提高耐压；接着用光刻胶定位出PBODY2区域。PBODY2剂量大于PBASE，作为高压NPN基区，使之具有较高耐压和较低BETA；其具体的工艺结构图如图8所示。

8.随后进行PBASE、PBODY1、PBODY2的带胶注入并退火推结。其具体的工艺结构图9所示。

9.用光刻胶定位出SHIELD区域，SHIELD区域作用在于保护PBASE、PBODY1、PBPDY2区域后对多晶硅进行注入掺杂。多晶硅之所以放到这里掺杂主要是避开步骤8中较长的高温过程导致栅区注入离子透过栅氧进入沟道区，同时也避免了使用复合栅可能带来的应力损坏。如图10所示。

10.刻出NMOS、PMOS、高压PMOS的多晶硅栅区域以及POLY电阻。图11所示。

11.用光刻胶定位出NLDD(NMOS轻掺杂漏)区域(用PWELL板)；进行NLDD注入，NLDD作为NMOS管源端漂移区，提高其耐压。具体的工艺结构图如图12所示。

12.用NSD版和PSD版分别定位出所有器件的各电极欧姆接触区域，NSD注入通过自对准工艺对VDMOS栅区和POLY电阻进行注入掺杂，使之具有较低方块值。NSD作为所有N型区域与金属接触的欧姆接触接触区包括做NPN的发射极、集电极，PNP的基极，NMOS管的源漏区等；同样PSD作为所有P型区域与金属接触的欧姆接触区包括做PNP的发射极、集电极，NPN的基极，PMOS管的源漏区等。具体的工艺结构图13所示。

13.双层金属标准工艺：生长氧化层；打OMIC孔；淀积第一层金属；淀积氧化层；打VIA孔；淀积第二层金属；钝化、打PAD。工艺完成后的器件结构图如图14所示。

下述表1是采用本发明所述的一种两次刻蚀单层多晶硅的高功率BCD工艺的具体实施方式实现的主要器件的性能参数的测试结果。

表1

器件名称	β	BVceo(V)	BVcbo(V)	器件名称	BVds(V)	Vt(V)	器件名称	方块电阻(欧姆)
									普通npn	120	27	100	NMOS	33	0.8	PWELL电阻	4.2K
高压npn	32	35	95	PMOS	28	-1.5	PBODY电阻	495
									横向pnp	35	50	85	高压PMOS	88	-1	POLY电阻	28
衬底pnp	30	63	72	VDMOS	80	3
									高压pnp	12	60	90	齐纳管	-	6

Claims (10)

1.一种两次刻蚀单层多晶硅的高功率BCD工艺，包括如下顺序步骤：

步骤1：先对P型衬底进行预氧化，然后采用离子注入法形成N埋层，即NBL；再采用扩散掺杂法形成P埋层，即PBL；

步骤2：生长外延层；

步骤3：先进行与P埋层对通隔离，即ISO的硼注入，然后进行VDMOS管JFET区磷注入调整和P阱硼离子注入，再进行一次退火预推结；

步骤4：先进行将N埋层接出，即Nsink的磷注入，然后进行第一次Nsink推结；

步骤5：进行P沟阻和N沟阻注入，即PCH和NCH注入后，淀积Si₃N₄，然后进行有源区刻蚀，然后推PCH、NCH的同时进行第二次Nsink推结，再生长场氧，最后刻出VDMOS体区；

步骤6：在生长栅氧化层前预氧、漂预氧、通过对所有有源区注入离子进行第一次阈值电压调整、通过VTH版注入离子对NMOS管和PMOS管的有源区进行第二次阈值电压调整，再预栅氧、漂预栅氧；

步骤7：先生长栅氧化层，然后淀积多晶硅，再用Etchpoly版对多晶硅区域刻蚀，刻出PBASE区、PBODY1区和PBODY2区；

步骤8：进行PBASE硼注入、PBODY1硼注入和PBODY2硼注入，然后退火推结；

步骤9：引入SHIELD版保护PBASE区、PBODY1区和PBODY2区，对多晶硅进行注入掺杂；

步骤10：刻出VDMOS以外的多晶硅区域；

步骤11：NLDD磷注入并推结；

步骤12：NSD源漏区磷注入，PSD源漏区硼注入；

步骤13：生长欧姆孔、淀积金属1、刻VIA孔、淀积金属2、钝化和刻PAD。

2.根据权利要求1所述的一种两次刻蚀单多晶硅的高功率BCD工艺，其特征在于，所述步骤1的具体步骤是：选择<100>晶面的衬底，做好对位标记；初氧生成1±0.1μm的氧化层；用光刻胶定位N埋层区域，生长厚度为20±2nm的氧化层，注入剂量为5E15的砷，N埋层退火推结；P埋层区域光刻定位，P埋层扩散掺杂注入剂量为1E21的硼；刻蚀掉所有氧化层。

3.根据权利要求1所述的一种两次刻蚀单多晶硅的高功率BCD工艺，其特征在于，所述步骤2具体按照现有工艺生长厚度为8～12μmN型外延层，其掺杂浓度为2.5E15。

4.权利要求1所述的一种两次刻蚀单多晶硅的高功率BCD工艺，其特征在于：

所述步骤3包括以下具体步骤：初氧；光刻ISO区域并注入剂量为5e15的硼；采用Pbody1版对VDMOS管的JFET区注入剂量为1E12的磷；P阱，即Pwell定位并注入剂量为8E12的硼；

所述步骤4包括以下具体工艺步骤：Nsink区域光刻定位并扩散注入剂量为1E21的磷，Nsink第一次推结。

5.权利要求1所述的一种两次刻蚀单多晶硅的高功率BCD工艺，其特征在于，所述步骤5包括以下具体工艺步骤：光刻定位PCH区域并注入剂量为2.5E15的硼；光刻定位NCH区域并注入剂量为5E15的磷。

6.权利要求1所述的一种两次刻蚀单多晶硅的高功率BCD工艺，其特征在于，所述步骤7包括以下具体工艺步骤：先生长厚度为40nm-50nm的栅氧化层，然后淀积一层未掺杂的多晶硅，再用Etchpoly版定位出所有器件的多晶硅栅区域，刻蚀掉PBASE、PBODY1、PBODY2区域上方的多晶硅和氧化层。

7.权利要求1所述的一种两次刻蚀单多晶硅的高功率BCD工艺，其特征在于，所述步骤8包括以下具体工艺步骤：生长Spacer垫氧层；用光刻胶定位出PBASE区域，显影后带胶注入剂量为7E12的硼；用光刻胶定位出PBODY1区域，显影后带胶注入剂量为6E13的硼；用光刻胶定位出PBODY2区域，显影后带胶注入剂量为4E14的硼；在纯氮气氛中进行PBASE、PBODY1和PBODY2区域的预推结。

8.权利要求1所述的一种两次刻蚀单多晶硅的高功率BCD工艺，其特征在于，所述步骤9包括以下具体工艺步骤：用光刻胶定位出SHIELD区域，SHIELD区域为遮挡PBASE、PBODY1和PBODY2区域的区域，采用N型离子注入对多晶硅进行注入掺杂，注入剂量为4E15～1E16。

9.权利要求1所述的一种两次刻蚀单多晶硅的高功率BCD工艺，其特征在于，所述步骤10包括以下具体工艺步骤：采用POLY版刻蚀掉除VDMOS器件区域、普通MOS管的栅区和多晶硅电阻区域以外的多晶硅。

10.权利要求1所述的一种两次刻蚀单多晶硅的高功率BCD工艺，其特征在于：

所述步骤11包括以下具体工艺步骤：采用PWELL版光刻定位出NLDD区域并注入剂量为3.5E12的磷；然后在纯氮气氛中进行NLDD推结；

所述步骤12包括以下具体工艺步骤：用光刻胶定位PSD注入区域，进行硼离子带胶注入，注入剂量为2E15；用光刻胶定位NSD注入区域，进行磷离子带胶注入，注入剂量为4E15；然后生长氧化层、氮化层，对NSD区和PSD区进行推结。

Images