CN101459130A

CN101459130A - BiCMOS工艺中寄生垂直PNP及制备方法

Info

Publication number: CN101459130A
Application number: CNA2007100945063A
Authority: CN
Inventors: 徐炯�; 周正良
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2007-12-14
Filing date: 2007-12-14
Publication date: 2009-06-17

Abstract

本发明公开了一种BiCMOS工艺中寄生垂直PNP的制备方法，包括以下步骤：1.埋入层离子注入、N型外延生长、有源区形成；2.下沉连接层离子注入；3.CMOS的P阱隔离离子注入；4.CMOS的N阱注入；5.氧化退火处理形成一层薄氧化膜并生长基极多晶硅并注入硼作为P型的发射极；最后，刻蚀掉非垂直PNP区域的基极多晶硅。本发明还公开了一种BiCMOS工艺中寄生垂直PNP，以P阱隔离离子注入为集电极；以CMOS的N阱反击穿离子注入为基极；以注入硼的基极多晶硅作为发射极。本发明通过调整N阱和P阱的离子注入条件而不用增加光罩和其他成本制备寄生的垂直型PNP三极管，提高放大系数以及截止频率等。

Description

BiCMOS工艺中寄生垂直PNP及制备方法

技术领域

本发明涉及半导体制造领域的BiCMOS工艺，特别是涉及BiCMOS工艺中寄生垂直PNP管，以及BiCMOS工艺中寄生垂直PNP管的制备方法。

背景技术

BiCMOS技术是结合双极性晶体管和CMOS这两类半导体结构于一身的技术，它结合了这两种技术的优点，不仅具有CMOS低能耗与高集成度的有点，还具备速度优势。随着半导体器件的规模越练越大，对大规模和超大规模集成电路的性能要求越练越高，对BiCMOS器件的要求也越练越高。

已有的BiCMOS工艺分别形成CMOS、垂直NPN管以及寄生的横向PNP管，其工艺流程包括：埋入层和N型外延层生成、有源区形成、下沉连接层的形成、在CMOS区域形成N阱区、P阱区，然后进行CMOS闸极工艺等，再进行双极性晶体管的生长工艺，包括基极多晶硅的形成，NPN管基极、发射极的形成工艺。其中生成的寄生横向PNP管是通过基极多晶硅作为发射极，N型外延层作为基极，P阱离子注入层为集电极这三个主要步骤形成的。

可以看出，传统的BiCMOS工艺包含了CMOS、垂直的NPN三极管、横向的PNP三极管以及其他的一些电容，但是由于横向的PNP管的基极宽度较宽，渡越时间较长，截至频率较低。由于横向PNP管对BiCMOS工艺的影响，使得该工艺不能满足对芯片集成度要求越来越高的需要。

发明内容

本发明所要解决的技术问题是提供一种BiCMOS工艺中寄生垂直PNP管，为此本发明还提供BiCMOS工艺中寄生垂直PNP的制备方法。

为解决上述技术问题，本发明BiCMOS工艺中寄生垂直PNP的制备方法的技术方案是，包括以下步骤：第一步，在P型衬底上进行埋入层离子注入作为埋入层、N型外延生长以及形成有源区；第二步，下沉连接层离子注入，作为垂直PNP的基极引出区；第三步，进行CMOS的P阱隔离离子注入的同时也在垂直PNP区域打开进行注入，并由此形成垂直PNP集电极，该离子注入深度穿透场氧化层以及N型外延层；第四步，CMOS的N阱反击穿离子注入，作为垂直PNP基极；第五步，对晶圆进行氧化退火处理形成一层二氧化硅膜，再生长基极多晶硅，并在垂直PNP区域注入硼作为P型的发射极；最后，通过刻蚀将非垂直PNP区域的基极多晶硅去掉。

作为本发明的进一步改进是，第三步中CMOS的P阱隔离离子注入中，注入离子为B，能量为400keV，注入深度在0.84μm至0.87μm之间。

作为本发明另一种进一步改进是，第四步中CMOS的N阱注入中，注入离子为P，注入能量为450keV，深度在0.6μm至0.64μm之间。

本发明BiCMOS工艺中寄生垂直PNP，以深度穿透了场氧化层以及N型外延层的CMOS的P阱隔离离子注入在垂直PNP区域的注入为集电极；以CMOS的N阱反击穿离子注入为基极；以注入硼的基极多晶硅作为发射极。

本发明通过对现有BiCMOS工艺离子注入区域和深度的调整，无需改变掩膜版而制备出寄生的垂直PNP晶体管，消除了原有的寄生横向PNP晶体管对BiCMOS工艺的不良影响，提高了放大系数及截止频率。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：

图1至图5为本发明实施例流程示意图；

图6为本发明BiCMOS工艺中寄生垂直PNP结构示意图；

图7为本发明流程示意图。

具体实施方式

结合图7，本发明实施例包括以下的步骤：

如图1所示，首先，在P型衬底上进行埋入层离子注入作为埋入层、N型外延生长以及形成有源区。

其次，如图2所示，进行下沉连接层离子注入，这一层在BiCMOS工艺中作为垂直NPN集电极和寄生横向PNP基极引出区与外界连接，在本发明中作为垂直PNP的基极引出区。

然后，如图3所示，进行CMOS的P阱隔离离子注入的同时也在垂直PNP区域打开进行注入，并由此形成垂直PNP集电极，该离子注入深度穿透场氧化层以及N型外延层。此时，注入离子为B，能量为400keV，注入深度在0.84μm至0.87μm，为0.86μm。

然后，如图4所示，CMOS的N阱反击穿离子注入注入，作为垂直PNP基极。此时，注入能量为450keV，注入离子为P，深度在0.6μm至0.64μm之间，为0.62μm。

如图5所示，对晶圆进行氧化退火处理形成一层二氧化硅膜，所生长的二氧化硅膜厚度为10埃，再生长基极多晶硅，并在垂直PNP区域注入硼作为P型的发射极，其注入能量为18keV，深度约为0.06μm至0.07μm。最后，通过刻蚀将非垂直PNP区域的基极多晶硅去掉。

如图6所示，本发明BiCMOS工艺中寄生垂直PNP的结构是这样的，以深度穿透了场氧化层以及N型外延层的CMOS的P阱隔离离子注入在垂直PNP区域的注入为集电极；以CMOS的N阱反击穿离子注入为基极；以注入硼的基极多晶硅作为发射极。

本发明在BiCMOS工艺中，通过调整N阱和P阱的离子注入条件而不用增加光罩和其他成本制备出寄生的垂直型PNP三极管，由于形成的垂直PNP管的基极宽度较横向PNP三极管要窄，因而大大提高了放大系数以及截止频率等。

Claims

1.一种BiCMOS工艺中寄生垂直PNP的制备方法，其特征在于，包括以下步骤：第一步，在P型衬底上进行埋入层离子注入作为埋入层、N型外延生长以及形成有源区；第二步，下沉连接层离子注入，作为垂直PNP的基极引出区；第三步，进行CMOS的P阱隔离离子注入的同时也在垂直PNP区域打开进行注入，并由此形成垂直PNP集电极，该离子注入深度穿透场氧化层以及N型外延层；第四步，CMOS的N阱反击穿离子注入，作为垂直PNP基极；第五步，对晶圆进行氧化退火处理形成一层二氧化硅膜，再生长基极多晶硅，并在垂直PNP区域注入硼作为P型的发射极；最后，通过刻蚀将非垂直PNP区域的基极多晶硅去掉。

2.根据权利要求1所述的BiCMOS工艺中寄生垂直PNP的制备方法，其特征在于，第三步中CMOS的P阱隔离离子注入中，注入离子为B，能量为400keV，注入深度在0.84μm至0.87μm之间。

3.根据权利要求1所述的BiCMOS工艺中寄生垂直PNP的制备方法，其特征在于，第四步中CMOS的N阱注入中，注入离子为P，注入能量为450keV，深度在0.6μm至0.64μm之间。

4.根据权利要求1所述的BiCMOS工艺中寄生垂直PNP的制备方法，其特征在于，第五步中在垂直PNP区域注入硼作为P型的发射极，其注入能量为18keV，深度在0.06μm至0.07μm之间。

5.根据权利要求1所述的BiCMOS工艺中寄生垂直PNP的制备方法，其特征在于，第五步中对晶圆进行氧化退火处理形成的一层二氧化硅膜厚度为10埃。

6.一种BiCMOS工艺中寄生垂直PNP，其特征在于，以深度穿透了场氧化层以及N型外延层的CMOS的P阱隔离离子注入在垂直PNP区域的注入为集电极；以CMOS的N阱反击穿离子注入为基极；以注入硼的基极多晶硅作为发射极。