CN102437056A - 互补金属氧化物半导体工艺中寄生垂直型pnp管的方法 - Google Patents

互补金属氧化物半导体工艺中寄生垂直型pnp管的方法 Download PDF

Info

Publication number
CN102437056A
CN102437056A CN2011102653136A CN201110265313A CN102437056A CN 102437056 A CN102437056 A CN 102437056A CN 2011102653136 A CN2011102653136 A CN 2011102653136A CN 201110265313 A CN201110265313 A CN 201110265313A CN 102437056 A CN102437056 A CN 102437056A
Authority
CN
China
Prior art keywords
base
vertical type
parasitic vertical
type pnp
cmos technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102653136A
Other languages
English (en)
Inventor
徐炯�
魏峥颖
郭明升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011102653136A priority Critical patent/CN102437056A/zh
Publication of CN102437056A publication Critical patent/CN102437056A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法解决了现有技术中互补金属氧化物半导体工艺器件通常包含CMOS、异质结NPN管和寄生的PNP管导致的基区宽度较宽，电流放大系数和频率特征较低的问题，由此方法制作的垂直型寄生PNP管较横向型寄生PNP管其基区宽度窄，因而有较高的电流放大系数和频率特性。

Description

互补金属氧化物半导体工艺中寄生垂直型PNP管的方法
技术领域
本发明涉及一种半导体工艺，尤其涉及一种互补金属氧化物半导体（SiGe BiCMOS）工艺中寄生垂直型PNP管的方法。
背景技术
单一BJT电路中已经有很多寄生垂直三极管的制备工艺，然而随着半导体设计与工艺的高速发展要求，如果能集成更多功能的晶体管，并集中了单、双极型器件的优点，才能满足射频芯片越来越多的功能应用需求。SiGe BiCMOS工艺就集合了CMOS和三极管的射频性能而越来越应用于射频电路中。
图1是现有技术中高性能的SiGe异质结NPN管的结构示意图，请参见图1，SiGe BiCMOS工艺器件通常包含CMOS、异质结NPN管和寄生的PNP管，常规寄生的PNP管设计通常采用CMOS的P阱作为PNP管的集电极，异质结NPN管的集电极---N型外延层作为PNP管的基极，而异质结NPN管的基区---P型SiGe外延层作为PNP管的发射极，该寄生的PNP管为横向PNP管，其基区宽度较宽，因此电流放大系数和频率特征较低。
发明内容
本发明公开了一种互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，用以解决现有技术中互补金属氧化物半导体工艺器件通常包含CMOS、异质结NPN管和寄生的PNP管导致的基区宽度较宽，电流放大系数和频率特征较低的问题。
本发明的上述目的是通过以下技术方案实现的：
    一种互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，在一P型硅衬底上形成N型外延层、N型埋层、深沟槽隔离区以及异质结双极晶体管的集电极沟道，其中，包括以下步骤：
    步骤a：在N型埋层的上方进行P型注入，以形成寄生垂直型PNP管的P阱；
    步骤b：对寄生垂直型PNP的基区进行NLDD注入，以形成寄生垂直型PNP的基区；
    步骤c：在P型硅衬底上淀积介电层，刻蚀打开部分覆盖在基区上的介电层，以形成基区窗口，之后，在介电层上生长基区外延层，使介电外延层置于基区窗口的部分与基区相接触；
    步骤d：刻蚀去除部分介电层和基区外延层，仅保留覆盖在基区上且设有基区窗口的部分介电层以及基区外延层；
    步骤e：对寄生垂直型PNP的集电极区域进行P+注入，以形成寄生垂直型PNP的集电极区域；
    步骤f：进行后续的金属硅化物、接触孔、金属连线工艺。
如上所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其中，步骤c中淀积单层氧化硅层以形成介电层。
如上所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其中，步骤c中淀积氧化硅和氮化硅两层以形成介电层。
如上所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其中，步骤d中通过在位掺杂Si、SiGe、SiGec形成基区外延层。
如上所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其中，步骤e中注入B、BF2或铟进行重掺杂形成寄生垂直型PNP的集电极区域。
如上所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其中，步骤f中包括：淀积一介质层，介电层覆盖在基区、集电极区域以及覆盖在基区上的残留的介电层和基区外延层上，刻蚀形成止于基极的基极接触孔、止于残留的基区外延层的发射极接触孔、止于集电极区域的集电极接触孔。
如上所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其中，步骤f中还包括在基极接触孔、发射极接触孔、集电极接触孔内填充金属。
如上所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其中，步骤a具体为：进行CMOS的N阱和P阱注入，且在进行CMOS的P阱注入时对寄生垂直型PNP管区进行P型注入。
如上所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其中，步骤b具体为：进行CMOS工艺的闸极多晶硅图形、LDD注入工艺、CMOS侧墙的形成，在CMOS的NLDD同时对寄生垂直型PNP的基区进行NLDD注入，以形成寄生垂直型PNP的基区。
如上所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其中，步骤b中注入N型的磷或砷进行NLDD。
综上所述，由于采用了上述技术方案，本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法解决了现有技术中互补金属氧化物半导体工艺器件通常包含CMOS、异质结NPN管和寄生的PNP管导致的基区宽度较宽，电流放大系数和频率特征较低的问题，由此方法制作的垂直型寄生PNP管较横向型寄生PNP管其基区宽度窄，因而有较高的电流放大系数和频率特性。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1是现有技术中高性能的SiGe异质结NPN管的结构示意图；
图2是本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法P阱注入掺杂后的示意图；
图3是本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法NLDD注入掺杂后的示意图；
图4是本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法发射极窗口形成及基区外延层后的示意图；
图5是本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法的发射极形成后的示意图；
图6是本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法的器件形成后的示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
    一种互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，在一P型硅衬底上形成N型外延层101、N型埋层201、深沟槽隔离区301以及异质结双极晶体管的集电极沟道，其中，包括以下步骤：
    图2是本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法P阱注入掺杂后的示意图，请参见图2，步骤a：在N型埋层201的上方进行P型注入，以形成寄生垂直型PNP管的P阱401；在P阱401上设有浅沟槽，将P阱401分成集电极区域4012和基区4011。
进一步的，步骤a具体为：进行CMOS的N阱和P阱注入，且在进行CMOS的P阱401注入时对寄生垂直型PNP管区进行P型注入。
图3是本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法NLDD注入掺杂后的示意图，请参见图3，步骤b：对寄生垂直型PNP的基区4011进行NLDD注入，以形成寄生垂直型PNP的基区4011，其中，注入的杂质为N型的磷或砷；
进一步的，步骤b具体为：进行CMOS工艺的闸极多晶硅图形、LDD注入工艺、CMOS侧墙的形成，在CMOS的NLDD同时对寄生垂直型PNP的基区4011进行NLDD注入，以形成寄生垂直型PNP的基区4011。
图4是本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法发射极窗口形成及基区外延层后的示意图，请参见图4，步骤c：在P型硅衬底上淀积介电层501，刻蚀打开部分覆盖在基区4011上的介电层501，以形成基区窗口，之后，在介电层501上生长基区外延层601，使介电外延层置于基区窗口的部分与基区4011相接触；
本发明的步骤c中淀积单层氧化硅层以形成介电层501，进一步的，步骤c中淀积氧化硅和氮化硅两层以形成介电层501。
图5是本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法的发射极形成后的示意图，请参见图5，步骤d：刻蚀去除部分介电层501和基区外延层601，仅保留覆盖在基区4011上且设有基区窗口的部分介电层501以及基区外延层601，其中，该外延层通常采用在位掺杂，由三极管的性能决定掺杂浓度和生长厚度，而后会在后面的步骤中通过P型注入B或者BF2或者铟进行重掺杂。由于基区4011NLDD掺杂浓度比发射区的掺杂浓度淡，发射极/基极PN结在纵向推进到LDD区域。
步骤d中通过在位掺杂Si、SiGe、SiGec形成基区外延层601。
图6是本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法的器件形成后的示意图，请参见图6，步骤e：对寄生垂直型PNP的集电极区域4012进行P+注入，以形成寄生垂直型PNP的集电极区域4012；
步骤e中注入B、BF2或铟进行重掺杂形成寄生垂直型PNP的集电极区域4012。
步骤f：进行后续的金属硅化物、接触孔、金属连线工艺。
步骤f中包括：淀积一介质层701，介电层501覆盖在基区4011、集电极区域4012以及覆盖在基区4011上的残留的介电层501和基区外延层601上，刻蚀形成止于基极的基极接触孔702、止于残留的基区外延层601的发射极接触孔703、止于集电极区域4012的集电极接触孔704。
步骤f中还包括在基极接触孔702、发射极接触孔703、集电极接触孔704内填充金属。
步骤f中的部分工艺为现有技术，本领域人员可以在不经过任何创造性改进的基础上予以实施，故不在此赘述。
综上所述，由于采用了上述技术方案，本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法解决了现有技术中互补金属氧化物半导体工艺器件通常包含CMOS、异质结NPN管和寄生的PNP管导致的基区宽度较宽，电流放大系数和频率特征较低的问题，由此方法制作的垂直型寄生PNP管较横向型寄生PNP管其基区宽度窄，因而有较高的电流放大系数和频率特性。
本领域技术人员应该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，在此不予赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，在一P型硅衬底上形成N型外延层、N型埋层、深沟槽隔离区以及异质结双极晶体管的集电极沟道，其特征在于，包括以下步骤：
    步骤a：在N型埋层的上方进行P型注入，以形成寄生垂直型PNP管的P阱；
    步骤b：对寄生垂直型PNP的基区进行NLDD注入，以形成寄生垂直型PNP的基区；
步骤c：在P型硅衬底上淀积介电层，刻蚀打开部分覆盖在基区上的介电层，以形成基区窗口，之后，在介电层上生长基区外延层，使介电外延层置于基区窗口的部分与基区相接触；
    步骤d：刻蚀去除部分介电层和基区外延层，仅保留覆盖在基区上且设有基区窗口的部分介电层以及基区外延层；
    步骤e：对寄生垂直型PNP的集电极区域进行P+注入，以形成寄生垂直型PNP的集电极区域；
    步骤f：进行后续的金属硅化物、接触孔、金属连线工艺。
2.根据权利要求1所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其特征在于，步骤c中淀积单层氧化硅层以形成介电层。
3.根据权利要求1所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其特征在于，步骤c中淀积氧化硅和氮化硅两层以形成介电层。
4.根据权利要求1所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其特征在于，步骤d中通过在位掺杂Si、SiGe、SiGec形成基区外延层。
5.根据权利要求1所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其特征在于，步骤e中注入B、BF2或铟进行重掺杂形成寄生垂直型PNP的集电极区域。
6.根据权利要求1所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其特征在于，步骤f中包括：淀积一介质层，介电层覆盖在基区、集电极区域以及覆盖在基区上的残留的介电层和基区外延层上，刻蚀形成止于基极的基极接触孔、止于残留的基区外延层的发射极接触孔、止于集电极区域的集电极接触孔。
7.根据权利要求6所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其特征在于，步骤f中还包括在基极接触孔、发射极接触孔、集电极接触孔内填充金属。
8.根据权利要求1所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其特征在于，步骤a具体为：进行CMOS的N阱和P阱注入，且在进行CMOS的P阱注入时对寄生垂直型PNP管区进行P型注入。
9.根据权利要求1所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其特征在于，步骤b具体为：进行CMOS工艺的闸极多晶硅图形、LDD注入工艺、CMOS侧墙的形成，在CMOS的NLDD同时对寄生垂直型PNP的基区进行NLDD注入，以形成寄生垂直型PNP的基区。
10.根据权利要求1所述的互补金属氧化物半导体工艺中寄生垂直型PNP管的方法，其特征在于，步骤b中注入N型的磷或砷进行NLDD。
CN2011102653136A 2011-09-08 2011-09-08 互补金属氧化物半导体工艺中寄生垂直型pnp管的方法 Pending CN102437056A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102653136A CN102437056A (zh) 2011-09-08 2011-09-08 互补金属氧化物半导体工艺中寄生垂直型pnp管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102653136A CN102437056A (zh) 2011-09-08 2011-09-08 互补金属氧化物半导体工艺中寄生垂直型pnp管的方法

Publications (1)

Publication Number Publication Date
CN102437056A true CN102437056A (zh) 2012-05-02

Family

ID=45985050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102653136A Pending CN102437056A (zh) 2011-09-08 2011-09-08 互补金属氧化物半导体工艺中寄生垂直型pnp管的方法

Country Status (1)

Country Link
CN (1) CN102437056A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040099895A1 (en) * 2002-11-25 2004-05-27 International Business Machines Corporation High performance vertical PNP transistor and method
CN101459130A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 BiCMOS工艺中寄生垂直PNP及制备方法
CN101512751A (zh) * 2006-05-31 2009-08-19 先进模拟科技公司 集成电路的隔离结构及形成其的模块方法
CN102097465A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040099895A1 (en) * 2002-11-25 2004-05-27 International Business Machines Corporation High performance vertical PNP transistor and method
CN101512751A (zh) * 2006-05-31 2009-08-19 先进模拟科技公司 集成电路的隔离结构及形成其的模块方法
CN101459130A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 BiCMOS工艺中寄生垂直PNP及制备方法
CN102097465A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法

Similar Documents

Publication Publication Date Title
CN102117827B (zh) BiCMOS工艺中的寄生垂直型PNP器件
CN104979344A (zh) 用于创建具有降低表面电场效果的具有在体衬底上的横向集电极的高电压互补bjt的方法
CN102522425B (zh) 超高压锗硅hbt晶体管器件的结构及制备方法
US9059281B2 (en) Dual L-shaped drift regions in an LDMOS device and method of making the same
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN105428402A (zh) 双极晶体管
CN102104064B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
CN206574717U (zh) 一种横向高压双极结型晶体管
CN101459130A (zh) BiCMOS工艺中寄生垂直PNP及制备方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN101764101B (zh) Bcd集成工艺
CN103137676B (zh) 一种锗硅异质结双极晶体管及其制造方法
US8637959B2 (en) Vertical parasitic PNP device in a BiCMOS process and manufacturing method of the same
CN102544079B (zh) 锗硅异质结npn晶体管及制造方法
CN102064190B (zh) SiGe BiCMOS工艺中的SiGe PNP双极晶体管
CN103035690A (zh) 超高压锗硅异质结双极晶体管及其制备方法
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN102412275B (zh) 锗硅BiCMOS工艺中纵向PNP器件及制作方法
CN102437056A (zh) 互补金属氧化物半导体工艺中寄生垂直型pnp管的方法
CN102969349B (zh) 锗硅hbt工艺中的横向寄生型pnp器件及制造方法
CN102412284A (zh) 锗硅hbt工艺中垂直寄生型pnp三极管及其制造方法
CN102412279B (zh) 锗硅bicmos工艺中垂直寄生型pnp三极管及制造方法
CN103178086B (zh) 一种SiGe HBT工艺中的VPNP器件及其制造方法
CN103094328B (zh) 一种SiGe BiCMOS工艺中的寄生PNP器件结构及其制造方法
CN102412280B (zh) 锗硅hbt工艺中的横向型寄生pnp器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120502