CN102412185B - 降低射频ldmos器件中源端接触柱电阻的方法 - Google Patents

降低射频ldmos器件中源端接触柱电阻的方法 Download PDF

Info

Publication number
CN102412185B
CN102412185B CN 201010291471 CN201010291471A CN102412185B CN 102412185 B CN102412185 B CN 102412185B CN 201010291471 CN201010291471 CN 201010291471 CN 201010291471 A CN201010291471 A CN 201010291471A CN 102412185 B CN102412185 B CN 102412185B
Authority
CN
China
Prior art keywords
injection region
substrate
silicon
contact pin
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010291471
Other languages
English (en)
Other versions
CN102412185A (zh
Inventor
张帅
王海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010291471 priority Critical patent/CN102412185B/zh
Publication of CN102412185A publication Critical patent/CN102412185A/zh
Application granted granted Critical
Publication of CN102412185B publication Critical patent/CN102412185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种降低射频LDMOS器件中源端接触柱电阻的方法，包括如下步骤：1)先在衬底上淀积二氧化硅层；2)用光刻工艺定义出注入区的位置，而后进行离子注入在衬底上形成注入区，所述注入区的离子类型与源区的离子类型相反；3)去除二氧化硅层；4)而后进行硅外延生长，在所述衬底上形成外延层，其中所述注入区上方为掺杂多晶硅，而其他区域为硅单晶；5)进行快速热处理，使注入区的离子在注入区上方的多晶硅中均匀分布，形成源端接触柱。采用本发明的方法形成源端接触柱，即减少器件的面积又减少了工艺成本，同时使得从硅片表面到衬底的接触电阻更加降低了，散热性更好。

Description

降低射频LDMOS器件中源端接触柱电阻的方法
技术领域
本发明涉及一种降低RF LDMOS器件中源端接触电阻的方法。
背景技术
LDMOS结构是目前RF射频工艺中的常用器件之一。基于LDMOS结构可以形成低成本、高性能和高集成度的射频（RF）LDMOS器件，被应用于高频通信领域以及其他对于速度要求很高的应用领域。在RF LDMOS器件的源端，从硅片表面到衬底的接触柱要求低电阻，散热性好。现有的RF LDMOS工艺中，为了降低射频类器件的导通电阻，加强载流子从晶片表面到衬底的导通，在形成高掺杂的源端到衬底的接触柱时，通过高能量大剂量注入使得注入区域表面粗糙，然后高温外延成长时在相应的区域形成高掺杂的多晶连接柱，从而降低了导通电阻。因注入区域是单晶，且高温处理过程中所注入离子的横向扩散较为厉害，造成器件面积较大，工艺成本较高。
发明内容
本发明要解决的技术问题是一种降低射频LDMOS器件中源端接触电阻的方法，其能更好地降低源端的接触电阻。
为解决上述技术问题，本发明的降低射频LDMOS器件中源端接触电阻的方法，包括如下步骤：
1）先在衬底上淀积二氧化硅层；
2）用光刻工艺定义出注入区的位置，而后进行离子注入在衬底上形成注入区；
3）去除所述二氧化硅层；
4）而后进行硅外延生长，在所述衬底上形成外延层，其中所述注入区上方为掺杂多晶硅，而其他区域为硅单晶；
5）进行快速热处理，使所述注入区的离子在注入区上方的多晶硅中均匀分布，形成源端接触柱。
通过本发明的方法形成高掺杂的源端接触柱，即减少器件的面积又减少了工艺成本，同时使得从硅片表面到衬底的接触电阻更加降低了，散热性更好。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为本发明的方法流程示意图；
图2至图7为与本发明的方法流程相应的结构示意图。
具体实施方式
本发明的降低射频LDMOS器件源端接触柱电阻的方法，包括如下步骤（见图1）：
1）先在衬底上淀积二氧化硅层（见图2）；
2）用光刻工艺定义出注入区的位置，而后进行离子注入在衬底上形成注入区（见图3）。离子注入中注入的离子类型与原有要求相同，而与源区离子类型相反。所注入的剂量可为大于1×1015个原子/平方厘米，注入能量可为大于50千电子伏；
3）去除二氧化硅层（见图4）；
4）而后进行硅外延生长，在衬底上形成外延层，其中注入区上方形成的为掺杂多晶硅，而其他区域为外延硅单晶（见图5），其中外延层的厚度可为1～10μm；
5）而后进行快速热处理，使注入区的离子在注入区上方的多晶硅中均匀分布（见图6），形成源端接触柱（见图6）。快速热处理的温度可设为大于950摄氏度。
之后，在金属化工艺中，通过金属连接源端和源端接触柱（见图7），形成器件通态时一部分低电阻通路。
通过本发明的方法形成高掺杂的多晶硅连接柱（即源端接触柱），即减少器件的面积又减少了工艺成本，同时使得从硅片表面到衬底的接触电阻更加降低了，散热性更好。

Claims (4)

1.一种降低射频LDMOS器件中源端接触柱电阻的方法，其特征在于，包括如下步骤：
1）先在衬底上淀积二氧化硅层；
2）用光刻工艺定义出注入区的位置，而后进行离子注入在衬底上形成注入区，所述注入区的离子类型与源区的离子类型相反；
3）去除所述二氧化硅层；
4）而后进行硅外延生长，在所述衬底上形成外延层，其中所述注入区上方为掺杂多晶硅，而其他区域为硅单晶；
5）进行快速热处理，使所述注入区的离子在注入区上方的多晶硅中均匀分布，形成源端接触柱。
2.按照权利要求1所述的方法，其特征在于：所述步骤2）中离子注入的剂量大于1×1015个原子/平方厘米，注入能量大于50千电子伏。
3.按照权利要求1所述的方法，其特征在于：所述步骤4）中外延层的厚度为1～10μm。
4.按照权利要求1所述的方法，其特征在于：所述步骤5）中的热处理的温度大于950摄氏度。
CN 201010291471 2010-09-26 2010-09-26 降低射频ldmos器件中源端接触柱电阻的方法 Active CN102412185B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010291471 CN102412185B (zh) 2010-09-26 2010-09-26 降低射频ldmos器件中源端接触柱电阻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010291471 CN102412185B (zh) 2010-09-26 2010-09-26 降低射频ldmos器件中源端接触柱电阻的方法

Publications (2)

Publication Number Publication Date
CN102412185A CN102412185A (zh) 2012-04-11
CN102412185B true CN102412185B (zh) 2013-07-24

Family

ID=45914197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010291471 Active CN102412185B (zh) 2010-09-26 2010-09-26 降低射频ldmos器件中源端接触柱电阻的方法

Country Status (1)

Country Link
CN (1) CN102412185B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106435721A (zh) * 2016-09-22 2017-02-22 东莞市联洲知识产权运营管理有限公司 一种GaAs/Si外延材料制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469433A (zh) * 2002-07-11 2004-01-21 ������������ʽ���� 在硅基片上制造Si1－xGex膜的方法
CN1623234A (zh) * 2002-03-28 2005-06-01 先进微装置公司 于沟道区域中具有退化掺杂分布的半导体组件及用于制造该半导体组件的方法
CN101459130A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 BiCMOS工艺中寄生垂直PNP及制备方法
CN101652835A (zh) * 2007-04-20 2010-02-17 佳能安内华股份有限公司 具有碳化硅基板的半导体器件的退火方法和半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02302024A (ja) * 1989-05-16 1990-12-14 Sanyo Electric Co Ltd 固相エピタキシャル成長方法
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1623234A (zh) * 2002-03-28 2005-06-01 先进微装置公司 于沟道区域中具有退化掺杂分布的半导体组件及用于制造该半导体组件的方法
CN1469433A (zh) * 2002-07-11 2004-01-21 ������������ʽ���� 在硅基片上制造Si1－xGex膜的方法
CN101652835A (zh) * 2007-04-20 2010-02-17 佳能安内华股份有限公司 具有碳化硅基板的半导体器件的退火方法和半导体器件
CN101459130A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 BiCMOS工艺中寄生垂直PNP及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平2-302024A 1990.12.14

Also Published As

Publication number Publication date
CN102412185A (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
CN102569067A (zh) 一种平面高压超快软恢复二极管的制造方法
CN101950759A (zh) 一种Super Junction VDMOS器件
CN104409507B (zh) 低导通电阻vdmos器件及制备方法
CN109166918A (zh) 一种绝缘栅双极晶体管及其制作方法
CN109686781A (zh) 一种多次外延的超结器件制作方法
CN103560086B (zh) 可改善雪崩能力的超结半导体器件的制备方法
CN107305909A (zh) 一种逆导型igbt背面结构及其制备方法
CN106783620B (zh) 抗emi的超结vdmos器件结构及其制备方法
CN103050401B (zh) Igbt器件的背面工艺方法
CN103972102A (zh) 超浅结的形成方法及半导体器件的形成方法
CN102412185B (zh) 降低射频ldmos器件中源端接触柱电阻的方法
CN104681438B (zh) 一种半导体器件的形成方法
CN102129998B (zh) N型超结vdmos中多晶硅p型柱的形成方法
CN103065966B (zh) 一种超级结的制备工艺方法
CN103811545B (zh) 一种改善扩散区域形貌的功率器件及其制造方法
CN104716039A (zh) 提高igbt性能的先进背面工艺制作方法
CN104979214B (zh) 一种超结结构的制备方法
CN104517832B (zh) 功率二极管的制备方法
CN102931081A (zh) 带场阻挡层的半导体器件的制造方法
CN102931223B (zh) Igbt集电极结构
CN109148274A (zh) 一种用于SiC器件的离子注入方法
CN104810289A (zh) 一种vdmos管的制造方法和vdmos
CN109712885A (zh) 一种半导体器件缓冲层制造方法
CN109671772A (zh) 一种功率半导体器件及其集电区的制造方法
CN102412270A (zh) Igbt结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131230

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131230

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.