CN215771155U - 一种高雪崩耐量垂直双扩散mos - Google Patents
一种高雪崩耐量垂直双扩散mos Download PDFInfo
- Publication number
- CN215771155U CN215771155U CN202023269944.9U CN202023269944U CN215771155U CN 215771155 U CN215771155 U CN 215771155U CN 202023269944 U CN202023269944 U CN 202023269944U CN 215771155 U CN215771155 U CN 215771155U
- Authority
- CN
- China
- Prior art keywords
- region
- epitaxial layer
- bpsg
- well
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型提供一种高雪崩耐量垂直双扩散MOS,它包括从下至上依次布置的N型衬底区和N‑外延层,在N‑外延层内部上方的左右两侧设有P阱区,在前述P阱区的正下方均设置有N埋层,在P阱区内部均布置有N+源区,在两个P阱区和中间位置的N‑外延层交界处的上表面设置有正面金属电极区,正面金属电极区内部下方布置有金属前介质BPSG。本实用新型通过在N‑外延层上注入并高温扩散形成N埋层,后经过扩散补偿将N埋层设置在P阱区正下方,最后在金属前介质BPSG上进行孔刻蚀后溅射金属形成正面金属电极区,改变了电流通路,使VDMOS在0.5mH固定电感下的雪崩耐量可以达到额定电流的3倍以上,不仅没有提高生产成本,还提高了产品性能,解决了行业难题。
Description
技术领域
本实用新型涉及垂直双扩散MOS制造领域,更具体地,涉及一种高雪崩耐量垂直双扩散MOS。
背景技术
目前,常规的600V电压等级的垂直双扩散MOS即VDMOS在0.5mH固定电感下的雪崩耐量可以达到额定电流的2倍,但随着当下应用需求的增高,终端产品对VDMOS的雪崩耐量提出了更高的要求,同时基于系统成本的考虑,芯片尺寸的要求也要维持在原本水平。这是一个急需解决的行业难题,目前没有很好的解决方案。
中国专利CN201610301026.9提出了一种垂直双扩散MOS器件及其制作方法,在N型衬底层的表面形成N型外延层;在所述N型外延层内形成第一P-体区;在所述第一P-体区内形成N+源区及包覆在所述N+源区周围的第二P-体区,其中,所述N+源区的表面与所述N型外延层的表面持平。该发明通过在N+源区的外围制作一个包围该N+源区的第二P-体区,使得耗尽区不容易扩散开,降低了源漏之间穿通漏电的风险。但仍然无法满足当下VDMOS雪崩耐量的高需求,同时不提高成本,提高产品性能,该专利无法解决行业难题,无法适应市场需求。
实用新型内容
本实用新型的目的是针对上述的问题,提出一种高雪崩耐量垂直双扩散MOS。
本实用新型的技术方案是:
本实用新型提供一种高雪崩耐量垂直双扩散MOS,它包括从下至上依次布置的N型衬底区和N-外延层,在N-外延层内部上方的左右两侧设有P阱区,在前述P阱区的正下方均设置有N埋层,在P阱区内部均布置有N+源区,在两个P阱区和中间位置的N-外延层交界处的上表面设置有正面金属电极区,正面金属电极区内部下方布置有金属前介质BPSG。
进一步地,所述的金属前介质BPSG内部下方的正中间处布置有栅氧区,栅氧区的上表面具有多晶栅区。
进一步地,所述的金属前介质BPSG内部下方布置有栅氧区,栅氧区的下表面覆盖N-外延层的上表面,以及P阱区上表面中非N+源区且靠近N-外延层的区域;栅氧区的上表面具有多晶栅区。
进一步地,所述所述的金属前介质BPSG内部下方的正中间处布置有栅氧区。
进一步地,所述正面金属电极区内部下方正中间处布置有金属前介质BPSG。
进一步地,所述N埋层的结深超过P阱区的结深1.5um~2.5um。
进一步地,所述N埋层的注入窗口小于P阱区的注入窗口2.5um~4.5um。
进一步地,所述的多晶栅区的高度大于栅氧区的高度。
本实用新型的有益效果:
本实用新型在确保芯片面积不变的前提下,保证了不增加生产成本,通过改变雪崩击穿模式下的电流通路,使得击穿发生在元胞区,且雪崩电流直接垂直经过P阱区到正面金属电极,大大降低了VDMOS中寄生三极管开启所需的基极电流,从而使得器件雪崩电流比传统器件性能提升50%以上。
本实用新型通过在N-外延层上注入并高温扩散形成N埋层,后经过扩散补偿将N埋层设置在P阱区正下方,最后在金属前介质BPSG上进行孔刻蚀后溅射金属形成正面金属电极区,改变了电流通路,使VDMOS在0.5mH固定电感下的雪崩耐量可以达到额定电流的3倍以上,不仅没有提高生产成本,还极大提高了产品性能,解决了行业难题,成功适应市场需求。
本实用新型的其它特征和优点将在随后具体实施方式部分予以详细说明。
附图说明
通过结合附图对本实用新型示例性实施方式进行更详细的描述,本实用新型的上述以及其它目的、特征和优势将变得更加明显,其中,在本实用新型示例性实施方式中,相同的参考标号通常代表相同部件。
图1示出了常规VDMOS元胞的纵向结构示意图。
图2示出了本实用新型高雪崩耐量VDMOS元胞的纵向结构示意图。
图中:1、N型衬底区;2、N-外延层;3、N埋层;4、P阱区;5、N+源区;6、栅氧区;7、多晶栅区;8、金属前介质BPSG;9、正面金属电极区。
具体实施方式
下面将参照附图更详细地描述本实用新型的优选实施方式。虽然附图中显示了本实用新型的优选实施方式,然而应该理解,可以以各种形式实现本实用新型而不应被这里阐述的实施方式所限制。
一种高雪崩耐量垂直双扩散MOS,它包括从下至上依次布置的N型衬底区1和N-外延层2,在N-外延层2内部上方的左右两侧设有P阱区4,在前述P阱区4的正下方均设置有N埋层3,在P阱区4内部均布置有N+源区5,在两个P阱区4和中间位置的N-外延层2交界处的上表面设置有正面金属电极区9,正面金属电极区9内部下方布置有金属前介质BPSG8。
进一步地,所述的金属前介质BPSG8内部下方布置有栅氧区6,栅氧区6的下表面覆盖N-外延层2的上表面,以及P阱区4上表面中非N+源区5且靠近N-外延层2的区域;栅氧区6的上表面具有多晶栅区7。
进一步地,所述所述的金属前介质BPSG8内部下方的正中间处布置有栅氧区6。
进一步地,所述正面金属电极区9内部下方正中间处布置有金属前介质BPSG8。进一步地,所述N埋层3的结深超过P阱区4的结深1.5um~2.5um。
进一步地,所述N埋层3的注入窗口小于P阱区4的注入窗口2.5um~4.5um。
进一步地,所述的多晶栅区7的高度大于栅氧区6的高度。
具体实施时:
本实用新型在N型衬底区1上做出N-外延层2,并在N-外延层2上注入并高温扩散形成N埋层3,然后采用常规平面VDMOS工艺,形成栅氧区6和多晶栅区7,并通过注入硼形成P阱区4,随后经过扩散补偿,N埋层3设置在P阱区4的正下方,最后在金属前介质BPSG8上进行孔刻蚀后溅射金属形成正面金属电极区,从而使得VDMOS在0.5mH固定电感下的雪崩耐量可以达到额定电流的3倍以上,比传统器件性能提升50%以上。
以上已经描述了本实用新型的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。
Claims (7)
1.一种高雪崩耐量垂直双扩散MOS,其特征是它包括从下至上依次布置的N型衬底区(1)和N-外延层(2),在N-外延层(2)内部上方的左右两侧设有P阱区(4),在前述P阱区(4)的正下方均设置有N埋层(3),在P阱区(4)内部均布置有N+源区(5),在两个P阱区(4)和中间位置的N-外延层(2)交界处的上表面设置有正面金属电极区(9),正面金属电极区(9)内部下方布置有金属前介质BPSG(8)。
2.根据权利要求1所述的一种高雪崩耐量垂直双扩散MOS,其特征是所述的金属前介质BPSG(8)内部下方布置有栅氧区(6),栅氧区(6)的下表面覆盖N-外延层(2)的上表面,以及P阱区(4)上表面中非N+源区(5)且靠近N-外延层(2)的区域;栅氧区(6)的上表面具有多晶栅区(7)。
3.根据权利要求2所述的一种高雪崩耐量垂直双扩散MOS,其特征是所述的金属前介质BPSG(8)内部下方的正中间处布置有栅氧区(6)。
4.根据权利要求1所述的一种高雪崩耐量垂直双扩散MOS,其特征是所述正面金属电极区(9)内部下方正中间处布置有金属前介质BPSG(8)。
5.根据权利要求1所述的一种高雪崩耐量垂直双扩散MOS,其特征是所述N埋层(3)的结深超过P阱区(4)的结深1.5um~2.5um。
6.根据权利要求1所述的一种高雪崩耐量垂直双扩散MOS,其特征是所述N埋层(3)的注入窗口小于P阱区(4)的注入窗口2.5um~4.5um。
7.根据权利要求2所述的一种高雪崩耐量垂直双扩散MOS,其特征是所述的多晶栅区(7)的高度大于栅氧区(6)的高度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023269944.9U CN215771155U (zh) | 2020-12-28 | 2020-12-28 | 一种高雪崩耐量垂直双扩散mos |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023269944.9U CN215771155U (zh) | 2020-12-28 | 2020-12-28 | 一种高雪崩耐量垂直双扩散mos |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215771155U true CN215771155U (zh) | 2022-02-08 |
Family
ID=80071097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202023269944.9U Active CN215771155U (zh) | 2020-12-28 | 2020-12-28 | 一种高雪崩耐量垂直双扩散mos |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215771155U (zh) |
-
2020
- 2020-12-28 CN CN202023269944.9U patent/CN215771155U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9129822B2 (en) | High voltage field balance metal oxide field effect transistor (FBM) | |
US8324053B2 (en) | High voltage MOSFET diode reverse recovery by minimizing P-body charges | |
US8933506B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
US7923804B2 (en) | Edge termination with improved breakdown voltage | |
US6764906B2 (en) | Method for making trench mosfet having implanted drain-drift region | |
US9685523B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
US9166042B2 (en) | High voltage MOSFET diode reverse recovery by minimizing P-body charges | |
US9219138B2 (en) | Semiconductor device having localized charge balance structure and method | |
JP2001127292A (ja) | 高密度トレンチゲートパワーmosfet | |
CN102044563A (zh) | Ldmos器件及其制造方法 | |
CN103151376A (zh) | 沟槽-栅极resurf半导体器件及其制造方法 | |
CN102751332B (zh) | 耗尽型功率半导体器件及其制造方法 | |
CN104716177A (zh) | 一种改善漏电的射频ldmos器件及其制造方法 | |
CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
CN114023821B (zh) | 超级结器件及其制造方法 | |
CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
CN113690303A (zh) | 半导体器件及其制备方法 | |
CN215771155U (zh) | 一种高雪崩耐量垂直双扩散mos | |
CN208422922U (zh) | 一种优化开关速度的沟槽栅超结半导体器件 | |
CN101834208A (zh) | 一种低导通电阻的功率mos场效应管及制造方法 | |
CN101807546A (zh) | 沟道式金属氧化物半导体元件及其制作方法 | |
CN211017082U (zh) | 一种超结型mosfet器件 | |
CN102522338A (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
CN202736927U (zh) | 耗尽型功率半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |