CN101861651A - 反向导通绝缘栅双极晶体管和对应制造方法 - Google Patents
反向导通绝缘栅双极晶体管和对应制造方法 Download PDFInfo
- Publication number
- CN101861651A CN101861651A CN200880116904A CN200880116904A CN101861651A CN 101861651 A CN101861651 A CN 101861651A CN 200880116904 A CN200880116904 A CN 200880116904A CN 200880116904 A CN200880116904 A CN 200880116904A CN 101861651 A CN101861651 A CN 101861651A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- opening
- ground floor
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 230000007547 defect Effects 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000009413 insulation Methods 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 230000005611 electricity Effects 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000005242 forging Methods 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 17
- 238000002513 implantation Methods 0.000 abstract description 3
- 239000002131 composite material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- -1 helium ion Chemical class 0.000 description 4
- 230000006798 recombination Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Abstract
用于制造反向导通绝缘栅双极晶体管的方法包括下列步骤：在具有第一侧和与第一侧相对的第二侧的第一导电类型的晶圆上，第二导电类型的第二层和至少一个第一导电类型的第三层(其被第二层环绕)在第一侧上形成。晶圆的在完成的RC-IGBT中具有未修改的掺杂的那部分构成第一层。随后第五电绝缘层在第一侧上形成，其部分覆盖至少一个第三层、第二层和第一层。导电第四层在第一侧上形成，其通过第五层与晶圆电绝缘。至少一个第三层、第四层和第五层采用这样的方式形成使得它们在第二层上使第一开口形成。第一电接触在第一侧上形成，其与第二层和第三层直接电接触。至少一个第二导电类型的第六层和至少一个第一导电类型的第七层在第二侧上形成。至少一个第六和第七层交替设置在平面中。第二电接触在第二侧上形成，其与至少一个第六和第七层直接电接触。在第四和第五层形成后形成为缺陷层的第九层通过在第一侧上使用至少第四和第五层作为第一掩模通过第一开口离子注入而形成。
Description
技术领域
本发明涉及功率电子设备的领域，并且更加具体地涉及根据权利要求1引言的用于制造反向导通绝缘栅双极晶体管的方法和根据权利要求13引言的反向导通绝缘栅双极晶体管。
背景技术
在US 2005/0017290中描述了反向导通绝缘栅双极晶体管(RC-IGBT)，其在一片晶圆(wafer)内包括具有内建续流二极管的绝缘栅双极晶体管。如在图1中示出，这样的反向导通绝缘栅双极晶体管1包括形成为n型基极层的第一层2，其具有第一主侧21和与第一主侧21相对的第二主侧22。第二p型层3设置在第一主侧21上。在第二层3上，具有比第一层2更高掺杂的第三n型层4设置在第一主侧21上。第三层4由第二层3以这样的方式环绕使得在第二层3的中心部分中没有第三层4设置在第二层3上方。
第五电绝缘层6设置在第一主侧21上并且覆盖第二层3和第一层2并且部分覆盖第三层4。导电第四层5完全嵌入第五层6中。在第二层3的中心部分上方没有设置第四或第五层5、6。
第一电接触10设置在第一主侧21上并且覆盖第五层6。第一电接触10与第二层3和第三层4直接电接触，但与第四层5电绝缘。
在第二主侧22上，p型第六层7和n型第七层8交替地设置在平面中。第七层8具有比第一层2更高的掺杂。第七层8设置在第二层3和第一电接触10正下面(如果在正投影中来看的话)。
第二电接触11设置在第二主侧22上并且它覆盖第六和第七层7、8并且与它们直接电接触。
在这样的反向导通绝缘栅双极晶体管1中，续流二极管在第二电接触11(其的一部分构成二极管中的阴极电极)、第七层8(其构成二极管中的阴极区)、第一层2(其的一部分构成二极管基极层)、第二层3(其的一部分构成二极管中的阳极区)和第一电接触10(其构成二极管中的阳极)之间形成。
绝缘栅双极晶体管在第二电接触11(其的一部分构成IGBT中的集电极电极)、第六层7(其构成IGBT中的集电极区域)、第一层2(其的一部分构成基极层)、第二层3(其的一部分构成IGBT中的p基极区)、第三层4(其构成IGBT中的源极区)和第一电接触10(其构成发射极电极)之间形成。在IGBT的导通状态期间，沟道在发射极电极、源极区和朝向n基极层的p基极区之间形成。
US 2005/0258493示出相似的反向导通IGBT，在该情况下具有槽栅结构。在槽栅电极和p基极区下面的复合层(recombination layer)，其在平行于第一主侧的平面中延伸完全通过第一层，即它形成为通过二极管部分以及通过IGBT部分。该复合层通过均匀的氦辐照形成。通过引入该层，改进了在反向导通IGBT的二极管部分中的等离子体分布。然而在IGBT部分内，具有减少的等离子体分布是不期望的，因为它导致更高的导通状态损耗。
JP 2007-103770也示出反向导通IGBT。寿命控制通过引入局部复合层改进，这些复合层设置在靠近第二主侧的二极管部分中的第一层中，即在第二层与在第二主侧上的阳极和阴极层直接接触的区域中。缺陷层通过复杂掩模技术形成，其中金属掩模在第一侧(完成的器件的发射极侧)上的器件完工后并且在形成集电极和阴极层和第二电接触后引入在晶圆的第二侧上。掩模在二极管部分中具有开口，即在设置阴极层的区域中具有开口。掩模必须与在晶圆的第一侧上的第一电接触对准，即其中该侧位于放置掩模的侧的相对侧。仅通过这样的放置可以保证复合场将设置在阴极层和阳极层之间的第一基极层中的反向导通IGBT的二极管部分中。然后晶圆用轻离子束辐照。掩模的厚度和/或束的能量采用这样的方式选择使得离子仅穿入在二极管部分中的晶圆，即进入在设置集电极层的部分中。随后，掩模移除并且器件完成。
在DE 102 61 424 B3中提出用于具有缺陷层(设置在第二层中)的IGBT的制造方法。缺陷层在电绝缘层完成之前已经制造，即它在位于导电第四层下面的那部分电绝缘层的制造后并且在导电第四层的制造后但在完成电绝缘层之前(即在制造覆盖导电第四层5的顶部和该侧(多开口位于其上)的那部分绝缘层之前)已经制造，使得缺陷层在第二层的宽度上和在形成为源极区的第三层的整个宽度上延伸。然而，对于上文描述的电绝缘层的制造或完成，必须执行高温步骤，由此缺陷的不期望激活被引入，从而破坏了复合中心。此外，制作如在DE 102 61 424 B3中公开的缺陷层横过多开口和在源极区下面延伸的这样的结构是困难的。这样的器件可以对器件安全工作区和导通状态性能具有消极影响，因为它在源极区下面提供高电阻路径，其通常导致晶闸管闭锁(latch-up)和器件失效。它还可以消极影响MOS沟道参数和靠近IGBT单元的电荷分布。
发明内容
本发明的目的是提供用于制造反向导通绝缘栅双极晶体管的方法，其用简单的制造方法在二极管部分中具有改进的开关特性而没有使IGBT部分中的特性退化。
该目的通过根据权利要求1的用于制造反向导通绝缘栅双极晶体管的方法和通过根据权利要求13的反向导通绝缘栅双极晶体管实现。
用于制造反向导通绝缘栅双极晶体管的发明性方法包括下列步骤：
在具有第一侧和与第一侧相对的第二侧的第一导电类型的晶圆上，第二导电类型的第二层和至少一个第一导电类型的第三层(其被第二层环绕)在第一侧上形成。第三层具有比晶圆更高的掺杂。晶圆的在完成的RC-IGBT中具有未修改掺杂的那部分构成第一层。
随后第五电绝缘层在第一侧上形成，其部分覆盖该至少一个第三层、第二层和第一层，即晶圆的在完成的器件中具有未修改掺杂的那部分。
导电第四层在第一侧上形成，其通过第五层与晶圆电绝缘。该至少一个第三层、第四层和第五层采用这样的方式形成使得它们在第二层上使第一开口形成。
第一电接触在第一侧上形成，其在第一开口内与第二层和第三层直接电接触。
至少一个第二导电类型的第六层和至少一个第一导电类型的第七层在第二侧上形成。至少一个第六和第七层交替设置在平面中。至少一个第七层具有比第一层更高的掺杂。
第二电接触在第二侧上形成，其与至少一个第六和第七层直接电接触。
在第四和第五层形成后至少一个形成为缺陷层的第九层通过在第一侧上使用至少第四和第五层作为第一掩模通过第一开口离子注入形成。
根据本发明的反向导通绝缘栅双极晶体管包括至少一个形成为缺陷层的第九复合层，即通过在第九层中的缺陷中心形成，该层设置在第二层内和/或在第二层下面且在第一层中，并且缺陷层限制于第一接触开口的区域，即第一电接触与第二和第三层电接触的开口。通过用于制造RC-IGBT的发明性方法，生产出RC-IGBT，其中在器件中的等离子体分布通过局部减少靠近二极管阳极电极的等离子体优化而没有使靠近阳极电极的IGBT的如同导通状态损耗等性能退化。
本发明性的方法也是有利的，因为掩模应用在缺陷层将设置在其上并且缺陷层将与该侧对准的相同侧上，从而避免放置掩模在第二侧上并且将它与在另一侧上即在第一侧上的第一电接触和第二以及第三层的位置对准的必要性。此外，本发明性方法根本不需要特殊的掩模，因为掩模可以用作为RC-IGBT的一部分的层制成。
因为至少一个第九缺陷层靠近第一电接触设置，本发明性的RC-IGBT不需要构成二极管中的阴极层的第六层的对准，并且仍然可以保持提高二极管性能而不使IGBT性能退化的本发明的优势。由于对第一开口的自对准(由此缺陷层的横向延伸限制到由第一开口(16)的边界限定的区域)，至少一个第九缺陷层不会以这样的使得它将位于RC-IGBT的IGBT部分中的方式而偏移。本发明性的主旨的另外的优选实施例在附属权利要求中公开。
附图说明
本发明的主旨将在下列正文中参照附图更加详细地说明，其中：
图1示出对于现有技术反向导通IGBT的横截面视图；
图2示出根据本发明的反向导通IGBT的实施例的横截面视图；
图3示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；
图4示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；
图5示出根据本发明的反向导通IGBT的制造方法中的制造步骤；
图6示出根据本发明的反向导通IGBT的另一个制造方法中的制造步骤；
图7示出根据本发明的反向导通IGBT的另一个制造方法中的制造步骤；
图8示出根据本发明的反向导通IGBT的另一个制造方法中的制造步骤；
图9示出根据本发明具有槽栅电极的反向导通IGBT的另一个实施例的横截面视图；
图10示出根据本发明具有增强层的反向导通IGBT的另一个实施例的横截面视图；
图11示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；
图12示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；以及
图13示出根据本发明的反向导通IGBT的另一个实施例的横截面视图。
在附图中使用的标号和它们的含义在标号列表中总结。一般，相似或相似功能的部件给予相同的标号。描述的实施例意为示例并且不应限制本发明。
具体实施方式
在图2中示出发明性反向导通绝缘栅双极晶体管1的第一实施例。RC-IGBT 1包括n型第一层2，其具有第一主侧21和与第一主侧21相对的第二主侧22。p型第二层3设置在第一主侧21上。至少一个n型第三层4设置在第一主侧21上并且被第二层3环绕。该至少一个第三层4具有比第一层2更高的掺杂。第五电绝缘层6设置在第一主侧21上且在第一、第二和第三层2、3、4的顶部上。它至少部分覆盖至少一个第三层4、第二层3和第一层2。导电第四层5设置在第一主侧21上通过第五层6与至少一个第三层4、第二层3和第一层2电绝缘。优选地，第四层5嵌入第五层6中。
典型地第五层6包括第一电绝缘层61，优选地用二氧化硅制成，和第二电绝缘层62，优选地也用二氧化硅制成，优选地用与第一电绝缘层61相同的材料。第二电绝缘层62覆盖第一电绝缘层61。对于如在图2中示出的具有形成为平面栅电极的第四层5的RC-IGBT，第一电绝缘层61设置在第一主侧21的顶部上。构成栅电极的第四层5嵌入在构成第五层6的第一和第二电绝缘层61、62之间中，典型地它被完全嵌入。从而，第四层5通过第一电绝缘层61与第一、第二和第三层2、3、4分开。第四层5典型地用重掺杂多晶硅或如同铝的金属制成。
至少一个第三层4、第四层5和第五层6采用这样的方式形成使得第一开口16在第二层3上面形成。第一开口16被至少一个第三层4、第四层5和第五层6环绕。第一开口16形成为接触开口。
第一电接触10设置在第一主侧21上且在第一开口16内。该第一电接触10典型地也覆盖第五层6，但通过第二电绝缘层62与第四层5分开从而与其电绝缘。它与第二层3和第三层4直接电接触。
至少一个p型第六层7和n型第七层8设置在第二主侧22上，该至少一个第六和第七层7、8交替地设置在平面中。第七层8具有比第一层2更高的掺杂。在优选实施例中，第七层8设置在第一开口16正下面，但第七层8的位置也可以偏移到一侧，如在图11中示出的。没有必要使第七层8与第一开口16对准从而与第一电接触10对准。
第二电接触11设置在第二主侧22上并且它与至少一个第六和第七层7、8直接电接触。
形成为缺陷层的包括第一缺陷区域121的第九复合层12对第一开口16采用自对准方式而设置，即第九层12的延伸由第一接触开口16的边界限制，或在第二层3内或如在图4中示出的在第二层3下面且在第一层2内。第一缺陷区域121设置在第二层3和第一层2之间的结下面最大10μm的深度中的第一层2内。在图中，第九层12由在第九层12内的最大复合中心浓度的区域代表。第九层12的深度必须理解为最大复合中心浓度的深度。
在另一个优选的实施例中，没有在图中示出，第九缺陷层12对第一开口16采用自对准的方式而设置，即第九层12的位置限制到在第一接触开口16下面的区域，且在第二层3内和在第二层3下面的第一层2内，即在该情况下第九层12从第二层3内的区域延伸到在第一层2内的区域。
如在图12中示出的，本发明性的RC-IGBT还可以包括超过一层的第九层，例如两层第九层。这些第九层12中的一层可以设置在第二层3内并且另外的第九层12’在第一层2内。
在图13中示出的另外的实施例中，至少一个第九层12、12’包括第一缺陷区域121(其设置在第一开口16下面)和至少一个第二缺陷区域122(其设置在第四和第五层5、6下面，即在第一掩模14下面)。第一缺陷区域121设置在比第二缺陷区域122更大的深度中并且第二缺陷区域122最大设置在对应于第二层3的厚度的深度中，特别最大在1μm的深度中。
在图10中示出的另一个优选实施例中，形成为增强层的第十n掺杂层17设置在第二层3和第一层2之间用于具有更低的导通状态损耗。第十层17将第二层3从第一层2分开并且它具有比第一层2更高的掺杂。
对于具有平面栅电极的本发明性RC-IGBT备选地，本发明性RC-IGBT可包括第四层5’，形成为如在图9中示出的槽栅电极。槽栅电极5’设置在与第二层3相同的平面中并且与第二层3相邻，它们通过第一绝缘层61彼此分开，第一绝缘层61还分开第四层5’与第一层2。第二绝缘层62设置在形成为槽栅电极的第四层5’的顶部上，从而使第四层5’与第一电接触10绝缘。
如在图3中示出的，在另一个优选实施例中RC-IGBT 1还包括n型第八层9，其设置在第一层2和至少一个第六和第七层7、8设置在其中的平面之间，并且第八层9具有比第一层2更高的掺杂和比第七层8更低的掺杂。
在另一个实施例中，更换导电类型，即第一导电类型的所有层是p型(例如第一层2)而第二导电类型的所有层是n型(例如第二层3)。
在本发明性RC-IGBT 1中，二极管在第一电接触10(其构成二极管中的阳极电极)、第二层3(其的一部分构成阳极层)、第一层2(其的一部分构成基极层)、第七层8(其构成阴极层)和第二电接触11(其构成阴极电极)之间形成。
在本发明性RC-IGBT 1中，绝缘栅双极晶体管(IGBT)在第一电接触10(其构成IGBT中的发射极电极)、第三层4(其构成源极区)、第二层3(其的一部分构成沟道区)、第一层2(其的一部分构成基极区)、第六层7(其构成集电极层)和第二电接触11(其的一部分构成集电极电极)之间形成。
本发明性反向导通绝缘栅双极晶体管可以例如在转换器中使用。
在用于制造反向导通绝缘栅双极晶体管1的发明性方法中执行下列步骤：
-n型晶圆13具有第一侧131和与第一侧131相对的第二侧132。晶圆13的在完成的反向导通绝缘栅双极晶体管中具有未修改掺杂的那部分构成第一层2。p型第二层3在第一侧131上形成。
被第二层3环绕的至少一个n型的第三层4在第一侧131上形成。第三层4具有比第一层2更高的掺杂。
随后第一电绝缘层61在第一侧131上形成。它部分覆盖至少一个第三层4、第二层3和第一层2。典型地第三层4在第一侧131上被完全覆盖，在第二层3的位于第三层4和第一层2之间的那部分上且在第一侧131上覆盖第二层3，并且第一层2也在位于第一侧131上的那部分上被覆盖。
导电第四层5在第一侧131上形成，其设置在第一电绝缘层61上。第四层5典型地用重掺杂多晶硅或如同铝的金属制成。
优选地，第二电绝缘层62采用这样的方式在导电第四层5上形成使得第四层5设置在第一和第二电绝缘层61、62之间，典型地第四层5被完全嵌入。第二电绝缘层62典型地用如预先描述的低温二氧化硅材料制成。第一和第二电绝缘层61、62构成第五层6。
至少一个第三层、第四层和第五层4、5、6采用这样的方式形成使得它们在第二层3上方使第一开口16形成。
第一电接触10在第一侧上形成，其与第二层3和第三层4直接电接触。典型地第一电接触10覆盖第五层6。
至少一个p型第六层7和至少一个n型第七层8(具有比第一层2更高的掺杂)在晶圆13的第二侧132上形成。至少一个第六和第七层7、8交替设置在平面中。
第二电接触11在第二侧132上且在至少一个第六和第七层7、8上的与第一层2相对的侧上形成。第二电接触11与至少一个第六和第七层7、8直接电接触。
在第四和第五层5、6形成后，第九层通过在第一侧131上通过第一开口16离子注入形成为缺陷层。在图5至8中注入由s形箭头表示。至少第四和第五层(5、6)用作第一掩模14。
由于引入第一掩模14，离子可以在第一开口16内穿入晶圆到比第一掩模14下面更大的深度。在第一掩模14下面，离子穿入晶圆13最大到第二层3的厚度。特别地，离子穿入晶圆13最大到1μm的深度。在该情况下，在图13中示出，第九层12包括第一缺陷区域121(其与第一开口16对准，即第九层12的延伸被第一接触开口16的边界限制，并且在第一开口16下面)和在第一掩模14下面的第二缺陷区域122。因为第二缺陷区域122位于靠近第一主侧21，该器件可以获得改进的二极管特性而不使IGBT特性退化的优势。
备选地，离子在第一开口16周围的区域中被第一掩模14阻止穿入晶圆13，使得第九层12仅在第一开口16下面的晶圆中形成。在该情况下，第九层12仅包括设置在第一开口16下面的第一缺陷区域121。
在优选实施例中，用于形成第九缺陷层12的离子在第一电接触10形成之前注入，如在图5中示出的。备选地，用于形成第九层12的离子在第一电接触10形成后注入，如在图6中示出的。在该情况下，第一掩模14还包括第一电接触10。
如在图7中示出的，在另外优选的实施例中，第二掩模15在第一电接触10形成之前在第五层6顶部上形成，其具有在第二层3上面的第二开口，第二开口优选地对应于第一开口16。第一掩模14还包括第二掩模15。第二掩模15优选地是抗蚀剂掩模，其在完成RC-IGBT之前移除。通过引入第二掩模15，增加了第一掩模14的厚度从而提高了掩模中离子的吸收。同样，更高的能量可以用于离子注入，如果期望在晶圆13更大的深度中形成第九层12的话则这是有利的。
备选地，图8示出第二掩模15’，其在第一电接触10形成之后在第一电接触10顶部上形成。该第二掩模15’也具有在第二层3上面的第二开口，第二开口优选地对应于第一开口16，但与第一开口16相比第二开口还可以更宽、更小或偏移。第一掩模14还包括第二掩模15’。第二掩模15’优选地是抗蚀剂掩模，其在完成RC-IGBT之前移除。
备选地，第二掩模15’是金属掩模，其可以在完成半导体器件之前移除或其保留在完成的器件中。同样这样的金属第二掩模15’可在第一电接触10形成之前或之后引入。
氢或氦离子可用作用于注入的离子。
在另一个优选的实施例中，用于注入的离子是磷或硼离子。磷或硼离子可以特别是多电荷离子，例如双电荷硼(B++)或三电荷磷(P+++)。用于注入的离子的剂量优选地高于1*1011/cm2。优选地，在离子注入后进行退火步骤，特别在不超过500℃的温度和特别在150℃和450℃之间的温度退火以确保在p型第二层3中没有发生掺杂效应并且保持局部寿命。
第九层12可在第二层3内或在第二层3下面的第一层2内形成。在另一个优选实施例中，第九层12设置在第二和第一层2、3内，即在从第二层3延伸到第一层2的区域内。
在本发明性RC-IGBT包括两层或更多层第九缺陷层12、12’的情况下，这些第九层中之一12可以通过注入氢或氦离子形成并且另一第九缺陷层12’可以通过注入磷或硼离子形成。另外，注入步骤可以在器件制造的不同阶段执行，例如一个注入步骤在第一电接触10形成之前而另一步骤在接触10形成之后，或者是一个注入在引入第二掩模15、15’之前而另一注入在其之后，使得出现许多用于优化缺陷层12、12’的位置和性能的可能性。
标号列表
1RC-IGBT 10第一电接触
2第一层 11第二电接触
21第一主侧 12、12’第九层
22第二主侧 121第一缺陷区
3第二层 122第二缺陷区
4第三层 13晶圆
5第四层 131第一侧
6第五层 132第二侧
61第一电绝缘层 14第一掩模
62第二电绝缘层 15、15’第二掩模
7第六层 16第一开口
8第七层 17第十层
9第八层
Claims (18)
1.一种用于制造反向导通绝缘栅双极晶体管(1)的方法，其特征在于
在具有第一侧(131)和与所述第一侧(131)相对的第二侧(132)的第一导电类型的晶圆(13)上，所述晶圆(13)的在所完成的反向导通绝缘栅双极晶体管中具有未修改掺杂的部分构成第一层(2)，
第二导电类型的第二层(3)和至少一个第一导电类型的第三层(4)在所述第一侧(131)上形成，所述第三层(4)被所述第二层(3)环绕，
随后第五电绝缘层(6)在所述第一侧(131)上形成，其部分覆盖所述至少一个第三层(4)、所述第二层(3)和所述第一层(2)，
导电第四层(5、5’)在所述第一侧(131)上形成，其通过所述第五层(6)与所述晶圆(13)绝缘。所述至少一个第三层(4)、所述第四层(5、5’)和所述第五层(6)采用这样的方式形成使得它们在所述第二层(3)上方使第一开口(16)形成，
第一电接触(10)在所述第一侧(131)上形成，其在所述第一开口(16)内与所述第二层(3)和所述第三层(4)直接电接触，
至少一个第二导电类型的第六层(7)和至少一个第一导电类型的第七层(8)在所述第二侧(132)上形成，所述至少一个第六和第七层(7、8)交替设置在平面中，
第二电接触(11)在所述第二侧(132)上形成，其与所述至少一个第六和第七层(7、8)直接电接触，
并且其特征在于在所述第四和第五层(5、5’、6)形成后至少一个形成为缺陷层的第九层(12、12’)通过在所述第一侧(131)上使用至少所述第四和第五层(5、6)作为第一掩模(14)通过所述第一开口(16)离子注入而形成。
2.如权利要求1所述的方法，其特征在于
所述离子在所述第一开口(16)内穿入所述晶圆(13)到比所述第一掩模(14)下面更大的深度并且所述离子穿入所述第一掩模(14)下面最大到所述第二层(3)的厚度，特别最大到1μm的深度。
3.如权利要求1所述的方法，其特征在于
所述离子在所述第一开口(16)周围被所述第一掩模(14)阻止穿入所述晶圆(13)。
4.如权利要求1至3中任一项所述的方法，其特征在于
用于形成所述至少一个第九层(12、12’)的离子在所述第一电接触(10)的形成之前注入。
5.如权利要求1至3中任一项所述的方法，其特征在于
用于形成所述至少一个第九层(12、12’)的离子在所述第一电接触(10)的形成之后注入并且所述第一掩模(14)还包括所述第一电接触(10)。
6.如权利要求4所述的方法，其特征在于
第二掩模(15)在所述第五层(6)上形成，其具有至少与所述第一开口(16)重叠的第二开口(17)，并且其特征在于所述第一掩模(14)还包括第二掩模(15)。
7.如权利要求5所述的方法，其特征在于
第二掩模(15’)在所述第一电接触(10)上形成，所述第二掩模(15’)具有至少与所述第一开口(16)重叠的第二开口，并且其特征在于所述第一掩模(14)还包括所述第二掩模(15’)。
8.如权利要求1或7中任一项所述的方法，其特征在于
用于注入的所述离子是氢或氦离子。
9.如权利要求1至7中任一项所述的方法，其特征在于
用于注入的所述离子是磷或硼离子，特别是多电荷离子。
10.如权利要求9所述的方法，其特征在于
用于注入的所述离子的剂量高于1*1011/cm2。
11.如权利要求9至10中任一项所述的方法，其特征在于
在所述离子的注入后进行退火步骤，特别地在不超过500℃的温度进行退火步骤，以及特别地在150℃直到450℃的范围内的温度进行退火步骤。
12.如权利要求1至11中任一项所述的方法，其特征在于
所述至少一个第九层(12、12’)在所述第二层(3)内和/或在所述第二层(3)下面的所述第一层(2)内形成。
13.一种反向导通绝缘栅双极晶体管(1)，其特征在于，所述反向导通绝缘栅双极晶体管(1)包括
具有第一主侧(21)和与所述第一主侧(21)相对的第二主侧(22)的第一导电类型的第一层(2)，
第二导电类型的第二层(3)，其设置在所述第一主侧(21)上，
至少一个第一导电类型的第三层(4)，其设置在所述第一主侧(21)上并且所述至少一个第三层(4)被所述第二层(3)环绕，
第五电绝缘层(6)，其设置在所述第一主侧(21)上并且其至少部分覆盖所述至少一个第三层(4)，
导电第四层(5、5’)，其设置在所述第一主侧(21)上并且其通过所述第五层(6)与所述至少一个第三层(4)、所述第四层(5、5’)和所述第一层(2)电绝缘，所述至少一个第三层(4)、所述第四层(5、5’)和所述第五层(6)采用这样的方式形成使得第一开口(16)设置在所述第二层(3)上方，
第一电接触(10)，其设置在所述第一主侧(21)上并且其在所述第一开口(16)内与所述第二层(3)和所述第三层(4)直接电接触，
至少一个第二导电类型的第六层(7)和至少一个第一导电类型的第七层(8)，它们设置在所述第二主侧(22)上，所述至少一个第六和第七层(7、8)交替设置在平面中，
第二电接触(11)，其设置在所述第二主侧(22)上并且其与所述至少一个第六和第七层(7、8)直接电接触，
以及至少一个第九层(12、12’)，其形成为缺陷层，其横向延伸被限制到在所述第二层(3)内和/或在所述第二层(3)下面的所述第一层(2)内且由所述第一开口(16)的边界限定的区域。
14.如权利要求13所述的反向导通绝缘栅双极晶体管(1)，其特征在于
所述至少一个第九层(12、12’)设置在所述第一层(2)内且在所述第二层(3)和所述第一层(2)之间的结下面最大10μm的深度中。
15.如权利要求13或14中任一项所述的反向导通绝缘栅双极晶体管(1)，其特征在于
第一导电类型的第八层(9)设置在所述第一层(2)和所述至少一个第六和第七层(7、8)设置在其中的平面之间。
16.如权利要求13至15中任一项所述的反向导通绝缘栅双极晶体管(1)，其特征在于
所述至少一个第九层(12、12’)包括第一缺陷区域(121)和至少一个第二缺陷区域(122)，所述第一缺陷区域(121)设置在所述第一开口(16)下面，所述至少一个第二缺陷区域(122)设置在所述第四和第五层(5、6)下面，所述第一缺陷区域(121)设置在比所述第二缺陷区域(122)更大的深度中并且所述第二缺陷区域(122)设置在最大对应于所述第二层(3)的厚度的深度中，特别地设置在最大在1μm的深度中。
17.如权利要求14至16中任一项所述的反向导通绝缘栅双极晶体管(1)，其特征在于
第一导电类型的第十层(17)设置在所述第二层(3)和所述第一层(2)之间并且其特征在于所述第十层(17)将所述第二层(3)和所述第一层(2)分开。
18.一种具有如权利要求14至17中任一项所述的反向导通绝缘栅双极晶体管(1)的转换器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP07120665.0 | 2007-11-14 | ||
| EP07120665A EP2061084A1 (en) | 2007-11-14 | 2007-11-14 | Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method |
| PCT/EP2008/065030 WO2009062876A1 (en) | 2007-11-14 | 2008-11-06 | Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101861651A true CN101861651A (zh) | 2010-10-13 |
| CN101861651B CN101861651B (zh) | 2016-06-01 |
Family
ID=39322089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880116904.3A Active CN101861651B (zh) | 2007-11-14 | 2008-11-06 | 反向导通绝缘栅双极晶体管和对应制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8450777B2 (zh) |
| EP (2) | EP2061084A1 (zh) |
| JP (1) | JP5693962B2 (zh) |
| CN (1) | CN101861651B (zh) |
| WO (1) | WO2009062876A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103700587A (zh) * | 2012-09-27 | 2014-04-02 | 意法半导体股份有限公司 | 用于制造诸如超势垒sbr整流器之类的半导体器件的方法 |
| CN103855203A (zh) * | 2012-12-07 | 2014-06-11 | 中国科学院微电子研究所 | 一种逆导型绝缘栅双极晶体管结构及其制备方法 |
| CN104425254A (zh) * | 2013-08-30 | 2015-03-18 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100117117A1 (en) * | 2008-11-10 | 2010-05-13 | Infineon Technologies Ag | Vertical IGBT Device |
| JP5686033B2 (ja) * | 2011-04-27 | 2015-03-18 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| US20130341673A1 (en) * | 2012-06-21 | 2013-12-26 | Infineon Technologies Ag | Reverse Conducting IGBT |
| WO2015039274A1 (zh) * | 2013-09-17 | 2015-03-26 | 江苏物联网研究发展中心 | 一种ti-igbt器件及其制造方法 |
| US9147727B2 (en) | 2013-09-30 | 2015-09-29 | Infineon Technologies Ag | Semiconductor device and method for forming a semiconductor device |
| US9082629B2 (en) | 2013-09-30 | 2015-07-14 | Infineon Technologies Ag | Semiconductor device and method for forming a semiconductor device |
| US9159819B2 (en) | 2014-02-20 | 2015-10-13 | Infineon Technologies Ag | Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode |
| WO2015189929A1 (ja) * | 2014-06-11 | 2015-12-17 | 株式会社日立製作所 | 半導体装置、パワーモジュール、電力変換装置および半導体装置の製造方法 |
| JP6766885B2 (ja) | 2016-12-08 | 2020-10-14 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP7325167B2 (ja) | 2017-03-16 | 2023-08-14 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP6643382B2 (ja) | 2017-03-20 | 2020-02-12 | インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ | パワー半導体デバイス |
| JP7276407B2 (ja) * | 2017-11-28 | 2023-05-18 | 富士電機株式会社 | 炭化珪素半導体装置 |
| CN113544824A (zh) * | 2019-09-05 | 2021-10-22 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| GB2589543A (en) | 2019-09-09 | 2021-06-09 | Mqsemi Ag | Method for forming a low injection P-type contact region and power semiconductor devices with the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10261424B3 (de) * | 2002-12-30 | 2004-07-01 | Infineon Technologies Ag | Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad |
| US20070080407A1 (en) * | 2005-10-06 | 2007-04-12 | Sanken Electric Co., Ltd. | Insulated gate bipolar transistor |
| US20070231973A1 (en) * | 2006-03-30 | 2007-10-04 | Infineon Technologies Austria Ag | Reverse conducting IGBT with vertical carrier lifetime adjustment |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4587713A (en) * | 1984-02-22 | 1986-05-13 | Rca Corporation | Method for making vertical MOSFET with reduced bipolar effects |
| JPH03238871A (ja) * | 1990-02-15 | 1991-10-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3067687B2 (ja) * | 1997-05-08 | 2000-07-17 | 富士電機株式会社 | Ｉｇｂｔ駆動回路 |
| CN1258210C (zh) * | 2003-06-18 | 2006-05-31 | 北京工业大学 | 硅高速半导体开关器件制造方法 |
| JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
| JP4791704B2 (ja) * | 2004-04-28 | 2011-10-12 | 三菱電機株式会社 | 逆導通型半導体素子とその製造方法 |
| JP2007095997A (ja) * | 2005-09-29 | 2007-04-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2007
- 2007-11-14 EP EP07120665A patent/EP2061084A1/en not_active Withdrawn
-
2008
- 2008-11-06 CN CN200880116904.3A patent/CN101861651B/zh active Active
- 2008-11-06 EP EP08849161.8A patent/EP2215659B1/en active Active
- 2008-11-06 JP JP2010533539A patent/JP5693962B2/ja active Active
- 2008-11-06 WO PCT/EP2008/065030 patent/WO2009062876A1/en active Application Filing
-
2010
- 2010-05-12 US US12/778,751 patent/US8450777B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10261424B3 (de) * | 2002-12-30 | 2004-07-01 | Infineon Technologies Ag | Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad |
| US20070080407A1 (en) * | 2005-10-06 | 2007-04-12 | Sanken Electric Co., Ltd. | Insulated gate bipolar transistor |
| US20070231973A1 (en) * | 2006-03-30 | 2007-10-04 | Infineon Technologies Austria Ag | Reverse conducting IGBT with vertical carrier lifetime adjustment |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103700587A (zh) * | 2012-09-27 | 2014-04-02 | 意法半导体股份有限公司 | 用于制造诸如超势垒sbr整流器之类的半导体器件的方法 |
| CN103700587B (zh) * | 2012-09-27 | 2018-08-07 | 意法半导体股份有限公司 | 用于制造诸如超势垒sbr整流器之类的半导体器件的方法 |
| CN103855203A (zh) * | 2012-12-07 | 2014-06-11 | 中国科学院微电子研究所 | 一种逆导型绝缘栅双极晶体管结构及其制备方法 |
| CN103855203B (zh) * | 2012-12-07 | 2018-06-01 | 中国科学院微电子研究所 | 一种逆导型绝缘栅双极晶体管结构及其制备方法 |
| CN104425254A (zh) * | 2013-08-30 | 2015-03-18 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011503889A (ja) | 2011-01-27 |
| US20100270585A1 (en) | 2010-10-28 |
| EP2215659A1 (en) | 2010-08-11 |
| WO2009062876A1 (en) | 2009-05-22 |
| CN101861651B (zh) | 2016-06-01 |
| EP2215659B1 (en) | 2018-02-28 |
| EP2061084A1 (en) | 2009-05-20 |
| JP5693962B2 (ja) | 2015-04-01 |
| US8450777B2 (en) | 2013-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101861651A (zh) | 反向导通绝缘栅双极晶体管和对应制造方法 | |
| CN101952968B (zh) | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 | |
| CN101904010B (zh) | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 | |
| CN101884106B (zh) | 半导体模块 | |
| CN102867846B (zh) | 半导体器件 | |
| CN102054876B (zh) | 快速恢复二极管 | |
| US20130234201A1 (en) | Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same | |
| CN108604602A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN102376759A (zh) | 具有igbt区和二极管区的半导体装置 | |
| CN105849912A (zh) | 半导体装置及其制造方法 | |
| JP6127421B2 (ja) | 半導体装置 | |
| CN103250254A (zh) | 沟槽栅极功率半导体装置及其制造方法 | |
| CN102097306A (zh) | 使用激光退火选择激活注入掺杂剂的半导体器件制作方法 | |
| US7932538B2 (en) | Insulated gate bipolar transistor and method of fabricating the same | |
| CN101510558A (zh) | 半导体装置及其制造方法 | |
| JP5621493B2 (ja) | 半導体装置の製造方法 | |
| CN101847579B (zh) | 用于制造功率半导体器件的方法 | |
| CN102171800A (zh) | 半导体装置及其制造方法 | |
| WO2021251011A1 (ja) | 半導体装置 | |
| CN104779279B (zh) | 一种能抑制负阻效应的rc‑igbt | |
| CN205542791U (zh) | 半导体器件 | |
| CN101330103B (zh) | 绝缘栅型晶体管以及逆变器电路 | |
| CN102544083A (zh) | 一种mos型功率器件及其制造方法 | |
| CN116960169A (zh) | 一种逆导型igbt器件结构及其制备方法 | |
| CN101952969A (zh) | 二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180425 Address after: Baden, Switzerland Patentee after: ABB Switzerland Co.,Ltd. Address before: Zurich Patentee before: ABB TECHNOLOGY Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20210608 Address after: Baden, Switzerland Patentee after: ABB grid Switzerland AG Address before: Baden, Switzerland Patentee before: ABB Switzerland Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Swiss Baden Patentee after: Hitachi energy Switzerland AG Address before: Swiss Baden Patentee before: ABB grid Switzerland AG |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240102 Address after: Zurich, SUI Patentee after: Hitachi Energy Co.,Ltd. Address before: Swiss Baden Patentee before: Hitachi energy Switzerland AG |
|
| TR01 | Transfer of patent right |