CN105845652A - 用于减少栅极电阻的接触结构及其制造方法 - Google Patents

用于减少栅极电阻的接触结构及其制造方法 Download PDF

Info

Publication number
CN105845652A
CN105845652A CN201610192275.9A CN201610192275A CN105845652A CN 105845652 A CN105845652 A CN 105845652A CN 201610192275 A CN201610192275 A CN 201610192275A CN 105845652 A CN105845652 A CN 105845652A
Authority
CN
China
Prior art keywords
dielectric layer
contact
conductive material
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610192275.9A
Other languages
English (en)
Inventor
张家龙
赵治平
陈俊宏
曾华洲
郑价言
庄学理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105845652A publication Critical patent/CN105845652A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种衬底上具有栅极且栅极与源极/漏极(S/D)相邻的半导体器件。第一介电层覆盖栅极和S/D区域，第一介电层具有位于S/D区域上的第一接触孔且第一接触插塞由第一材料形成，第一接触插塞与各自的S/D区域连接。第二介电层覆盖第一介电层和第一接触插塞。由第二材料形成的第二接触插塞填充形成在第一介电层和第二介电层中的第二接触孔。第二接触插塞与形成在第二介电层中的栅极和互连结构连接，互连结构与第一接触插塞连接。第二材料与第一材料不同，且第二材料具有比第一材料低的电阻。

Description

用于减少栅极电阻的接触结构及其制造方法
本申请是于2011年10月19日提交的申请号为201110324281.2的名称为“用于减少栅极电阻的接触结构及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种半导体器件，具体的说，本发明涉及一种衬底上具有栅极且栅极与源极/漏极(S/D)相邻的半导体器件。
背景技术
本发明大体上涉及半导体器件的制造，且更具体地说是涉及具有带有降低了的栅极电阻的接触结构的半导体器件。提供如信号传递的电传导线在电子器件和半导体集成电路(IC)器件中是必要的。通过在所需要位置中的导电插塞连接不同层上的的导线从而提供预期的作用。半导体制造工艺中的连续进步带来了具有更好部件和/或更高集成程度的半导体器件。半导体器件包括的各个部件中，接触结构通常提供电路器件和/或互连层之间的电连接。
含有接触结构的典型半导体器件具有半导体衬底上的栅极结构和半导体衬底中在横向上与栅极结构邻近的源极/漏极区。在层间介质(ILD)中形成接触孔然后用导电材料填充如钨接触从而电连接栅极结构。然而，钨接触提供不利的高栅极电阻。
因此需要提供具有接触结构的半导体器件以及用于降低栅极电阻的制造方法从而改进电阻/电容连接(RC延迟)。
发明内容
针对现有技术中的问题，本发明提供了一种半导体器件，包括：栅极结构，位于半导体衬底上；源极/漏极区域，在横向上邻近所述半导体衬底中的所述栅极结构；第一介电层，覆盖所述栅极结构和所述源极/漏极区域，其中所述第一介电层具有位于所述源极/漏极区域上方的第一接触孔；第一接触插塞，由填充所述第一接触孔的第一导电材料形成，其中所述第一接触插塞与各自的源极/漏极区域电连接；第二介电层，在所述第一介电层和所述第一接触插塞上方；第二接触孔，形成在所述第一介电层和所述第二介电层中；第二接触插塞，由填充所述第二接触孔的第二导电材料形成，其中所述第二接触插塞与所述栅极结构电连接；和互连结构，基本形成在所述第二介电层中，所述互连结构与所述第一接触插塞电连接；其中所述第二导电材料与所述第一导电材料不同，且所述第二导电材料具有比所述第一导电材料低的电阻。
根据本发明所述的半导体器件，其中所述第一导电材料至少包括钨或钨基合金的其中之一。
根据本发明所述的半导体器件，其中所述第二导电材料至少包括铜或铜基合金之一。
根据本发明所述的半导体器件，其中所述互连结构由所述第二导电材料形成。
根据本发明所述的半导体器件，还包括处于所述第一介电层和所述第二介电层之间的蚀刻停止层。
根据本发明所述的半导体器件，还包括位于所述栅极结构和所述源极/漏极区域上的硅化物层，其中所述第一接触孔暴露所述源极/漏极区域上的所述硅化物层。
根据本发明所述的半导体器件，还包括处于所述第一介电层和所述硅化物层之间的接触蚀刻停止层，其中所述第一接触孔穿过所述第一介电层和所述接触蚀刻停止层从而暴露出所述硅化物层。
根据本发明所述的半导体器件，还包括覆盖所述栅极结构的接触蚀刻停止层，其中所述第二接触孔穿过所述第一介电层和所述第二介电层以及所述接触蚀刻停止层从而暴露所述硅化物层。
根据本发明所述的一种半导体器件，包括：栅极结构，位于半导体衬底上；源极/漏极区域，横向上邻近所述半导体衬底中的所述栅极结构；第一介电层，覆盖所述栅极结构和所述源极/漏极结构，其中所述第一介电层具有在所述源极/漏极区域上的第一接触孔；第一接触插塞，由填充所述第一接触孔的第一导电材料形成，其中所述第一接触插塞与各自的源极/漏极区域电连接；第二介电层，位于所述第一介电层和所述第一接触插塞上方；第二接触孔，形成在所述第一介电层和所述第二介电层中；第二接触插塞，由填充基本上位于所述第一介电层中的所述第二接触孔的第二导电材料形成，其中所述第二接触插塞与所述栅极结构电连接；第一互连结构，基本形成在所述第二介电层中，所述第一互连结构与所述第二接触插塞电连接；和第二互连结构，基本形成在所述第二介电层中，并与所述第一接触插塞电连接；其中所述第二导电材料与所述第一导电材料不同，且所述第二导电材料具有比所述第一导电材料低的电阻。
根据本发明所述的半导体器件，其中所述第一导电材料至少包括钨或钨基合金中之一。
根据本发明所述的半导体器件，其中所述第二导电材料至少包括铜或铜基合金中之一。
根据本发明所述的半导体器件，其中所述第一互连结构和所述第二互连结构由所述第二导电材料形成。
根据本发明所述的半导体器件，还包括位于所述第一介电层和所述第二介电层之间的蚀刻停止层。
根据本发明所述的半导体器件，还包括位于所述栅极结构和所述源极/漏极区域上的硅化物层，其中所述第一接触孔暴露所述源极/漏极区域上的所述硅化物层。
根据本发明所述的半导体器件，还包括位于所述第一介电层和所述硅化物层之间的接触蚀刻停止层，其中所述第一接触孔穿过所述第一介电层和所述接触蚀刻停止层从而暴露出所述硅化物层。
根据本发明所述的半导体器件，还包括覆盖所述栅极结构的接触蚀刻停止层，其中所述第二接触孔穿过所述第一介电层和所述第二介电层以及所述接触蚀刻停止层从而暴露出所述硅化物层。
根据本发明所述的一种形成半导体器件的方法，包括：在半导体衬底上形成栅极结构；形成在横向上与所述半导体衬底中的所述栅极结构邻近的源极/漏极区域；在所述栅极结构和所述源极/漏极结构上方沉积第一介电层，其中所述第一介电层具有位于所述源极/漏极区域上方的第一接触孔；在第一接触孔中沉积第一导电材料从而形成第一接触插塞，其中所述第一接触插塞与各自的源极/漏极区域电连接；在所述第一介电层和所述第一接触插塞上方沉积第二介电层；在所述第一介电层和所述第二介电层中形成第二接触孔；在所述第二接触孔中沉积第二导电材料从而形成第二接触插塞，其中所述第二接触插塞与所述栅极结构电连接；以及基本上在所述第二介电层中形成互连结构，所述互连结构与所述第一接触插塞电连接；其中所述第二导电材料与所述第一导电材料不同，且所述第二导电材料具有比所述第一导电材料低的电阻。
根据本发明所述的方法，其中所述第一导电材料至少包括钨或钨基合金中之一。
根据本发明所述的方法，其中所述第二导电材料至少包括铜或铜基合金中之一。
根据本发明所述的方法，其中所述互连结构由所述第二导电材料形成。
附图说明
通过以下详细的描述、所附权利要求以及附图，本发明的特征、方面以及优点会更完全显而易见，其中：
图1A到图1F是根据实施例，示出在半导体器件上形成接触结构的方法的横截面视图。
图2A-图2B是根据另一个实施例，示出在半导体器件上形成接触结构的方法的横截面视图。
具体实施方式
在以下描述中，阐述了许多特定的细节从而提供了本公开的实施例的完全理解。然而，本领域的普通技术人员应意识到没有这些特定的细节也可实施本公开的实施例。在一些例子中，没有详细描述公知的结构和工艺从而避免了本公开的不必要的模糊的实施例。
整个本说明书中引用“一个实施例”或“某个实施例”意味着本公开的至少一个实施例包括关于所述实施例而描述的特定部件、结构或特征。因此在本说明书的各个位置出现的短语“在一个实施中”或“在某个实施例中”不一定指同一个实施例。而且，在一个或多个实施例中可以以任何合适的方式组合特定部件、结构或特征。应理解，以下附图没有按比例绘制；而这些附图只是为了阐明。
本文中，图1A到图1F的横截面视图示出了形成使用铜插塞电连接栅极电极层的接触结构。
在图1A中，图案化沉积在半导体衬底20上的栅极介电材料和栅极导电材料然后分别形成栅极介电层30和栅极电极层40，栅极介电层30和栅极电极层40一起形成栅极结构。衬底20为体硅，但是也可使用其它普通使用的材料和结构如硅上绝缘体(SOI)或位于体硅锗上的硅层。可由氧化硅或高-k介电材料形成栅极介电层30。栅极电极层40可由非晶形多晶硅、掺杂多晶硅、金属、单晶硅或其它导电材料形成。
然后分别在衬底20的栅极结构的每一边实施轻离子注入工艺从而形成两个轻掺杂区域50。然后，在栅极结构的每个侧壁上形成介电间隔60。介电间隔60可由氧化物、氮化物、氮氧化物或其组合形成。然后在轻掺杂区域50上实施重离子注入工艺从而形成重掺杂区域70。因此，在衬底20的栅极结构的每一边上中形成带有轻掺杂漏极(LDD)结构50的两个源极/漏极区70。MOS晶体管是否为nMOS或pMOS晶体管取决于衬底20和源极/漏极区70的导电类型。对于pMOS晶体管，LDD结构和源极/漏极区将为p-型且衬底将为n-型。对于nMOS晶体管，LDD结构和源极/漏极区将为n-型且衬底将为p-型。
为了降低薄层电阻，在源极/漏极区70和栅极电极层40上形成硅化物层80。硅化物层80为包括金属如钛、钴、镍、钯、铂、铒以及类似物的金属硅化物层。在其中电阻和欧姆接触的考虑不是如此重要的可替换实施例中，如在高-k金属栅极工艺中，硅化物层80是可选的。
在随后的接触孔形成过程中用于控制端点的接触蚀刻停止层(CESL)沉积在上述MOS晶体管(在衬底20上完成的)上。CESL90可由氮化硅、氮氧化硅、碳化硅或其组合物形成。第一层间介电(ILD)层100形成在CESL90上从而使MOS晶体管与互连结构的随后形成相隔离。第一ILD层100可通过热CVD工艺或高密度等离子体(HDP)工艺由掺杂的或未掺杂的硅氧化物如未掺杂的硅酸盐玻璃(USG)、磷掺杂硅酸盐玻璃(PSG)或硼磷硅酸盐玻璃(BPSG)形成。可选地，第一ILD层100可由掺杂的或P-掺杂的旋涂玻璃(SOG)、PTEOS或BPTEOS形成。在平坦化如第一ILD层100上的化学机械平坦化(CMP)之后，提供了介质抗反射涂层(DARC)和/或底部抗反射涂层(BARC)以及光刻图案化光阻层，为了简明，附图中省略了这些。然后实施干法蚀刻从而形成穿过第一ILD层100和CESL90的第一接触孔105。在一些包括硅化物层80的实施例中，蚀刻工艺暴露了位于源极/漏极区70上的硅化物层80。然后剥去图案化的光阻和BARC层。
在图1B中，第一导电层沉积在衬底20上从而也填充了第一接触孔105。通过CMP移去部分第一导电层而不是第一接触孔105。然后暴露出第一ILD层100且保留填充第一接触孔105的部分第一导电层，从而成为第一接触插塞110。第一接触插塞110由钨或钨基合金形成，且在下文中也命名为钨插塞110。形成钨插塞110的一个方法包括选择性钨化学气相沉积(W-CVD)方法。例如，钨可能实质上只沉积在第一接触孔105底部暴露的硅上，然后通过回蚀刻步骤移除过度生长的钨。
在图1C中，蚀刻停止层125和第二ILD层130沉积在第一ILD层100上。蚀刻停止层125可通过任何沉积工艺包括LPCVD(低压化学气相沉积)、APCVD(大气压化学气相沉积)、PECVD(等离子增强化学气相沉积)、PVD(物理气相沉积)、溅射法和将来开发的沉积工艺由氧化硅、氮化硅、碳化硅、氮氧化硅或其组合物形成。尽管实施例示出了蚀刻停止层125，但是当忽略使用蚀刻停止层125取决于接触形成控制中的进步时，本公开提供价值。
第二ILD层130可为金属间介电(IMD)层且可通过任何技术包括旋转涂布、CVD和将来开发的沉积工艺形成。第二ILD层130可为单层或多层结构(带有或不带有中间的蚀刻停止层)。在一个实施例中，第二ILD层130由低-K介电层形成。整个本公开所使用的术语“低-k”用来定义介电材料的介电常数为4.0或更低。根据实施例可使用各种各样的低-k材料例如旋转无机电介质、旋转有机电介质、多孔介电材料、有机聚合物、有机硅玻璃、氟硅酸盐玻璃(FSG)、类金刚石碳、HSQ(氢倍半硅氧烷)系列材料、MSQ(甲基倍半硅氧烷)系列材料、多孔有机系列材料、聚酰亚胺。聚倍半硅氧烷、聚多芳基酯、氟硅酸盐玻璃和商用材料如来自联合信号公司(Allied Signal)的FLARETM或来自道康宁(Dow Corning)的SiLKTM以及其它低-k介电成分。
在图1D中，然后实施干法蚀刻工艺从而形成穿过第二ILD层130、蚀刻停止层125、第一ILD层100和接触蚀刻停止层90的第二接触孔107。在一些包括硅化物层80的实施例中，蚀刻工艺暴露出位于栅极电极层40上的硅化物层80。
现参考图1E，第二导电层沉积在衬底20上从而也填充了第二接触孔107。通过CMP移除部分第二导电层而不是第二接触孔107。然后暴露出第二ILD层130且保留第二导电层填充第二接触孔107的部分从而成为第二接触插塞120。也将第二接触插塞命名为与栅极电极层40电连接的铜插塞120。铜插塞120可包括选自一组包括(但是不限于)铜和铜基合金、金、金合金、银和银合金导电材料的低电阻导电材料。形成铜插塞120的一个方法包括使用含有金属种子层沉积和铜电化学电镀的铜填充工艺。金属种子层通过PVD、CVD或ALD方法可包括铜、镍、钼、铂或类似物。
第二接触插塞120形成之后，第三接触孔135基本形成在第二ILD层130中。第三接触孔135可为使用带有掩模技术和各向异性蚀刻操作(如等离子体蚀刻或反应性离子蚀刻)的典型光刻形成的单镶嵌开口或双镶嵌开口。
在图1F中，然后第三导电层沉积在衬底20上的第三接触孔135中。然后平坦化部分第三导电层从而形成与各自的钨插塞110电连接的互连结构140。互连结构140可包括选自一组包括(但不限于)铜和铜基合金、金、金合金、银和银合金导电材料的低电阻导电材料。
图2A到图2B示出了使用用于电连接栅极电极层的铜插塞形成接触结构的另一个方法的示例性实施例。如图1D所示的第二接触孔107形成之后，图2A示出了使用带有掩模技术和各向异性蚀刻操作(如等离子体蚀刻或反应性离子蚀刻)的典型光刻，基本上在第二介电层130中和第二接触孔107上形成单镶嵌开口或双镶嵌开口。如图2B所示，然后导电层沉积在衬底20上的第三接触孔135和第二接触孔107中。接着平坦化部分导电层从而形成与各自的钨插塞110电连接的互连结构150和与栅极电极层40电连接的互连结构145。互连结构150和145可包括选自一组包括(但不限于)铜和铜基合金、金、金合金、银和银合金导电材料的低电阻导电材料。
已经描述了具有接触结构的半导体器件的实施例。因为第二接触插塞120包括电阻比钨小的材料如铜和铜基合金、金、金合金、银和银合金，因此接触结构降低了栅极电阻。
以上详细描述了示例性实施例。然而很明显在不背离本公开的宽泛主旨和范围的情况下，可以做各种更改、结构、工艺和改变。因此，说明书和附图是为了说明而不用于限定。据了解本公开的实施例可以使用各种其它组合和环境且可以在本发明的范围内改变和更改。

Claims (20)

1.一种半导体器件，包括：
栅极结构，位于半导体衬底上；
源极/漏极区域，在横向上邻近所述半导体衬底中的所述栅极结构；
第一介电层，覆盖所述栅极结构和所述源极/漏极区域，其中所述第一介电层具有位于所述源极/漏极区域上方的第一接触孔；
第一接触插塞，由填充所述第一接触孔的第一导电材料形成，其中所述第一接触插塞与各自的源极/漏极区域电连接；
第二介电层，覆盖在所述第一介电层和所述第一接触插塞上方；
第二接触孔，形成在所述第一介电层和所述第二介电层中；
第二接触插塞，由填充至少在所述第一介电层中的所述第二接触孔的第二导电材料形成，其中所述第二接触插塞与所述栅极结构电连接；和
互连结构，基本形成在所述第二介电层中，所述互连结构与所述第一接触插塞电连接；
其中所述第二导电材料与所述第一导电材料不同，且所述第二导电材料具有比所述第一导电材料低的电阻；
其中由所述第二导电材料形成的所述第二接触孔和所述第二接触插塞从所述第一介电层连续延伸至所述第二介电层。
2.根据权利要求1所述的半导体器件，其中所述第一导电材料至少包括钨或钨基合金的其中之一。
3.根据权利要求1所述的半导体器件，其中所述第二导电材料至少包括铜或铜基合金之一。
4.根据权利要求1所述的半导体器件，其中所述互连结构由所述第二导电材料形成。
5.根据权利要求1所述的半导体器件，还包括处于所述第一介电层和所述第二介电层之间的蚀刻停止层。
6.根据权利要求1所述的半导体器件，还包括：
位于所述栅极结构和所述源极/漏极区域上的硅化物层，其中所述第一接触孔暴露所述源极/漏极区域上的所述硅化物层。
7.根据权利要求6所述的半导体器件，还包括：
处于所述第一介电层和所述硅化物层之间的接触蚀刻停止层，其中所述第一接触孔穿过所述第一介电层和所述接触蚀刻停止层从而暴露出所述硅化物层。
8.根据权利要求6所述的半导体器件，还包括：
覆盖所述栅极结构的接触蚀刻停止层，其中所述第二接触孔穿过所述第一介电层和所述第二介电层以及所述接触蚀刻停止层从而暴露出所述硅化物层。
9.一种半导体器件，包括：
栅极结构，位于半导体衬底上；
源极/漏极区域，横向上邻近所述半导体衬底中的所述栅极结构；
第一介电层，覆盖所述栅极结构和所述源极/漏极结构上，其中所述第一介电层具有在所述源极/漏极区域上方的第一接触孔；
第一接触插塞，由填充所述第一接触孔的第一导电材料形成，其中所述第一接触插塞与各自的源极/漏极区域电连接；
第二介电层，覆盖在所述第一介电层和所述第一接触插塞上方；
第二接触孔，形成在所述第一介电层和所述第二介电层中；
第二接触插塞，由填充基本上位于所述第一介电层中的所述第二接触孔的第二导电材料形成，其中所述第二接触插塞与所述栅极结构电连接；
第一互连结构，基本形成在所述第二介电层中，所述第一互连结构与所述第二接触插塞电连接；和
第二互连结构，基本形成在所述第二介电层中，并与所述第一接触插塞电连接；
其中所述第二导电材料与所述第一导电材料不同，且所述第二导电材料具有比所述第一导电材料低的电阻；
其中由所述第二导电材料形成的所述第二接触孔和所述第二接触插塞从所述第一介电层连续延伸至所述第二介电层。
10.根据权利要求9所述的半导体器件，其中所述第一导电材料至少包括钨或钨基合金中之一。
11.根据权利要求9所述的半导体器件，其中所述第二导电材料至少包括铜或铜基合金之一。
12.根据权利要求9所述的半导体器件，其中所述第一互连结构和所述第二互连结构由所述第二导电材料形成。
13.根据权利要求9所述的半导体器件，还包括位于所述第一介电层和所述第二介电层之间的蚀刻停止层。
14.根据权利要求9所述的半导体器件，还包括位于所述栅极结构和所述源极/漏极区域上的硅化物层，其中所述第一接触孔暴露所述源极/漏极区域上的所述硅化物层。
15.根据权利要求14所述的半导体器件，还包括处于所述第一介电层和所述硅化物层之间的接触蚀刻停止层，其中所述第一接触孔穿过所述第一介电层和所述接触蚀刻停止层从而暴露出所述硅化物层。
16.根据权利要求14所述的半导体器件，还包括覆盖所述栅极结构的接触蚀刻停止层，其中所述第二接触孔穿过所述第一介电层和所述第二介电层以及所述接触蚀刻停止层从而暴露出所述硅化物层。
17.一种形成半导体器件的方法，包括：
在半导体衬底上形成栅极结构；
形成在横向上与所述半导体衬底中的所述栅极结构邻近的源极/漏极区域；
在所述栅极结构和所述源极/漏极结构上方沉积第一介电层，其中所述第一介电层具有位于所述源极/漏极区域上方的第一接触孔；
在第一接触孔中沉积第一导电材料从而形成第一接触插塞，其中所述第一接触插塞与各自的源极/漏极区域电连接；
在所述第一介电层和所述第一接触插塞上方沉积第二介电层；
在所述第一介电层和所述第二介电层中形成第二接触孔；
在至少在所述第一介电层中的所述第二接触孔中沉积第二导电材料从而形成第二接触插塞，其中所述第二接触插塞与所述栅极结构电连接；以及
基本上在所述第二介电层中形成互连结构，所述互连结构与所述第一接触插塞电连接；
其中所述第二导电材料与所述第一导电材料不同，且所述第二导电材料具有比所述第一导电材料低的电阻；
其中由所述第二导电材料形成的所述第二接触孔和所述第二接触插塞从所述第一介电层连续延伸至所述第二介电层。
18.根据权利要求17所述的方法，其中所述第一导电材料至少包括钨或钨基合金中之一。
19.根据权利要求17所述的方法，其中所述第二导电材料至少包括铜或铜基合金之一。
20.根据权利要求19所述的方法，其中所述互连结构由所述第二导电材料形成。
CN201610192275.9A 2010-10-28 2011-10-19 用于减少栅极电阻的接触结构及其制造方法 Pending CN105845652A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/913,982 2010-10-28
US12/913,982 US8765600B2 (en) 2010-10-28 2010-10-28 Contact structure for reducing gate resistance and method of making the same
CN2011103242812A CN102468328A (zh) 2010-10-28 2011-10-19 用于减少栅极电阻的接触结构及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2011103242812A Division CN102468328A (zh) 2010-10-28 2011-10-19 用于减少栅极电阻的接触结构及其制造方法

Publications (1)

Publication Number Publication Date
CN105845652A true CN105845652A (zh) 2016-08-10

Family

ID=45995712

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610192275.9A Pending CN105845652A (zh) 2010-10-28 2011-10-19 用于减少栅极电阻的接触结构及其制造方法
CN2011103242812A Pending CN102468328A (zh) 2010-10-28 2011-10-19 用于减少栅极电阻的接触结构及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011103242812A Pending CN102468328A (zh) 2010-10-28 2011-10-19 用于减少栅极电阻的接触结构及其制造方法

Country Status (2)

Country Link
US (1) US8765600B2 (zh)
CN (2) CN105845652A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122845A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 接触结构制造方法
US11335637B2 (en) 2016-10-05 2022-05-17 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165224A (ja) * 2012-02-13 2013-08-22 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US9064931B2 (en) * 2012-10-11 2015-06-23 United Microelectronics Corp. Semiconductor structure having contact plug and metal gate transistor and method of making the same
US9054172B2 (en) * 2012-12-05 2015-06-09 United Microelectrnics Corp. Semiconductor structure having contact plug and method of making the same
CN103855077B (zh) * 2012-12-05 2018-07-10 联华电子股份有限公司 具有接触插栓的半导体结构与其形成方法
US9202746B2 (en) * 2013-12-31 2015-12-01 Globalfoundries Singapore Pte. Ltd. Integrated circuits with improved gap fill dielectric and methods for fabricating same
US9269611B2 (en) * 2014-01-21 2016-02-23 GlobalFoundries, Inc. Integrated circuits having gate cap protection and methods of forming the same
US9837354B2 (en) 2014-07-02 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid copper structure for advance interconnect usage
CN105575885B (zh) * 2014-10-14 2021-07-06 联华电子股份有限公司 半导体元件及其制作方法
US10062762B2 (en) * 2014-12-23 2018-08-28 Stmicroelectronics, Inc. Semiconductor devices having low contact resistance and low current leakage
CN105810565B (zh) * 2014-12-31 2019-07-23 联华电子股份有限公司 形成半导体元件的方法
US10256296B2 (en) 2015-11-24 2019-04-09 International Business Machines Corporation Middle-of-line (MOL) capacitance reduction for self-aligned contact in gate stack
US9824970B1 (en) * 2016-06-27 2017-11-21 Globalfoundries Inc. Methods that use at least a dual damascene process and, optionally, a single damascene process to form interconnects with hybrid metallization and the resulting structures
US9881926B1 (en) * 2016-10-24 2018-01-30 International Business Machines Corporation Static random access memory (SRAM) density scaling by using middle of line (MOL) flow
US10269621B2 (en) 2017-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods forming same
TWI636543B (zh) * 2017-07-19 2018-09-21 旺宏電子股份有限公司 內連線結構及其製造方法
US10153233B1 (en) 2017-07-20 2018-12-11 Macronix International Co., Ltd. Interconnect structure and fabricating method thereof
US10553481B2 (en) * 2017-08-31 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vias for cobalt-based interconnects and methods of fabrication thereof
CN110137410B (zh) * 2018-02-08 2021-09-14 宁德时代新能源科技股份有限公司 单向阀、顶盖组件、箱体以及电池模组
US10651178B2 (en) 2018-02-14 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Compact electrical connection that can be used to form an SRAM cell and method of making the same
CN110233132A (zh) * 2018-03-05 2019-09-13 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN110277362B (zh) 2018-03-13 2021-10-08 联华电子股份有限公司 半导体结构及其形成方法
KR102612592B1 (ko) * 2018-10-15 2023-12-12 삼성전자주식회사 반도체 소자
US20230067527A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having deep metal line and method for forming the semiconductor structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518133B1 (en) * 2002-04-24 2003-02-11 Chartered Semiconductor Manufacturing Ltd Method for fabricating a small dimensional gate with elevated source/drain structures
CN1445838A (zh) * 2002-03-19 2003-10-01 株式会社日立制作所 半导体器件及其制造方法
US6737310B2 (en) * 2001-03-16 2004-05-18 Taiwan Semiconductor Manufacturing Company Self-aligned process for a stacked gate RF MOSFET device
CN101068018A (zh) * 2006-05-05 2007-11-07 台湾积体电路制造股份有限公司 半导体装置
CN101083249A (zh) * 2006-05-31 2007-12-05 恩益禧电子股份有限公司 半导体装置及其制造方法
US20080191352A1 (en) * 2007-02-13 2008-08-14 Chen-Hua Yu Stacked contact with low aspect ratio
CN101339919A (zh) * 2007-07-04 2009-01-07 东部高科股份有限公司 半导体器件及其制造方法
CN101345240A (zh) * 2007-07-09 2009-01-14 台湾积体电路制造股份有限公司 Mos晶体管的接触结构、毗连的接触结构及半导体sram单元
CN101673762A (zh) * 2008-09-09 2010-03-17 上海华虹Nec电子有限公司 Ldmos晶体管结构和制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5721167A (en) * 1997-02-10 1998-02-24 Motorola, Inc. Process for forming a semiconductor device and a static-random-access memory cell
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US6278165B1 (en) * 1998-06-29 2001-08-21 Kabushiki Kaisha Toshiba MIS transistor having a large driving current and method for producing the same
KR100699813B1 (ko) * 2000-09-27 2007-03-27 삼성전자주식회사 반도체 메모리 소자의 제조 방법
JP2002198443A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置及びその製造方法
US6686247B1 (en) * 2002-08-22 2004-02-03 Intel Corporation Self-aligned contacts to gates
DE102005052000B3 (de) * 2005-10-31 2007-07-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
US7557025B2 (en) * 2005-11-04 2009-07-07 United Microelectronics Corp. Method of etching a dielectric layer to form a contact hole and a via hole and damascene method
US7727890B2 (en) * 2007-12-10 2010-06-01 International Business Machines Corporation High aspect ratio electroplated metal feature and method
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102024744B (zh) * 2009-09-16 2013-02-06 中国科学院微电子研究所 半导体器件及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737310B2 (en) * 2001-03-16 2004-05-18 Taiwan Semiconductor Manufacturing Company Self-aligned process for a stacked gate RF MOSFET device
CN1445838A (zh) * 2002-03-19 2003-10-01 株式会社日立制作所 半导体器件及其制造方法
US6518133B1 (en) * 2002-04-24 2003-02-11 Chartered Semiconductor Manufacturing Ltd Method for fabricating a small dimensional gate with elevated source/drain structures
CN101068018A (zh) * 2006-05-05 2007-11-07 台湾积体电路制造股份有限公司 半导体装置
CN101083249A (zh) * 2006-05-31 2007-12-05 恩益禧电子股份有限公司 半导体装置及其制造方法
US20080191352A1 (en) * 2007-02-13 2008-08-14 Chen-Hua Yu Stacked contact with low aspect ratio
CN101339919A (zh) * 2007-07-04 2009-01-07 东部高科股份有限公司 半导体器件及其制造方法
CN101345240A (zh) * 2007-07-09 2009-01-14 台湾积体电路制造股份有限公司 Mos晶体管的接触结构、毗连的接触结构及半导体sram单元
CN101673762A (zh) * 2008-09-09 2010-03-17 上海华虹Nec电子有限公司 Ldmos晶体管结构和制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335637B2 (en) 2016-10-05 2022-05-17 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11804438B2 (en) 2016-10-05 2023-10-31 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
CN108122845A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 接触结构制造方法
US11282750B2 (en) 2016-11-29 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of fabricating the same
CN108122845B (zh) * 2016-11-29 2022-04-05 台湾积体电路制造股份有限公司 接触结构制造方法及半导体装置

Also Published As

Publication number Publication date
CN102468328A (zh) 2012-05-23
US8765600B2 (en) 2014-07-01
US20120104471A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
CN105845652A (zh) 用于减少栅极电阻的接触结构及其制造方法
US20070257323A1 (en) Stacked contact structure and method of fabricating the same
TWI559447B (zh) 半導體裝置與其形成方法
US7365009B2 (en) Structure of metal interconnect and fabrication method thereof
US7405112B2 (en) Low contact resistance CMOS circuits and methods for their fabrication
US7786520B2 (en) Embedded semiconductor device including planarization resistance patterns and method of manufacturing the same
CN102024784B (zh) 用于mos器件的块状接触塞
CN101261955A (zh) 嵌入式动态随机存取存储器装置及其接触插塞的形成方法
US8685851B2 (en) MOS device with memory function and manufacturing method thereof
TW202008509A (zh) 半導體結構的形成方法
KR20120041642A (ko) 반도체 소자
US9818795B2 (en) CMOS compatible thermopile with low impedance contact
WO2008027876A2 (en) Semiconductor devices including fine pitch arrays with staggered contacts and methods for designing and fabricating the same
CN106252409A (zh) 垂直式半导体结构及其制造方法
US20100308380A1 (en) Dual damascene processing for gate conductor and active area to first metal level interconnect structures
US10896874B2 (en) Interconnects separated by a dielectric region formed using removable sacrificial plugs
US11011419B2 (en) Method for forming interconnect structure
US20090166868A1 (en) Semiconductor devices including metal interconnections and methods of fabricating the same
CN110556336A (zh) 集成电路
US20070096260A1 (en) Reduced parasitic and high value resistor and method of manufacture
KR20040052353A (ko) 반도체 소자 제조방법
CN103515308B (zh) 铜内连结构及其制造方法
US8409956B1 (en) Methods of forming integrated circuit devices using self-aligned contact formation techniques
CN102751243A (zh) 半导体装置及其制造方法
US10305035B2 (en) Preparation method of Cu-based resistive random access memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160810

RJ01 Rejection of invention patent application after publication