CN108695393A - 包括沟槽结构中的场电极和栅电极的半导体器件及制造方法 - Google Patents

包括沟槽结构中的场电极和栅电极的半导体器件及制造方法 Download PDF

Info

Publication number
CN108695393A
CN108695393A CN201810294405.9A CN201810294405A CN108695393A CN 108695393 A CN108695393 A CN 108695393A CN 201810294405 A CN201810294405 A CN 201810294405A CN 108695393 A CN108695393 A CN 108695393A
Authority
CN
China
Prior art keywords
semiconductor
region
district
main body
component layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810294405.9A
Other languages
English (en)
Other versions
CN108695393B (zh
Inventor
K-H.巴赫
C.卡姆彭
D.科茨
A.迈泽
A.C.G.伍德
M.聪德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108695393A publication Critical patent/CN108695393A/zh
Application granted granted Critical
Publication of CN108695393B publication Critical patent/CN108695393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了包括沟槽结构中的场电极和栅电极的半导体器件及制造方法。一种半导体器件，包括半导体主体，所述半导体主体包括第一导电类型的半导体衬底和在所述半导体衬底上的第一导电类型的半导体层。沟槽结构从第一表面延伸到半导体主体中。沟槽结构包括栅电极和布置在栅电极与沟槽结构的底部侧之间的至少一个场电极。第二导电类型的主体区邻接沟槽结构。主体区从晶体管单元区域横向延伸到边缘末端区域中。pn结位于主体区和半导体层之间。主体区和半导体层中的至少一个在边缘末端区域中的pn结的横向端部处的掺杂浓度，与所述主体区和半导体层中的至少一个在晶体管单元区域中的pn结处的掺杂浓度相比下降。

Description

包括沟槽结构中的场电极和栅电极的半导体器件及制造方法
技术领域
本发明涉及包括沟槽结构中的场电极和栅电极的半导体器件及制造方法。
背景技术
在各种半导体功率应用中，绝缘栅场效应晶体管（IGFET），例如金属氧化物半导体场效应晶体管（MOSFET），用来接通和切断电子负载。包括沟槽中的栅电极和栅极电介质的晶体管单元概念可能由于与平面单元概念相比更高的晶体管单元的组装密度而允许比面积导通电阻（Ron x A）的减小。通过进一步在沟槽中容纳一个或多个场电极或场板，可以进一步改进击穿电压和导通电阻之间的折衷关系。由边缘末端区域中的场板实现的电荷补偿可以与由于主体区的边缘末端构造而引起的电场分布相互作用。所述相互作用可以限制器件的击穿电压裕度。
因此，期望进一步改进场板沟槽IGFET中的击穿电压和导通电阻之间的折衷关系。
发明内容
本公开涉及一种半导体器件，其包括第一导电类型的半导体衬底和在所述半导体衬底上的第一导电类型的半导体层。沟槽结构从第一表面延伸到半导体主体中。沟槽结构包括栅电极和布置在栅电极与沟槽结构的底部侧之间的至少一个场电极。第二导电类型的主体区邻接沟槽结构。主体区从晶体管单元区域横向延伸到边缘末端区域中。pn结位于主体区和半导体层之间。主体区和半导体层中的至少一个在边缘末端区域中的pn结的横向端部处的掺杂浓度，与所述主体区和半导体层中的至少一个在晶体管单元区域中的pn结处的掺杂浓度相比下降。
本公开还涉及一种制造半导体器件的方法。该方法包括在第一导电类型的半导体衬底上形成第一导电类型的半导体层。该方法进一步包括形成从第一表面延伸到半导体主体中的沟槽结构，所述沟槽结构包括栅电极和布置在栅电极与沟槽结构的底部侧之间的至少一个场电极。该方法进一步包括形成邻接沟槽结构的第二导电类型的主体区，其中主体区从晶体管单元区域横向延伸到边缘末端区域中。该方法进一步包括相比于晶体管单元区域局部增加边缘末端区域中主体区和半导体层之间的pn结的击穿电压。
本领域技术人员在阅读下面的详细描述时和在查看附图时将认识到附加的特征和优点。
附图说明
附图被包括以提供对本发明的进一步理解并且被并入在本说明书中且构成本说明书的一部分。附图图示实施例并且和本描述一起用于解释本发明的原理。将容易领会到本发明的其他实施例和意图的优点，因为通过参考下面的详细描述它们变得更好理解。
图1A至1C是用于图示包括沟槽中的栅电极和场电极的半导体器件的半导体主体的顶视图和横截面视图。
图2是用于图示主体区的掺杂剂量朝着边缘末端区域中的pn结的横向端部的稀释的曲线图。
图3A和3B是用于图示边缘末端区域中的浮置主体区部分的半导体主体的顶视图和横截面视图。
图4A和4B是用于图示主体子区从边缘末端区域中的另一主体子区横向突出的半导体主体的顶视图和横截面视图。
图5是用于图示主体区的垂直延伸在边缘末端区域中的增加的半导体主体的示意性横截面视图。
图6A和6B以及7A至7D是用于图示包括主体区和不同半导体子层之间的pn结的半导体器件的半导体主体的顶视图和横截面视图。
图8是用于图示制造半导体器件的方法的示意性流程图。
图9是用于图示通过增加主体掩模的覆盖部分引起的主体注入剂量的稀释的示意性视图。
图10是用于图示通过形成锥形主体注入掩模引起的主体注入剂量的稀释的示意性视图。
图11是用于图示通过以双模式或四模式注入主体掺杂剂离子而引起的主体注入剂量的稀释的示意性视图。
具体实施方式
在以下详细描述中，参考附图，所述附图形成本文的一部分并且在所述附图中通过图示的方式示出特定实施例，在所述特定实施例中可以实践本公开。应当理解的是，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑的改变。例如，针对一个实施例图示或描述的特征可以用在其他实施例上或者结合其他实施例使用以产生又另一实施例。旨在本公开包括这样的修改和变化。使用特定语言描述了示例，所述特定语言不应该被解释为限制所附权利要求的范围。附图不按比例并且仅用于说明性目的。为了清楚起见，如果没有另外说明，则在不同的附图中已由相应的参考标记指定相同的元件。
术语“具有”、“含有”、“包含”、“包括”等等是开放的，并且所述术语指示说明的结构、元件或特征的存在但是不排除附加的元件或特征的存在。除非上下文另外清楚地指示，否则冠词“一”、“一个”和“该”旨在包括复数以及单数。
术语“电气连接”描述电气连接的元件之间的永久低欧姆连接，例如所考虑的元件之间的直接接触或者经由金属和/或高掺杂的半导体的低欧姆连接。术语“电气耦合”包括适配用于信号传输的一个或多个介入元件可以存在于电气耦合的元件之间，所述介入元件例如临时提供第一状态下的低欧姆连接和第二状态下的高欧姆电去耦合的元件。
附图通过紧接着掺杂类型“n”或“p”指示“-”或“+”来图示相对掺杂浓度。例如，“n-”意指小于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。相同相对掺杂浓度的掺杂区未必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
如在该说明书中使用的术语“水平的”旨在描述基本上平行于半导体衬底或主体的第一或主表面的取向。这可以例如是晶片或管芯的表面。
如在本说明书中使用的术语“垂直的”旨在描述基本上垂直于第一表面（即，平行于半导体衬底或主体的第一表面的法线方向）布置的取向。
在该说明书中，半导体衬底或半导体主体的第二表面被认为是由半导体衬底的下部或背侧表面形成的，而第一表面被认为是由半导体衬底的上部、前面或主表面形成的。因此，如在本说明书中使用的术语“在…之上”和“在…之下”描述结构特征相对于另一个的相对位置。
在本说明书中，p掺杂被称为第一导电类型而n掺杂被称为第二导电类型。替换地，半导体器件可以形成具有相反的掺杂关系，使得第一导电类型可以是n掺杂并且第二导电类型可以是p掺杂。
图1A是用于图示一个或多个实施例的半导体主体部分100的示意性顶视图。图1B、1C是沿着图1A的切割线A-A’、B-B’的示意性横截面视图。
参考图1A的顶视图和图1B、1C的横截面视图，半导体主体部分100包括第一导电类型的半导体衬底102和半导体衬底102上的第一导电类型的半导体层104。沟槽结构106从第一表面108延伸到半导体主体部分100中。沟槽结构106包括栅电极110和布置在栅电极110和沟槽结构106的底部侧114之间的至少一个场电极112。第二导电类型的主体区116邻接沟槽结构106。主体区116从晶体管单元区域120横向延伸到边缘末端区域122中。pn结124位于主体区116和半导体层104之间。主体区116和半导体层104中的至少一个在边缘末端区域122中的pn结124的横向端部E处（例如，在第一部分1251中）的掺杂浓度，与所述主体区116和半导体层104中的至少一个在晶体管单元区域120中的pn结124处（例如，在第二部分1252中）的掺杂浓度相比下降。
沟槽中的绝缘结构113使栅电极110和场电极112彼此电气绝缘，并且进一步使栅电极110与半导体主体部分100的周围部分电气绝缘，以及使场电极112与半导体主体部分100的周围部分电气绝缘。绝缘结构113可以包括在单独的层形成工艺中形成的两个或甚至更多绝缘层，例如布置在场电极112和半导体主体部分100的周围部分之间的场电介质以及布置在栅电极110和半导体主体部分100的周围部分之间的栅极电介质。在一个或多个实施例中，栅极电介质包括热氧化物层或者由其制成，并且场电介质包括沉积的氧化物层或者由其制成。在一个或多个实施例中，绝缘结构113可以包括一个或多个堆叠的绝缘材料，例如，诸如作为热氧化物的SiO2的氧化物、通过化学气相沉积（CVD）工艺沉积的氧化物（诸如低压（LP）CVD氧化物）例如硼磷硅酸盐玻璃（BPSG）、磷硅酸盐玻璃（PSG）、硼硅酸盐玻璃（BSG）之一或其组合，（一个或多个）氮化物，低电介质和高电介质，以及这些或其他绝缘材料的任何组合。
在一个或多个实施例中，半导体衬底102是硅半导体主体，例如硅半导体衬底诸如硅（Si）半导体晶片。不同于硅的衬底材料，例如碳化硅（SiC）、砷化镓（AsGa）、氮化镓（GaN）或其他AIIIBV化合物半导体、锗（Ge）或硅锗（SiGe）可以替换地用作衬底材料。
在图1A至1C中图示的实施例中，图示了沟槽结构106中的一个场电极112。在其他实施例中，多于一个场电极，例如两个、三个、四个或甚至更多场电极可以布置在沟槽结构106中，例如沿着垂直于第一表面108的垂直方向相继地布置并且例如通过绝缘结构113而彼此电气绝缘。例如，布置在沟槽结构106中的场电极的数量可以取决于IGFET的规定电压等级。场电极112可以电气耦合到例如源极电位，或者可以电气耦合到配置成导致电荷补偿的另一个参考电位。当在沟槽结构106中布置两个或更多场电极时，场电极可以电气耦合到不同的电位，例如通过分压器设置的电位，所述分压器可以例如基于电阻器和/或二极管。
参考图2的示意性曲线图，比对朝向pn结124的横向端部E的横向方向x来图示主体区116的示例性掺杂剂量。例如取决于器件的电压等级，掺杂剂量从边缘末端区域122中的pn结124的横向端部E处的第一值Φ1朝向晶体管单元区域沿着范围从0.5µm到10µm的横向路径p增加到第二值Φ2。不同于注入的主体阱的横向扩散分布图，主体区的剂量沿着路径p的稀释需要用于沿着路径p的主体剂量稀释的措施，例如关于改变掩模覆盖的程度或者改变掩模阻挡程度的措施。在一个或多个实施例中，第一值Φ1在第二值Φ2的从10%至80%的范围内。主体区的掺杂剂量对应于针对所有深度测量的每单位面积的主体区的掺杂剂的数量，例如每cm-2的掺杂剂的数量，或者换言之对应于主体掺杂浓度沿着主体区的垂直延伸的积分。例如，第二值Φ2可以对应于晶体管单元区域中的主体区的掺杂剂量。
参考图2中图示的曲线图，主体区的掺杂剂量的分布图可以取决于针对沿着路径p稀释剂量所采用的特定措施，并且可以如参考曲线c1所图示的那样不断地增加，或者可以如参考曲线c2图示的那样逐步增加，或者可以具有如参考曲线c3、c4图示的凸形或凹形。可以实现其他分布图以及在图2中图示的分布图的任何组合。
参考图3A、3B的示意性顶视图和横截面视图，在一个或多个实施例中，主体区116包括在边缘末端区域122中彼此横向间隔开的主体子区1160。例如，主体子区1160的图案可以被适配成朝向pn结的横向端部E的目标主体剂量分布图。因此，例如主体子区的数量、形状、距离、尺寸可以相互改变以设置主体区的掺杂剂量的目标分布图。
参考图4A、4B的示意性顶视图和横截面视图，在一个或多个实施例中，主体区116包括从晶体管单元区域120延伸到边缘末端区域122中的第一主体子区1161。主体区116进一步包括在边缘末端区域122中的第二主体子区1162。第二主体子区从第一主体子区1161横向突出，并且第二主体子区1162的最大掺杂浓度小于第一主体子区1161的最大掺杂浓度。在图4A、4B中图示的实施例中，第二主体子区1162邻接第一表面108。换言之，第二主体子区1162形成为掺杂的半导体阱。在一个或多个其他实施例中，第二主体子区1162也可以与第一主体子区1161横向间隔开，例如如在图4B中通过第二主体子区1162a所指示的那样。在一个或多个其他实施例中，第二主体子区1162也可以掩埋在第一表面108之下，例如如在图4B中通过掩埋的第二主体子区1162b所指示的那样。在一个或多个其他实施例中，第二主体子区1162也可以掩埋在第一表面108之下并且与第一主体子区1161横向间隔开，例如如在图4B中通过掩埋的第二主体子区1162c所指示的那样。第一导电类型的主体区126可以邻接第一表面108。源极区126和主体区116可以电气连接到源极接触128。例如，第二导电类型的高掺杂的主体接触区130可以布置在主体区116和源极接触128之间以用于改进或实现源极接触128和主体区116之间的欧姆接触的目的。在图4A、4B中图示的实施例中，将源极接触128图示为凹槽接触。在一些其他实施例中，例如，源极接触128可以实现为向主体区116和源极区126中的每一个提供电接触的接触插头。
参考图5的示意性横截面视图，在一个或多个实施例中，主体区116的垂直延伸在横向延伸l上从边缘末端区域122中的pn结124的横向端部E处（在这里pn结124邻接第一表面108）的0µm增加到其中主体区116的垂直延伸持续不变的位置处的深度d，并且l和d之间的比率的范围是从1至5。
参考6A、6B的示意性顶视图和横截面视图，在一个或多个实施例中，半导体层104包括半导体衬底102上的第一半导体子层1041和第一半导体子层1041上的第二半导体子层1042。第一半导体子层1041中的平均掺杂浓度大于第二半导体子层1042中的平均掺杂浓度。例如，这可以允许边缘末端区域122中的源极到漏极击穿电压的局部增加。
在一个或多个实施例中，第一半导体子层1041中的掺杂浓度在从1x1016 cm-3至8x1016 cm-3的范围内，第一半导体子层1041的垂直延伸d1在从0.5 µm至10 µm的范围内，第二半导体子层1042中的掺杂浓度在从1014cm-3至2x1016cm-3的范围内，并且第二半导体子层1042的垂直延伸d2在从0.1µm至2 µm的范围内。在图6B中图示的实施例中，第二半导体子层1042的垂直延伸d2等于或几乎等于（例如相差+/-300nm）主体区116的垂直延伸d。在一个或多个其他实施例中，第二半导体子层1042的垂直延伸d2可以小于主体区116的垂直延伸d。在一个或多个其他实施例中，第二半导体子层1042的垂直延伸d2比主体区116的垂直延伸d大至多300nm。例如，由于与晶体管单元区域120中的pn结124处的第一半导体子层1041的掺杂浓度相比，pn结124的横向端部E处的第二半导体子层1042的较小掺杂浓度，在图6A和6B中图示的实施例可以允许边缘末端区域122中源极到漏极击穿电压的局部增加。
在图7A、7B、7C、7D的示意性顶视图和横截面视图中图示的一个或多个另外的实施例中，第二半导体子层1042的垂直延伸d2大于主体区116的垂直延伸d，并且为了抵消相对低的掺杂第二半导体子层1042对晶体管单元区域120中的导通电阻的任何负面影响，将第一导电类型的钉扎（pinning）区132布置在晶体管单元区域120中在主体区116和第一半导体子层1041之间。钉扎区132的掺杂浓度大于第二半导体子层1042的掺杂浓度。主体区116沿着从晶体管单元区域120到边缘末端区域122的横向方向x的横向延伸大于钉扎区132的横向延伸。
在一个或多个实施例中，钉扎区132的横向延伸限于晶体管单元区域120。
参考图7D的示意性横截面视图，与在图7C中图示的晶体管单元区域120中的场电极112的布置相比，边缘末端区域122中的场电极112可以朝着第一表面108扩展例如以用于接触目的，例如通过省略边缘末端区域122中的栅电极110和栅极电介质并且替代地使场电极112和场电介质沿着横向方向x继续。例如，电极布置中的这种改变可以发生在晶体管单元区域120和边缘末端区域122之间的过渡处或过渡周围。
在图7A至7D中图示的实施例可以允许相比于晶体管单元区域120，边缘末端区域122中的源极到漏极击穿电压的局部增加，这例如通过由于晶体管单元区域120中的pn结124处的钉扎区132引起的掺杂的局部增加导致，并且进一步通过由于第一半导体子层1041引起的pn结124的横向端部E处的掺杂浓度的局部降低导致。
在一个或多个实施例中，在图1A至7D中图示的半导体器件是垂直绝缘栅场效应晶体管，并且进一步包括电气连接到半导体主体的第一表面108处的源极区126的源极电极，和电气连接到半导体主体的与第一表面108相对的第二表面处的半导体衬底102的漏极电极。
图8是用于图示制造半导体器件的方法1000的示意性流程图。
将领会到，虽然以下将方法1000图示和描述为一系列动作或事件，但是这样的动作或事件的图示的顺序将不以限制性含义来解释。例如，一些动作可以以不同的顺序发生和/或与除了在本文中图示和/或描述的那些之外的其他动作或事件同时发生。此外，可能不需要所有图示的动作来实现本文中的公开的实施例的一个或多个方面。而且，在本文中描绘的动作中的一个或多个可以在一个或多个单独的动作和/或阶段中实施。参考以上参照图1A至7D描述的层的材料特性提供的细节同样地适用。
参照图8，工艺特征S100包括在第一导电类型的半导体衬底上形成第一导电类型的半导体层。半导体层可以通过层沉积工艺来形成，例如在硅衬底上的硅的化学气相沉积（CVD），诸如低压CVD（LPCVD）或大气压CVD（APCVD）。例如，半导体层可以被原位掺杂和/或通过离子注入和激活来掺杂。
工艺特征S110包括形成从第一表面延伸到半导体主体中的沟槽结构，所述沟槽结构包括栅电极和布置在栅电极与沟槽结构的底部侧之间的至少一个场电极。可以通过各向异性蚀刻工艺（例如，通过反应离子蚀刻（RIE））来在半导体主体中形成沟槽。沟槽的绝缘结构镶衬壁可以由一个或多个堆叠的绝缘材料形成，例如，诸如作为热氧化物的SiO2的氧化物、通过化学气相沉积（CVD）工艺沉积的氧化物（诸如低压（LP）CVD氧化物）例如硼磷硅酸盐玻璃（BPSG）、磷硅酸盐玻璃（PSG）、硼硅酸盐玻璃（BSG）之一或其组合、（一个或多个）氮化物、低电介质和高电介质、以及这些或其他绝缘材料的任何组合。介电结构可以充当沟槽结构的底部部分处的场电介质。例如可以通过沉积导电材料，例如高掺杂的多晶硅来形成一个或多个场电极。同样地，可以形成栅电极。在形成栅电极或场电极的工艺之间，例如可以扩大介电结构以用于使相应的电极与彼此电气绝缘并且与半导体主体的周围部分电气绝缘。形成在栅电极和半导体主体之间的介电结构的一部分可以是栅极电介质，例如热氧化物。（一个或多个）场电极可以电气连接在沟槽结构的横向端部处，例如通过使栅电极中断并且使场电极扩展到半导体主体的表面，在这里接触插头例如可以提供电连接。
工艺特征S120包括形成邻接沟槽结构的第二导电类型的主体区，其中主体区从晶体管单元区域横向延伸到边缘末端区域中。可以通过掺杂剂的离子注入和激活来形成主体区。
工艺特征S130包括相比于晶体管单元区域，局部增加边缘末端区域中主体区和半导体层之间的pn结的击穿电压。工艺特征S130可以包括例如作为工艺特征S120和/或工艺特征S110的部分的措施。
在一个或多个实施例中，局部增加击穿电压包括：使主体区和半导体层中的至少一个在边缘末端区域中的pn结的横向端部处的掺杂浓度，与所述主体区和半导体层中的至少一个在晶体管单元区域中的pn结处的掺杂浓度相比下降。
参考图9的示意性视图，可以通过离子注入和激活来形成主体区116，并且可以通过朝着pn结124的横向端部E增加主体掩模136的覆盖部分来使主体注入剂量朝向pn结124的横向端部E被稀释。与在没有朝向pn结124的横向端部E的主体注入剂量的稀释的情况下形成的主体区相比，这可以导致具有pn结124的较低曲率和较低掺杂浓度的经稀释的主体区域138，并且因此导致其中定位pn结的横向端部E的边缘末端中的漏极到源极击穿的局部增加。
在一个或多个实施例中，形成主体区包括形成从晶体管单元区域延伸到边缘末端区域的第一主体子区，并且进一步包括在边缘末端区域中形成第二主体子区，其中第二主体子区从第一主体子区横向突出，并且第二主体子区的最大掺杂浓度被设置成小于第一主体子区的最大掺杂浓度。例如，在图4A、4B中图示了横向突出的子区的示例。
参考图10的示意性横截面视图，在一个或多个实施例中，通过离子注入和激活来形成主体区116，并且用于离子注入的主体掩模136的一部分在边缘末端区域122中的pn结124的横向端部E处形成为锥形主体掩模部分。锥形主体掩模部分的横向延伸e可以设置在从0.5 µm到10 µm的范围内。
参考图11的示意性横截面视图，通过倾斜的双模式离子注入和激活来形成主体区116。在pn结124的横向端部E周围的区域139中，在那里沿着方向141注入的掺杂剂离子进入半导体主体，沿着方向140注入的掺杂剂离子可能被主体掩模136阻挡。这可以允许实现朝向pn结124的横向端部的总体主体注入剂量的稀释。例如，离子注入还可以被实施作为四模式离子注入。
在一个或多个实施例中，形成半导体层包括在半导体衬底上形成第一半导体子层和在第一半导体子层上形成第二半导体子层，其中第一半导体子层中的平均掺杂浓度大于第二半导体子层中的平均掺杂浓度。例如，在图6A、6B和7A至7D中图示了第一和第二半导体子层的示例。
在一个或多个实施例中，例如正如在图7A至7D中图示的，第二半导体子层1042的垂直延伸d2被设置成大于主体区116的垂直延伸d。进一步地，第一导电类型的钉扎区132形成在晶体管单元区域120中在主体区116和第一半导体子层1041之间，其中钉扎区132的掺杂浓度被设置成大于第二半导体子层1042的掺杂浓度。
在一个或多个实施例中，通过离子注入和激活来形成源极区，其中使用同一离子注入掩模来注入源极区和钉扎区的掺杂剂。
在以上描述的实施例中，半导体衬底102可以是n+掺杂的，半导体层104可以是n-掺杂的，第一半导体子层1041可以是n-掺杂的，第二半导体子层1042可以是n--掺杂的，源极区126可以是n+掺杂的，钉扎区132可以是n掺杂的，主体区116可以是p掺杂的，主体接触区130可以是p+掺杂的。同样地，半导体衬底102可以是p+掺杂的，半导体层104可以是p-掺杂的，第一半导体子层1041可以是p-掺杂的，第二半导体子层1042可以是p--掺杂的，源极区126可以是p+掺杂的，钉扎区132可以是p掺杂的，主体区116可以是n掺杂的，主体接触区130可以是n+掺杂的。
尽管本文中已经图示并且描述了特定实施例，但是本领域的普通技术人员将领会到，在不脱离本发明的范围的情况下，各种替换和/或等同实施方式可以替代所示出和描述的特定实施例。本申请旨在涵盖本文中所讨论的特定实施例的任何适应或变化。因此，意图使本发明仅由权利要求及其等同物来限制。

Claims (24)

1.一种半导体器件，包括：
半导体主体，所述半导体主体包括第一导电类型的半导体衬底和在所述半导体衬底上的第一导电类型的半导体层；
从第一表面延伸到所述半导体主体中的沟槽结构，所述沟槽结构包括栅电极和布置在所述栅电极与所述沟槽结构的底部侧之间的至少一个场电极；以及
邻接所述沟槽结构的第二导电类型的主体区，所述主体区从晶体管单元区域横向延伸到边缘末端区域中；
其中pn结形成在所述主体区和所述半导体层之间，
其中所述主体区和所述半导体层中的至少一个在所述边缘末端区域中的pn结的横向端部处的掺杂浓度，与所述主体区和所述半导体层中的至少一个在所述晶体管单元区域中的pn结处的掺杂浓度相比下降。
2.根据权利要求1所述的半导体器件，其中所述主体区的掺杂剂量从所述边缘末端区域中的pn结的横向端部处的第一值朝向所述晶体管单元区域沿着范围从0.5µm到10µm的横向路径增加到第二值。
3.根据权利要求2所述的半导体器件，其中第一值在第二值的从10%到80%的范围内。
4.根据权利要求2所述的半导体器件，其中第二值对应于所述晶体管单元区域中的所述主体区的掺杂剂量。
5.根据权利要求2所述的半导体器件，其中所述主体区包括在所述边缘末端区域中彼此横向间隔开的主体子区。
6.根据权利要求1所述的半导体器件，其中所述主体区包括：
从所述晶体管单元区域延伸到所述边缘末端区域中的第一主体子区，以及
在所述边缘末端区域中的第二主体子区，
其中所述第二主体子区的最大掺杂浓度小于所述第一主体子区的最大掺杂浓度。
7.根据权利要求6所述的半导体器件，其中满足以下各项中的至少一个：所述第二主体子区从所述第一主体子区横向突出；所述第二主体子区和所述第一主体子区彼此横向间隔开；所述第二主体子区邻接第一表面；以及所述第二主体子区掩埋在第一表面以下。
8.根据权利要求1所述的半导体器件，其中所述主体区的垂直延伸在横向延伸l上从其中pn结邻接第一表面的所述边缘末端区域中的pn结的横向端部处的0µm增加到其中所述主体区的垂直延伸持续不变的位置处的深度d，并且l和d之间的比率的范围是从1至5。
9.根据权利要求1所述的半导体器件，其中所述半导体层包括：
所述半导体衬底上的第一半导体子层；和
所述第一半导体子层上的第二半导体子层，
其中所述第一半导体子层的平均掺杂浓度大于所述第二半导体子层的平均掺杂浓度。
10.根据权利要求9所述的半导体器件，其中所述第一半导体子层的掺杂浓度在从1x1016 cm-3至8x1016 cm-3的范围内，其中所述第一半导体子层的垂直延伸在从0.5 µm至10µm的范围内，其中所述第二半导体子层的掺杂浓度在从1014cm-3至2x1016cm-3的范围内，并且其中所述第二半导体子层的垂直延伸在从0.1µm至2 µm的范围内。
11.根据权利要求10所述的半导体器件，其中所述第二半导体子层的垂直延伸比所述主体区的垂直延伸大至多300nm，或者等于或小于所述主体区的垂直延伸。
12.根据权利要求9所述的半导体器件，进一步包括：
布置在所述晶体管单元区域中在所述主体区和所述第一半导体子层之间的第一导电类型的钉扎区，
其中所述第二半导体子层的垂直延伸大于所述主体区的垂直延伸，
其中所述钉扎区的掺杂浓度大于所述第二半导体子层的掺杂浓度，
其中所述主体区沿着横向方向从所述从晶体管单元区域到所述边缘末端区域的横向延伸大于所述钉扎区的横向延伸。
13.根据权利要求12所述的半导体器件，其中所述钉扎区的横向延伸限于所述晶体管单元区域。
14.根据权利要求1所述的半导体器件，其中所述半导体器件是垂直绝缘栅场效应晶体管，其包括电气连接到所述半导体主体的第一表面处的源极区的源极电极，和电气连接到所述半导体主体的与第一表面相对的第二表面处的半导体衬底的漏极电极。
15.一种制造半导体器件的方法，所述方法包括：
在第一导电类型的半导体衬底上形成第一导电类型的半导体层；
形成从第一表面延伸到所述半导体层中的沟槽结构，所述沟槽结构包括栅电极和布置在所述栅电极与所述沟槽结构的底部侧之间的至少一个场电极；
形成邻接所述沟槽结构的第二导电类型的主体区，所述主体区从晶体管单元区域横向延伸到边缘末端区域中；以及
生成所述主体区和所述半导体层中的至少一个中的掺杂分布图，所述掺杂分布图包括：所述主体区和所述半导体层中的至少一个在所述边缘末端区域中的所述主体区与所述半导体层之间的pn结的横向端部处的掺杂浓度，与所述主体区和所述半导体层中的至少一个在所述晶体管单元区域中的pn结处的掺杂浓度相比下降。
16.根据权利要求15所述的方法，其中通过离子注入和激活来形成主体区，并且其中通过朝向pn结的横向端部增加主体掩模覆盖部分来使主体注入剂量朝向pn结的横向端部稀释。
17.根据权利要求15所述的方法，其中形成所述主体区包括：
形成从所述晶体管单元区域延伸到所述边缘末端区域中的第一主体子区，以及
在所述边缘末端区域中形成第二主体子区，
其中所述第二主体子区的最大掺杂浓度被设置成小于所述第一主体子区的最大掺杂浓度。
18.根据权利要求15所述的方法，其中满足以下各项中的至少一个：所述第二主体子区形成为从所述第一主体子区横向突出；所述第二主体子区和所述第一主体子区形成为彼此横向间隔开；所述第二主体子区形成为邻接第一表面；以及所述第二主体子区形成为掩埋在第一表面以下。
19.根据权利要求15所述的方法，其中通过离子注入和激活来形成所述主体区，并且其中用于离子注入的主体掩模的一部分在所述边缘末端区域中的pn结的横向端部处形成为锥形主体掩模部分。
20.根据权利要求15所述的方法，其中通过倾斜的双模式或四模式离子注入和激活来形成所述主体区。
21.根据权利要求15所述的方法，其中形成所述半导体层包括：
在所述半导体衬底上形成第一半导体子层；和
在所述第一半导体子层上形成第二半导体子层，
其中所述第一半导体子层中的平均掺杂浓度大于所述第二半导体子层中的平均掺杂浓度。
22.根据权利要求21所述的方法，其中所述第二半导体子层的垂直延伸设置成等于或小于所述主体区的垂直延伸。
23.根据权利要求21所述的方法，进一步包括：
在所述晶体管单元区域中在所述主体区和所述第一半导体子层之间形成第一导电类型的钉扎区，
其中所述第二半导体子层的垂直延伸设置成大于所述主体区的垂直延伸，
其中所述钉扎区的掺杂浓度设置成大于所述第二半导体子层的掺杂浓度。
24.根据权利要求23所述的方法，进一步包括：
通过离子注入和激活来形成源极区，
其中使用同一离子注入掩模来注入所述源极区和所述钉扎区的掺杂剂。
CN201810294405.9A 2017-03-31 2018-03-30 包括沟槽结构中的场电极和栅电极的半导体器件及制造方法 Active CN108695393B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017107020.6A DE102017107020B3 (de) 2017-03-31 2017-03-31 Halbleitervorrichtung mit einer feldelektrode und einer gateelektrode in einer grabenstruktur und herstellungsverfahren
DE102017107020.6 2017-03-31

Publications (2)

Publication Number Publication Date
CN108695393A true CN108695393A (zh) 2018-10-23
CN108695393B CN108695393B (zh) 2021-07-20

Family

ID=62568090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810294405.9A Active CN108695393B (zh) 2017-03-31 2018-03-30 包括沟槽结构中的场电极和栅电极的半导体器件及制造方法

Country Status (3)

Country Link
US (1) US10453915B2 (zh)
CN (1) CN108695393B (zh)
DE (1) DE102017107020B3 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018124737A1 (de) * 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102019110330A1 (de) * 2019-04-18 2020-10-22 Infineon Technologies Ag Halbleiterbauelement mit einer randabschlussstruktur
JP7381335B2 (ja) * 2019-12-26 2023-11-15 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056310A1 (en) * 2002-09-19 2004-03-25 Dean Probst Termination structure incorporating insulator in a trench
US20080042172A1 (en) * 2006-08-03 2008-02-21 Infineon Technologies Austria Ag Semiconductor component having a space saving edge structure
CN104103690A (zh) * 2013-04-12 2014-10-15 英飞凌科技奥地利有限公司 半导体器件和用于生产该半导体器件的方法
CN105280640A (zh) * 2014-07-15 2016-01-27 英飞凌科技奥地利有限公司 包括多个晶体管单元的半导体器件与制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056310A1 (en) * 2002-09-19 2004-03-25 Dean Probst Termination structure incorporating insulator in a trench
US20080042172A1 (en) * 2006-08-03 2008-02-21 Infineon Technologies Austria Ag Semiconductor component having a space saving edge structure
CN104103690A (zh) * 2013-04-12 2014-10-15 英飞凌科技奥地利有限公司 半导体器件和用于生产该半导体器件的方法
CN105280640A (zh) * 2014-07-15 2016-01-27 英飞凌科技奥地利有限公司 包括多个晶体管单元的半导体器件与制造方法

Also Published As

Publication number Publication date
CN108695393B (zh) 2021-07-20
US20180286944A1 (en) 2018-10-04
DE102017107020B3 (de) 2018-07-05
US10453915B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
CN108735817A (zh) 具有沟槽底部中的偏移的SiC半导体器件
CN105264667B (zh) 碳化硅半导体装置及其制造方法
CN105047697B (zh) 通过功率mosfet的分裂栅极中的贯穿多晶硅接头实现分裂多晶硅连接
CN101632151B (zh) 可实现三维电荷耦合的高电压半导体功率组件结构
CN103545370B (zh) 用于功率mos晶体管的装置和方法
CN102915997B (zh) 具有高电压结终端的高电压电阻器
CN103456791B (zh) 沟槽功率mosfet
CN103650148B (zh) 绝缘栅双极晶体管
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN103855220A (zh) 包括翼片和漏极延伸区的半导体器件和制造方法
CN101673762B (zh) Ldmos晶体管结构和制备方法
CN104821316B (zh) 用于高压互连的浮动保护环
CN105206660A (zh) 一种用于制备半导体功率器件的方法
CN105283959A (zh) 晶体管和用于制造晶体管的方法
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN206259352U (zh) 集成电路
CN108695393A (zh) 包括沟槽结构中的场电极和栅电极的半导体器件及制造方法
CN106449750A (zh) 半导体装置
CN109390333A (zh) 半导体装置
CN105027290B (zh) 自适应电荷平衡的mosfet技术
US20210036150A1 (en) Lateral double-diffused metal oxide semiconductor component and manufacturing method therefor
CN110379848B (zh) 一种具有截止环结构的功率半导体器件及其制作方法
CN100431171C (zh) 半导体装置
CN104201204B (zh) 横向对称dmos管制造方法
CN105633153B (zh) 超级结半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant