CN101707208A - 多重场板ldmos器件及其加工方法 - Google Patents

多重场板ldmos器件及其加工方法 Download PDF

Info

Publication number
CN101707208A
CN101707208A CN200910174438A CN200910174438A CN101707208A CN 101707208 A CN101707208 A CN 101707208A CN 200910174438 A CN200910174438 A CN 200910174438A CN 200910174438 A CN200910174438 A CN 200910174438A CN 101707208 A CN101707208 A CN 101707208A
Authority
CN
China
Prior art keywords
field plate
semiconductor body
ldmos device
field
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910174438A
Other languages
English (en)
Inventor
陈强
马强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INNOGRATION CAYMAN CO Ltd
INNOGRATION HONGKONG CO Ltd
Innogration Suzhou Co Ltd
Original Assignee
INNOGRATION CAYMAN CO Ltd
INNOGRATION HONGKONG CO Ltd
Innogration Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INNOGRATION CAYMAN CO Ltd, INNOGRATION HONGKONG CO Ltd, Innogration Suzhou Co Ltd filed Critical INNOGRATION CAYMAN CO Ltd
Priority to CN200910174438A priority Critical patent/CN101707208A/zh
Publication of CN101707208A publication Critical patent/CN101707208A/zh
Priority to PCT/CN2010/078342 priority patent/WO2011054280A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种多重场板LDMOS器件，包括半导体本体，半导体本体表面设有至少两个场板，每个场板具有与半导体本体表面平行的水平部分，不同场板的水平部分与半导体本体表面之间的距离不等。一种多重场板LDMOS器件的加工方法，包括以下步骤：1)加工半导体本体；2)于半导体本体的表面沉积一个介质层，再于该介质层上沉积一导电薄膜，经光刻和腐蚀工艺形成第一个场板；3)随后再依次沉积一个介质层和导电薄膜，经光刻和腐蚀工艺形成第二个场板；4)根据需要制作的场板的个数重复步骤3)。在相同的源漏击穿电压要求下，运用多重场板的LDMOS器件可以显著增加N型漂移区的掺杂浓度，器件的导通电阻因而可以得到显著的改善。

Description

多重场板LDMOS器件及其加工方法
技术领域
本发明涉及一种多重场板LDMOS器件及其加工方法。
背景技术
在功率LDMOS器件中，要求在满足源漏击穿电压BVdss的前提下，尽可能地降低器件的源漏导通电阻Rds，on以降低器件的功率消耗，提高器件的工作效率。但是源漏击穿电压和导通电阻的优化要求却是相互矛盾的，在射频(RF)LDMOS功率器件中，常采用场板(field plate)技术来缓和这一矛盾。常用的单一场板技术有着较大的局限性，因为场板的水平部分与半导体表面间的距离恒定，如图1所示，但是理想的场板要求离开器件表面的距离不应是单一的。
发明内容
本发明目的是提供一种多重场板LDMOS器件及其加工方法，更好的缓解了源漏击穿电压与导通电阻的优化要求之间的矛盾，改善LDMOS器件的性能。
本发明的技术方案是：一种多重场板LDMOS器件，包括半导体本体，所述半导体本体表面设有至少两个场板，所述每个场板具有与半导体本体表面平行的水平部分，不同场板的水平部分与半导体本体表面之间的距离不等。
进一步的，所述所有的场板都位于半导体本体的漏漂移区的上方。
进一步的，所述至少两个场板的水平部分与半导体本体表面的距离逐次递增。即第一个场板最靠近半导体本体表面设置，第二个场板略远，依次类推。该逐次递增可以是线性递增，也可以是非均匀的递增，但是较佳的为均匀线性逐次递增。各场板的水平部分间在横向位置上可以有交叠，也可以没有。
一种多重场板LDMOS器件的加工方法，包括以下步骤：
1)加工半导体本体，包括了栅的形成；
2)于半导体本体的表面沉积一个介质层，再于该介质层上沉积一导电薄膜，所述导电膜经由光刻和腐蚀工艺形成第一个场板；
3)随后再依次沉积一个介质层和导电薄膜，并经由光刻和腐蚀工艺形成第二个场板；
4)根据需要制作的场板的个数重复步骤3)。如：当只需要加工两个场板时，就不需要重复步骤3)；当需要加工三个场板时，就将步骤3)重复一次，依次类推。
本发明优点是：器件仿真计算表明，在所有其它的器件结构参数相同的条件下，对于具有相同的导通电阻的最优化设计的单重场板LDMOS器件和最优化设计的多重场板LDMOS器件，多重场板LDMOS器件的源漏击穿电压要高于单重场板LDMOS器件(如在上述条件下，具有接地的双重场板LDMOS器件的源漏击穿电压为73V，具有接地的单重场板LDMOS器件的源漏击穿电压为61V).这表明在相同的源漏击穿电压要求下，运用多重场板的LDMOS器件可以显著增加N型漂移区的掺杂浓度，器件的导通电阻因而可以得到显著的改善.
附图说明
图1为现有技术单重场板LDMOS器件的结构示意图；
图2为本发明具体实施例的结构示意图；
图3为本发明另一具体实施例第一个场板的连接示意图；
图4为本发明另一具体实施例第二个场板的连接示意图。
其中：1半导体本体；11漏漂移区；12P型重掺杂衬底；13P型外延层；14P型掺杂连接或用导电物填充的沟槽；15P型重掺杂源区；16P型掺杂沟道区；17N型重掺杂源区；18N型重掺杂漏区；19栅；110漏欧姆接触区；111源欧姆接触区；2场板；2a第一个场板；2b第二个场板；21水平部分；3介质层；4a第一通孔；4b第二通孔；5a第一金属；5b第二金属。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例：如图2所示，一种源漏击穿电压在60V～120V之间的多重场板LDMOS器件，包括半导体本体1，所述半导体本体1包括最下层的P型重掺杂衬底12，P型重掺杂衬底12上的P型外延层13，P型外延层13上形成的P型重掺杂源区15、P型掺杂沟道区16、N型掺杂漏漂移区11和N型重掺杂漏区18，其中P型重掺杂区15和P型掺杂沟道区16相连的位置上形成有N型重掺杂源区17。P型重掺杂源区15和P型重掺杂衬底12之间还可设置P型掺杂连接或用导电物填充的沟槽14，该沟槽14内的P型掺杂或导电物与P型重掺杂衬底12相接触；该沟槽还可以为用导电物填充的通孔。源欧姆接触111设于P型重掺杂源区15和N型重掺杂源区17的上表面，漏欧姆接触区110设于N型重掺杂漏区18上表面。所述半导体本体1上还形成有栅19。
如图2所示，所述半导体本体1表面设有三个场板2，所述每个场板2具有与半导体本体1表面平行的水平部分21，各场板2的水平部分21与半导体本体1表面之间的距离成均匀线性逐次递增。
所述场板2位于半导体本体1的漏漂移区11的上方。
如图3和图4所示为另一具体实施例的结构示意图，其半导体本体1的结构与上一实施例相同，但是场板2设有两个，第一个场板2a的水平部分21距半导体本体1表面的距离在0.06微米～0.5微米之间，水平的横向扩展距离在0.4微米～2微米之间。第二个场板2b的水平部分距半导体本体1表面的距离在0.1微米～1微米之间(无论取值如何，第二场板的水平部分距离半导体本体1表面的距离要远于第一场板)，水平的横向扩展距离在0.4微米～2微米之间。各场板2的水平部分间在横向位置上有零交叠。各场板2可由金属或其它形式的导电物(如掺杂的多晶硅，硅化物等)组成，厚度在0.05微米-0.5微米间。
所述漏漂移区11的长度在2微米～6微米之间，漂移区的面掺杂浓度在1～6E12/cm2之间。
一种多重场板LDMOS器件的加工方法，包括以下步骤：
1)加工半导体本体1，包括形成栅19；
2)于半导体本体1的表面沉积一个介质层3，该介质层的厚度与沉积该介质层前原有的介质层的厚度之和即为第一个场板水平部分距半导体本体表面的距离，再于该介质层3上沉积一导电薄膜，所述导电膜经由光刻和腐蚀工艺形成第一个场板2a；
3)随后再依次沉积一个介质层3和导电薄膜，并经由光刻和腐蚀工艺形成第二个场板2b；
4)根据需要制作的场板的个数重复步骤3)。
以具有一层或一层以上金属互连的LDMOS工艺中二个场板的情形为例，一个可能的场板接地方法为：
1)沿着栅宽方向每隔20微米～200微米距离安排一个如图3或图4所示的从场板一或场板二到第一金属5a的连接；
2)这些连接再通过第一金属5a和第一通孔4a连接到N型重掺杂源区17和/或P型重掺杂源区15和/或源欧姆接触区111，从而实现了场板2与地即重掺杂衬底12的连接；
3)同样也可通过第二金属5b和第二通孔4b进行接地连接。
所述各场板可以接不同的直流电压，也可以均接地，其中以各场板均接地效果为佳。而在普通的具有单个场板的LDMOS器件中，场板一般只接地，本发明场板的连接方法更加灵活些。
本发明尤其适合源漏击穿电压大于40-50V的LDMOS器件使用，缓解了源漏击穿电压与导通电阻的优化要求之间的矛盾，改善LDMOS器件的性能。

Claims (5)

1.一种多重场板LDMOS器件，包括半导体本体(1)，其特征在于：所述半导体本体(1)表面设有至少两个场板(2)，所述每个场板(2)具有与半导体本体(1)表面平行的水平部分(21)，不同场板(2)的水平部分(21)与半导体本体(1)表面之间的距离不等。
2.根据权利要求1所述的多重场板LDMOS器件，其特征在于：所述场板(2)位于半导体本体(1)的漏漂移区(11)的上方。
3.根据权利要求1或2所述的多重场板LDMOS器件，其特征在于：所述至少两个场板(2)的水平部分(21)与半导体本体(1)表面的距离逐次递增。
4.根据权利要求3所述的多重场板LDMOS器件，其特征在于：所述至少两个场板(2)的水平部分(21)与半导体本体(1)表面的距离成均匀线性逐次递增。
5.一种多重场板LDMOS器件的加工方法，其特征在于包括以下步骤：
1)加工半导体本体(1)，包括了栅(19)的形成；
2)于半导体本体(1)的表面沉积一个介质层(3)，再于该介质层(3)上沉积一导电薄膜，所述导电膜经由光刻和腐蚀工艺形成第一个场板(2a)；
3)随后再依次沉积一个介质层(3)和导电薄膜，并经由光刻和腐蚀工艺形成第二个场板(2b)；
4)根据需要制作的场板的个数重复步骤3)。
CN200910174438A 2009-11-03 2009-11-03 多重场板ldmos器件及其加工方法 Pending CN101707208A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200910174438A CN101707208A (zh) 2009-11-03 2009-11-03 多重场板ldmos器件及其加工方法
PCT/CN2010/078342 WO2011054280A1 (zh) 2009-11-03 2010-11-02 多重场板ldmos器件及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910174438A CN101707208A (zh) 2009-11-03 2009-11-03 多重场板ldmos器件及其加工方法

Publications (1)

Publication Number Publication Date
CN101707208A true CN101707208A (zh) 2010-05-12

Family

ID=42377418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910174438A Pending CN101707208A (zh) 2009-11-03 2009-11-03 多重场板ldmos器件及其加工方法

Country Status (2)

Country Link
CN (1) CN101707208A (zh)
WO (1) WO2011054280A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011054280A1 (zh) * 2009-11-03 2011-05-12 苏州远创达科技有限公司 多重场板ldmos器件及其加工方法
CN102790088A (zh) * 2012-07-20 2012-11-21 昆山华太电子技术有限公司 一个击穿电压可以调整rf-ldmos器件
CN104183632A (zh) * 2014-08-13 2014-12-03 昆山华太电子技术有限公司 Rf-ldmos自对准的漏端场板结构及制作方法
CN104241381A (zh) * 2014-09-10 2014-12-24 上海联星电子有限公司 一种射频ldmos器件及其制备方法
CN106449754A (zh) * 2015-08-12 2017-02-22 联发科技股份有限公司 电子元件及其制造方法
CN109980011A (zh) * 2017-12-28 2019-07-05 无锡华润上华科技有限公司 一种半导体器件及其制作方法
CN111063732A (zh) * 2018-11-07 2020-04-24 成都芯源系统有限公司 Ldmos器件及其制造方法
CN113675262A (zh) * 2020-05-14 2021-11-19 苏州华太电子技术有限公司 应用于半导体器件的场板结构及其制作方法和应用

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270664A (zh) * 2011-09-01 2011-12-07 上海先进半导体制造股份有限公司 Ldmos晶体管结构及其形成方法
US11171215B2 (en) 2014-12-18 2021-11-09 Silanna Asia Pte Ltd Threshold voltage adjustment using adaptively biased shield plate
US9559199B2 (en) 2014-12-18 2017-01-31 Silanna Asia Pte Ltd LDMOS with adaptively biased gate-shield

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201078A1 (en) * 2003-04-11 2004-10-14 Liping Ren Field plate structure for high voltage devices
JP2005045080A (ja) * 2003-07-24 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置
US7119399B2 (en) * 2004-02-27 2006-10-10 Infineon Technologies Ag LDMOS transistor
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
CN201540894U (zh) * 2009-11-03 2010-08-04 苏州远创达科技有限公司 多重场板ldmos器件
CN101707208A (zh) * 2009-11-03 2010-05-12 苏州远创达科技有限公司 多重场板ldmos器件及其加工方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011054280A1 (zh) * 2009-11-03 2011-05-12 苏州远创达科技有限公司 多重场板ldmos器件及其加工方法
CN102790088A (zh) * 2012-07-20 2012-11-21 昆山华太电子技术有限公司 一个击穿电压可以调整rf-ldmos器件
CN104183632A (zh) * 2014-08-13 2014-12-03 昆山华太电子技术有限公司 Rf-ldmos自对准的漏端场板结构及制作方法
CN104183632B (zh) * 2014-08-13 2017-08-29 昆山华太电子技术有限公司 Rf‑ldmos自对准的漏端场板结构及制作方法
CN104241381A (zh) * 2014-09-10 2014-12-24 上海联星电子有限公司 一种射频ldmos器件及其制备方法
CN106449754A (zh) * 2015-08-12 2017-02-22 联发科技股份有限公司 电子元件及其制造方法
CN109980011A (zh) * 2017-12-28 2019-07-05 无锡华润上华科技有限公司 一种半导体器件及其制作方法
CN111063732A (zh) * 2018-11-07 2020-04-24 成都芯源系统有限公司 Ldmos器件及其制造方法
CN113675262A (zh) * 2020-05-14 2021-11-19 苏州华太电子技术有限公司 应用于半导体器件的场板结构及其制作方法和应用
CN113675262B (zh) * 2020-05-14 2023-12-05 苏州华太电子技术股份有限公司 应用于半导体器件的场板结构及其制作方法和应用

Also Published As

Publication number Publication date
WO2011054280A1 (zh) 2011-05-12

Similar Documents

Publication Publication Date Title
CN101707208A (zh) 多重场板ldmos器件及其加工方法
CN102790086B (zh) 具有阶梯式多重不连续场板的ldmos器件及制造方法
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
CN201540894U (zh) 多重场板ldmos器件
CN110649096B (zh) 一种高压n沟道HEMT器件
CN109461774B (zh) 一种含高介电系数介质块的hemt器件
CN107680997B (zh) 带有可调型场板的横向双扩散金属氧化物半导体场效应管
KR20050074423A (ko) 반도체 장치
CN111933716B (zh) Ldmos晶体管及其制造方法
CN114823872B (zh) 一种全隔离衬底耐压功率半导体器件及其制造方法
KR20120106578A (ko) 두꺼운 트렌치 바텀 산화물을 구비하는 모스펫 장치
CN112164719A (zh) 具有等势浮空槽的低阻器件及其制造方法
CN103035722B (zh) 射频ldmos器件及制造方法
CN107845675B (zh) 一种横向双扩散金属氧化物半导体场效应管
CN106972047B (zh) 一种ldmos器件
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN108511527A (zh) 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法
CN115274849A (zh) Ldmos器件
CN110416309B (zh) 一种超结功率半导体器件及其制作方法
CN111009570B (zh) 晶体管结构
US8354315B2 (en) Fabrication method of a power semicondutor structure with schottky diode
CN104269436B (zh) 采用两种性质的本征应变膜的应变ldmos器件
CN202888188U (zh) 具有阶梯式多重不连续场板的ldmos器件
CN112164725A (zh) 一种高阈值的功率半导体器件及其制造方法
CN112864248A (zh) Sgtmosfet器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100512