CN106449754A - 电子元件及其制造方法 - Google Patents

电子元件及其制造方法 Download PDF

Info

Publication number
CN106449754A
CN106449754A CN201610614750.7A CN201610614750A CN106449754A CN 106449754 A CN106449754 A CN 106449754A CN 201610614750 A CN201610614750 A CN 201610614750A CN 106449754 A CN106449754 A CN 106449754A
Authority
CN
China
Prior art keywords
doped region
dielectric layer
electronic component
current
carrying part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610614750.7A
Other languages
English (en)
Other versions
CN106449754B (zh
Inventor
季彦良
林振华
蒋柏煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN106449754A publication Critical patent/CN106449754A/zh
Application granted granted Critical
Publication of CN106449754B publication Critical patent/CN106449754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

本发明实施例公开了一种电子元件及其制造方法。其中，该电子元件包括：半导体基底，具有第一上表面；第一掺杂区，嵌入于该半导体基底中；第二掺杂区，嵌入于该半导体基底中；栅极结构，位于该第一上表面上；介电层及导电部分，其中该导电部分位于该介电层上；其中，该介电层位于该第一上表面的上方并且位于该第一掺杂区及该第二掺杂区之间；或者，该导电部分位于该第一掺杂区及该第二掺杂区之间，但是不位于该第一掺杂区及该第二掺杂区之间的任何掺杂区之上。

Description

电子元件及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种电子元件及其制造方法，其中该电子元件具有导电部分。
背景技术
在已知的电子元件中，将STI(Shallow Trench Isolation，浅沟槽隔离)嵌入于基底中并定位于栅极结构(gate structure)与漏极(drain)之间，以提高电压耐受力。然而，该嵌入的STI会增加该栅极结构与该漏极之间的长度，并且会导致该栅极结构与该漏极之间的阻抗的增加。
因此，如何降低该栅极结构与该漏极之间的阻抗是非常重要的。
发明内容
有鉴于此，本发明实施例提供了一种电子元件及其制造方法，具有较好的电压耐受力。
本发明实施例提供了一种电子元件，，包括：半导体基底，具有一第一上表面；第一掺杂区，嵌入于该半导体基底中；第二掺杂区，嵌入于该半导体基底中；栅极结构，形成于该第一上表面上；介电层以及导电部分，该导电部分形成于该介电层上；其中，该介电层形成于该第一上表面的上方并且位于该第一掺杂区及该第二掺杂区之间；或者，该导电部分位于该第一掺杂区及该第二掺杂区之间，但是不形成于该第一掺杂区及该第二掺杂区之间的任何掺杂区之上。
其中，进一步包括：第一接触体，连接至该第一掺杂区；以及第二接触体，连接至该第二掺杂区；其中，该导电部分、该第一接触体与该第二接触体由相同的材料制成。
其中，该栅极结构具有第二上表面及侧面，该介电层覆盖该栅极结构的该第二上表面及该侧面。
其中，还包括：阻挡层，该介电层形成于该第一上表面与该阻挡层之间。
其中，该导电部分按照条纹形沿该第一上表面延伸；或者，该导电部分按照多边形沿该第一上表面延伸；或者，该导电部分按照曲线和/或直线沿该第一上表面延伸。
其中，该介电层的厚度介于500埃～2000埃之间。
其中，该导电部分接一电压。
本发明实施例提供了一种电子元件的制造方法，包括：在半导体基底的第一上表面的上方形成介电层材料，其中该介电层材料覆盖已形成于该第一上表面上的栅极结构；移除该介电层材料的部分，其中该介电层材料的另一部分被保留以形成一介电层；形成嵌入于该半导体基底的第一掺杂区及第二掺杂区，其中已形成于该第一上表面上方的该介电层位于该第一掺杂区与该第二掺杂区之间；以及于该介电层上形成导电部分。
其中，该导电部分位于该第一掺杂区及该第二掺杂区之间，但是不形成于该第一掺杂区及该第二掺杂区之间的任何掺杂区之上。
其中，进一步包括：形成覆盖该第一掺杂区、该第二掺杂区、该栅极结构及该介电层的阻挡层；形成覆盖该阻挡层的层结构；形成穿过该层结构及该阻挡层的第一开口，以露出该第一掺杂区；形成穿过该层结构及该阻挡层的第二开口，以露出该第二掺杂区；形成穿过该层结构及该阻挡层的第三开口，以露出该介电层；以及使用第一接触体填充该第一开口，使用第二接触体填充该第二开口，以及使用该导电部分填充该第三开口。
其中，该栅极结构具有第二上表面及侧面；在移除该介电层材料的部分的步骤中，该形成的该介电层覆盖该栅极结构的该第二上表面及该侧面。
其中，在于该介电层上形成导电部分的步骤中，该导电部分按照条纹形沿该第一上表面延伸，或者，按照多边形沿该第一上表面延伸，或者，按照曲线和/或直线沿该第一上表面延伸。
本发明实施例的有益效果是：
本发明实施例中，导电部分位于介电层上，并且导电部分位于第一与第二掺杂区之间，因此可以提高电子元件的耐压能力。
附图说明
在阅读了以下详细描述及所附的附图之后，本发明的目的及特点将对本领域技术人员变得更加显而易见，其中：
图1A为根据本发明实施例的电子元件的结构示意图；
图1B为位置(P)与场强(E)之间的对应关系的示意图；
图2为图1A中的电子元件的俯视示意图；
图3为根据另一实施例的图1A的电子元件的俯视示意图；以及
图4A至图4F为图1A的电子元件的制造过程的示意图。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本申请说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接至该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。
图1A为根据本发明实施例的电子元件100的结构示意图。该电子元件100例如为MOS(Metal-Oxide-Semiconductor，金属氧化物半导体)结构。
该电子元件100包括：半导体基底110，第一隔离部分112，第二隔离部分114，第一掺杂区122，第二掺杂区124，栅极结构130，阻挡层(stop layer)140，介电层150，层结构160，第一接触体(contact)172，第二接触体174，以及至少一个导电部分180。
该半导体基底110例如可以为硅晶圆。该半导体基底110具有上表面110u。该第一隔离部分112与该第二隔离部分114均嵌入于该半导体基底110中并且位于该上表面110u的下方。在实施例中，该第一隔离部分112与该第二隔离部分114例如均为STI。
该第一掺杂区122及该第二掺杂区124均嵌入于该半导体基底110中并且位于该上表面110u的下方。该第一掺杂区122及该第二掺杂区124均位于该第一隔离部分112及该第二隔离部分114之间。在实施例中，该第一掺杂区122及该第二掺杂区124均可以为重掺杂区，例如N型重掺杂区。另外，该第一掺杂区122及该第二掺杂区124可以为自对准硅化物(salicide)。在实施例中，该第一掺杂区122与该第二掺杂区124之一可以为源极，另一为漏极。
该栅极结构130形成于该上表面110u上。该栅极结构130包括：介电层130’，栅极134及衬垫(spacer)135。在实施例中，该介电层130’包括：第一氧化物层，氮化物层，以及第二氧化物层，其中该氮化物层形成于该第一氧化物层与该第二氧化物层之间。该第一氧化物层，该氮化物层及该第二氧化物层可以形成ONO(Oxide-Nitride-Oxide)结构。在另一实施例中，该介电层130’可以为单层结构。该栅极134形成于介电层130’上。该衬垫135形成于该介电层130’的侧壁130w以及该栅极134的侧壁134w上。在另一实施例中，该栅极结构130可以具有其他的不同于图1A所示的栅极结构130的结构。
该阻挡层140覆盖该半导体基底110的上表面110u，该栅极结构130以及该介电层150。该阻挡层140可以由诸如氧化氮等材料制成。
整个介电层150形成于该半导体基底110的上表面110u的上方，并且位于该上表面110u与该阻挡层140之间。如此，该介电层150不会增加该栅极结构130与该第二掺杂区124之间的电流路径的长度或者可以降低该栅极结构130与该第二掺杂区124之间的电流路径的长度，因此可以降低该栅极结构130与第二掺杂区124之间的阻抗。
该介电层150位于该第一掺杂区122与该第二掺杂区124之间。如图1A所示，该介电层150不形成于该第一掺杂区122与该第二掺杂区之间的任何掺杂区上。该介电层150可以为限定了第一掺杂区122及第二掺杂区124的区域的阻塞膜(blockage film)，该阻塞膜用于阻止自该栅极结构130向该第二掺杂区124之漏电。在实施例中，该介电层150可以由SiO、SiON、SiN或者任何绝缘材料制成。
该介电层150至少覆盖该栅极结构130的上表面130u的部分以及该栅极结构130的侧面部分。例如，该介电层150覆盖该衬垫135的侧面135w的部分，而该衬垫135的侧面135w的另一部分由阻挡层140覆盖。在另一实施例中，该介电层150可以不覆盖栅极结构130的上表面130u及/或该栅极结构130的侧面(也就是衬垫135的侧面)135w。在另一实施例中，可以省略该衬垫135的至少一部分。在如此设计下，该介电层150可以形成于介电层130’的侧壁130w上以及栅极134的侧壁134w上。另外，该介电层150的厚度介于500埃～2000埃之间。
该层结构160覆盖该阻挡层140。该层结构160例如为ILD(InterlayerDielectric，层间介电)层。该层结构160具有第一开口160a1，第二开口160a2及至少一个第三开口160a3。
该第一开口160a1穿过该层结构160及该阻挡层140，并且由该第一接触体172填充，使得该第一接触体172通过该第一开口160a1连接至该第一掺杂区122。
该第二开口160a2穿过该层结构160及该阻挡层140，并且由第二接触体174填充，使得该第二接触体174通过该第二开口160a2连接至该第二掺杂区124。
该第三开口160a3穿过该层结构160及该阻挡层140，并且由导电部分180填充，使得该导电部分180通过该第三开口160a3连接至该介电层150。在另一实施例中，该第三开口160a3可以不穿过该阻挡层140，使得该导电部分180通过该第三开口160a3及该阻挡层140连接至该介电层150。另外，该导电部分可以电性连接至任何电压或者浮动电压。另外多个导电部分180可以分别连接至不同的电压。
该第一接触体172，该第二接触体174及该导电部分180可以于相同的工艺中形成，因此该导电部分180与该第一接触体172及该第二接触体174可以由相同的材料制成。该第一接触体172，第二接触体174及该导电部分180可以由金属制成。
如图1B所示，第一曲线C1表示电子元件100中位置P与电场强度E之间的关系，以及第二曲线C2表示已知的不具有该介电层150及该导电部分180的电子元件中，位置P与电场强度E之间的关系。其中，P＝0对应图1A中介电层150的最左端，其中第一曲线C1中的两个场强峰值分别对应介电层150上连接的两个导电部分180，例如峰值E1对应的位置P1可对应开口160a3中导电部分180的中心。由图1B可见，该第一曲线C1的积分区A1大于该第二曲线C2的积分区A2，因此电子元件100可以比现有的电子元件耐受更高的电压。
图2为图1A的电子元件100的俯视示意图。其中，导电部分180的数量可以为多个并且每个导电部分180按照条纹形(stripe)沿着该上表面110u延伸。在另一实施例中，该导电部分180的数量可以为单个。
图3为根据另一实施例的图1A中的电子元件100的俯视示意图。该导电部分180的数量可以为单个并且按照多边形沿着该上表面110u延伸。在另一实施例中，图3所示的导电部分180的数量可以为多个。
在另一实施例中，该导电部分180的数量可以为单个或多个，并且至少一个导电部分180按照曲线、直线或者他们的组合沿着该上表面110u延伸。
图4A～4F示意了图1A中的电子元件100的制造过程。
参考图4A，在该半导体基底110的上表面110u上，形成覆盖该栅极结构130的介电层材料150’。
该栅极结构130包括：介电层130’，栅极134及衬垫135。该栅极134形成于该介电层130’上。该衬垫135形成于介电层(例如该介电层可为ONO结构)130’的侧壁130w上以及该栅极134的侧壁134w上。在另一实施例中，该栅极结构130可以具有其他不同于图4A中的栅极结构130的结构。
参考图4B，移除图4A中的介电层材料150’的部分，保留该介电层材料150’的另一部分，以形成介电层150。该介电层150覆盖栅极结构130的上表面130u的至少一部分，该栅极结构130的侧面135w的至少一部分，以及该半导体基底110的上表面110u。该介电层150可以为限定了第一掺杂区122及第二掺杂区124的区域的阻塞膜。
参考图4C，在半导体基底110中形成第一掺杂区122及第二掺杂区124，其中第一掺杂区122及第二掺杂区124嵌入于半导体基底110中。
参考图4D，形成覆盖上表面110u，第一隔离部分112，第二隔离部分114，第一掺杂区122，第二掺杂区124，栅极结构130以及介电层150的阻挡层140。
参考图4E，形成覆盖阻挡层140的层结构160。在实施例中，层结构160例如可以为IDL。
参考图4F，形成穿过层结构160及阻挡层140的第一开口160a1，第二开口160a2及第三开口160a3。
接着，于同一工艺中，使用图1A的第一接触体172填充第一开口160a1，使用图1A的第二接触体174填充第二开口160a2，以及使用图1A的导电部分180填充第三开口160a3，以形成图1A的电子元件100。该第一接触体172，第二接触体174及该导电部分180由相同的材料制成，诸如金属。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种电子元件，其特征在于，包括：
半导体基底，具有一第一上表面；
第一掺杂区，嵌入于该半导体基底中；
第二掺杂区，嵌入于该半导体基底中；
栅极结构，位于该第一上表面上；
介电层；以及
导电部分，位于该介电层上；
其中，该介电层位于该第一上表面的上方并且位于该第一掺杂区及该第二掺杂区之间；或者，该导电部分位于该第一掺杂区及该第二掺杂区之间，但是不位于该第一掺杂区及该第二掺杂区之间的任何掺杂区之上。
2.根据权利要求1所述的电子元件，其特征在于，进一步包括：第一接触体，连接至该第一掺杂区；以及第二接触体，连接至该第二掺杂区；其中，该导电部分、该第一接触体与该第二接触体由相同的材料制成。
3.根据权利要求1所述的电子元件，其特征在于，该栅极结构具有第二上表面及侧面，该介电层覆盖该栅极结构的该第二上表面及该侧面。
4.根据权利要求1所述的电子元件，其特征在于，还包括：阻挡层，该介电层形成于该第一上表面与该阻挡层之间。
5.根据权利要求1所述的电子元件，其特征在于，该导电部分按照条纹形沿该第一上表面延伸；
或者，该导电部分按照多边形沿该第一上表面延伸；
或者，该导电部分按照曲线和/或直线沿该第一上表面延伸。
6.根据权利要求1所述的电子元件，其特征在于，该介电层的厚度介于500埃～2000埃之间。
7.根据权利要求1所述的电子元件，其特征在于，该导电部分接一电压。
8.一种电子元件的制造方法，其特征在于，包括：
在半导体基底的第一上表面的上方形成介电层材料，其中该介电层材料覆盖已形成于该第一上表面上的栅极结构；
移除该介电层材料的部分，其中该介电层材料的另一部分被保留以形成一介电层；
形成嵌入于该半导体基底的第一掺杂区及第二掺杂区，其中已形成于该第一上表面上方的该介电层位于该第一掺杂区与该第二掺杂区之间；以及
于该介电层上形成导电部分。
9.根据权利要求8所述的电子元件的制造方法，其特征在于，该导电部分位于该第一掺杂区及该第二掺杂区之间，但是不位于该第一掺杂区及该第二掺杂区之间的任何掺杂区之上。
10.根据权利要求8或9所述的电子元件的制造方法，其特征在于，进一步包括：
形成覆盖该第一掺杂区、该第二掺杂区、该栅极结构及该介电层的阻挡层；
形成覆盖该阻挡层的层结构；
形成穿过该层结构及该阻挡层的第一开口，以露出该第一掺杂区；
形成穿过该层结构及该阻挡层的第二开口，以露出该第二掺杂区；
形成穿过该层结构及该阻挡层的第三开口，以露出该介电层；以及
使用第一接触体填充该第一开口，使用第二接触体填充该第二开口，以及使用该导电部分填充该第三开口。
11.根据权利要求8或9所述的电子元件的制造方法，其特征在于，该栅极结构具有第二上表面及侧面；
在移除该介电层材料的部分的步骤中，该形成的该介电层覆盖该栅极结构的该第二上表面及该侧面。
12.根据权利要求8或9所述的电子元件的制造方法，其特征在于，在于该介电层上形成导电部分的步骤中，该导电部分按照条纹形沿该第一上表面延伸，或者，按照多边形沿该第一上表面延伸，或者，按照曲线和/或直线沿该第一上表面延伸。
CN201610614750.7A 2015-08-12 2016-07-29 电子元件及其制造方法 Active CN106449754B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562204156P 2015-08-12 2015-08-12
US62/204,156 2015-08-12
US15/206,399 US10177225B2 (en) 2015-08-12 2016-07-11 Electronic component and manufacturing method thereof
US15/206,399 2016-07-11

Publications (2)

Publication Number Publication Date
CN106449754A true CN106449754A (zh) 2017-02-22
CN106449754B CN106449754B (zh) 2019-11-15

Family

ID=56683726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610614750.7A Active CN106449754B (zh) 2015-08-12 2016-07-29 电子元件及其制造方法

Country Status (4)

Country Link
US (1) US10177225B2 (zh)
EP (1) EP3131120A1 (zh)
CN (1) CN106449754B (zh)
TW (1) TWI652825B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101707208A (zh) * 2009-11-03 2010-05-12 苏州远创达科技有限公司 多重场板ldmos器件及其加工方法
CN101771080A (zh) * 2008-12-26 2010-07-07 罗姆股份有限公司 半导体装置
CN104241243A (zh) * 2013-06-21 2014-12-24 上海华虹宏力半导体制造有限公司 半导体器件结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3046749C2 (de) 1979-12-10 1986-01-16 Sharp K.K., Osaka MOS-Transistor für hohe Betriebsspannungen
KR20060132808A (ko) * 2003-09-22 2006-12-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전계 효과 장치 및 초음파 장치
US7737524B2 (en) 2003-09-30 2010-06-15 Nxp B.V. Lateral thin-film SOI device having a field plate with isolated metallic regions
US8664718B2 (en) * 2011-11-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
US9041102B2 (en) 2012-06-22 2015-05-26 Monolithic Power Systems, Inc. Power transistor and associated method for manufacturing
US9799766B2 (en) * 2013-02-20 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage transistor structure and method
US20150333141A1 (en) * 2013-03-25 2015-11-19 Fudan University A high electron mobility device based on the gate-first process and the production method thereof
JP2015046444A (ja) 2013-08-27 2015-03-12 ルネサスエレクトロニクス株式会社 半導体装置
US9590053B2 (en) * 2014-11-25 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771080A (zh) * 2008-12-26 2010-07-07 罗姆股份有限公司 半导体装置
CN101707208A (zh) * 2009-11-03 2010-05-12 苏州远创达科技有限公司 多重场板ldmos器件及其加工方法
CN104241243A (zh) * 2013-06-21 2014-12-24 上海华虹宏力半导体制造有限公司 半导体器件结构及其制作方法

Also Published As

Publication number Publication date
CN106449754B (zh) 2019-11-15
US20170047398A1 (en) 2017-02-16
EP3131120A1 (en) 2017-02-15
TW201709530A (zh) 2017-03-01
US10177225B2 (en) 2019-01-08
TWI652825B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
TWI489559B (zh) 用三個或四個遮罩製備的氧化物終端溝槽
US9356122B2 (en) Through silicon via processing method for lateral double-diffused MOSFETs
US9450091B2 (en) Semiconductor device with enhanced mobility and method
US8546879B2 (en) High density lateral DMOS with recessed source contact
US8394702B2 (en) Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process
US8692325B2 (en) Semiconductor device and method of manufacturing the same
US8772865B2 (en) MOS transistor structure
US9368621B1 (en) Power semiconductor device having low on-state resistance
US20100072544A1 (en) Method of forming an mos transistor and structure therefor
US7646062B2 (en) Semiconductor device comprising buried wiring layer
US10879389B2 (en) Semiconductor device capable of high-voltage operation
US6800509B1 (en) Process for enhancement of voltage endurance and reduction of parasitic capacitance for a trench power MOSFET
CN107017305A (zh) Soi电力ldmos装置
CN105470255A (zh) 半导体器件及其制造方法
KR100919576B1 (ko) 반도체 소자 및 그 제조 방법
US8441067B2 (en) Power device with low parasitic transistor and method of making the same
CN107403838B (zh) 功率金氧半导体场效晶体管
TWI528423B (zh) 用於製備半導體元件的方法及半導體元件
JP2006216863A (ja) 半導体装置およびその製造方法
TW201733112A (zh) 溝槽式功率半導體元件
KR101950003B1 (ko) 반도체 소자 및 그 형성 방법
CN102956704B (zh) 准垂直功率mosfet及其形成方法
TW201027630A (en) Lateral diffused metal oxide semiconductor transistor and method for increasing break down voltage of lateral diffused metal oxide semiconductor transistor
CN106449754A (zh) 电子元件及其制造方法
KR20130045104A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant