JP2006216863A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006216863A JP2006216863A JP2005029787A JP2005029787A JP2006216863A JP 2006216863 A JP2006216863 A JP 2006216863A JP 2005029787 A JP2005029787 A JP 2005029787A JP 2005029787 A JP2005029787 A JP 2005029787A JP 2006216863 A JP2006216863 A JP 2006216863A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- trench
- insulating film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】半導体基板にn型ウェル領域2、p型オフセット領域4を形成し、トレンチ5を形成する。トレンチ5の第1の側壁に沿ってゲート酸化膜13を形成し、トレンチ5の第2の側壁に沿ってフィールドプレート酸化膜14を形成し、それぞれの酸化膜の内側にゲートポリシリコン電極11およびフィールドプレート12を形成する。トレンチ5の第1の側壁に接して基板表面領域にn型ソース領域7を形成するとともに、トレンチ5の第2の側壁の外側の基板表面領域にn型ドレイン領域6を形成する。層間絶縁膜でトレンチ5の内部を埋めるとともに、n型ソース領域7およびn型ドレイン領域6の表面を覆い、その層間絶縁膜にコンタクトホールを開口する。そして、ソース電極10とドレイン電極9を形成する。
【選択図】 図1
Description
図1は、本発明の実施の形態1にかかるTLPMの構成を示す断面図である。図1に示すように、p型半導体基板1の表面領域には第1導電型半導体領域としてn型ウェル領域2が設けられている。n型ウェル領域2において、特に限定しないが、例えば2本のトレンチ5が基板表面から形成されている。n型ウェル領域2において、ドリフト領域となるn型拡張ドレイン領域3が各トレンチ5の底部を囲むように形成されている。
図6は、本発明の実施の形態2にかかるTLPMの構成を示す断面図である。図6に示すように、実施の形態2は、実施の形態1の変形例である。実施の形態2が実施の形態1と異なるのは、各トレンチ5内にフィールドプレート酸化膜14とフィールドプレート12が設けられていないことである。実施の形態2のその他の構成は、実施の形態1と同じである。
図9は、本発明の実施の形態3にかかるTLPMの構成を示す断面図である。図9に示すように、実施の形態3は、実施の形態1の変形例である。実施の形態3が実施の形態1と異なるのは、n型ドレイン領域6とn型拡張ドレイン領域3の間に、n型ウェル領域2よりも高濃度の第1導電型高濃度ドレイン領域としてn型オフセット領域17が設けられていることである。実施の形態3のその他の構成は、実施の形態1と同じである。
図11は、本発明の実施の形態4にかかるTLPMの構成を示す断面図である。図11に示すように、実施の形態4は、実施の形態2の変形例である。実施の形態4が実施の形態2と異なるのは、n型ドレイン領域6とn型拡張ドレイン領域3の間に、n型ウェル領域2よりも高濃度のn型オフセット領域17が設けられていることである。実施の形態4のその他の構成は、実施の形態2と同じである。また、図11に示すTLPMを製造するにあたっては、図10に示す工程を行った後、図7、図8、図4および図5にそれぞれ示す工程を順に行えばよい。
図12および図13は、本発明の実施の形態5にかかるTLPMの構成を示す断面図である。図12および図13に示すように、実施の形態5は、実施の形態1においてトレンチ5を3本以上、図示例では4本設けたものである。実施の形態5では、n型ソース領域7とp型ソース領域8は、トレンチ5の奥行き方向(図面に垂直な方向)に交互に並んで配置されている。n型ソース領域7を横切る断面の構成が図12に示されており、p型ソース領域8を横切る断面の構成が図13に示されている。
図14および図15は、本発明の実施の形態6にかかるTLPMの構成を示す断面図である。図14および図15に示すように、実施の形態6は、実施の形態5の変形例である。実施の形態6が実施の形態5と異なるのは、n型ドレイン領域6、n型ソース領域7およびp型ソース領域8のうち、最も外側の領域がn型ドレイン領域6になっていることである。図14には、n型ソース領域7を横切る断面の構成が示されており、図15には、p型ソース領域8を横切る断面の構成が示されている。実施の形態6のその他の構成は、実施の形態5と同じである。なお、実施の形態2〜4についても、実施の形態6と同様にトレンチ5を3本以上有する構成としてもよい。
4 第2導電型チャネル領域(p型オフセット領域)
5 トレンチ
6 第1導電型ドレイン領域(n型ドレイン領域)
7 第1導電型ソース領域(n型ソース領域)
9 ドレイン電極
10 ソース電極
11 ゲート電極(ゲートポリシリコン電極)
12 フィールドプレート
13 ゲート絶縁膜(ゲート酸化膜)
14 フィールドプレート絶縁膜(フィールドプレート酸化膜)
17 第1導電型高濃度ドレイン領域(n型オフセット領域)
Claims (12)
- 半導体基板に形成された第1導電型半導体領域と、
前記第1導電型半導体領域内に形成されたトレンチと、
前記トレンチの第1の側壁に沿って設けられたゲート絶縁膜と、
前記ゲート絶縁膜に沿って前記トレンチの内側に設けられたゲート電極と、
前記トレンチの第1の側壁に接して前記第1導電型半導体領域の表面領域に設けられた第1導電型ソース領域と、
前記トレンチの第1の側壁に沿って前記第1導電型ソース領域と前記トレンチの底面の間に設けられた第2導電型チャネル領域と、
前記トレンチの第2の側壁に沿って設けられたフィールドプレート絶縁膜と、
前記フィールドプレート絶縁膜に沿って前記トレンチの内側に設けられたフィールドプレートと、
前記第1導電型半導体領域の、前記トレンチの第2の側壁の外側の表面領域に設けられた第1導電型ドレイン領域と、
前記第1導電型ソース領域に電気的に接続するソース電極と、
前記第1導電型ドレイン領域に電気的に接続するドレイン電極と、
を備えることを特徴とする半導体装置。 - 前記第1導電型ドレイン領域と前記トレンチの底面の間に前記第1導電型半導体領域よりも高濃度の第1導電型高濃度ドレイン領域をさらに備えることを特徴とする請求項1に記載の半導体装置。
- 前記半導体基板は第1導電型半導体でできていることを特徴とする請求項1または2に記載の半導体装置。
- 前記半導体基板は第2導電型半導体でできていることを特徴とする請求項1または2に記載の半導体装置。
- 半導体基板に第1導電型半導体領域を形成し、該第1導電型半導体領域内に第2導電型チャネル領域を形成するとともに、前記第2導電型チャネル領域よりも深く、かつ前記第1導電型半導体領域よりも浅いトレンチを形成する工程と、
前記トレンチの第1の側壁に沿ってゲート絶縁膜を形成する工程と、
前記トレンチの第2の側壁に沿ってフィールドプレート絶縁膜を形成する工程と、
前記ゲート絶縁膜に沿って前記トレンチの内側にゲート電極を形成する工程と、
前記フィールドプレート絶縁膜に沿って前記トレンチの内側にフィールドプレートを形成する工程と、
前記トレンチの第1の側壁に接して前記第1導電型半導体領域の表面領域に第1導電型ソース領域を形成する工程と、
前記第1導電型半導体領域の、前記トレンチの第2の側壁の外側の表面領域に第1導電型ドレイン領域を形成する工程と、
前記トレンチの内部を埋めるとともに、前記第1導電型ソース領域および前記第1導電型ドレイン領域の表面を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜にソースコンタクト用のコンタクトホールとドレインコンタクト用のコンタクトホールを開口する工程と、
前記コンタクトホールを介して前記第1導電型ソース領域に電気的に接続するソース電極と前記第1導電型ドレイン領域に電気的に接続するドレイン電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記ゲート絶縁膜と前記フィールドプレート絶縁膜を同時に形成することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記ゲート電極と前記フィールドプレートを同時に形成することを特徴とする請求項5または6に記載の半導体装置の製造方法。
- 半導体基板に第1導電型半導体領域を形成し、該第1導電型半導体領域内に第2導電型チャネル領域を形成するとともに、前記第2導電型チャネル領域よりも深く、かつ前記第1導電型半導体領域よりも浅いトレンチを形成する工程と、
前記トレンチの第1の側壁および第2の側壁に沿ってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜に沿って前記トレンチの内側にゲート電極を形成する工程と、
前記ゲート電極の、前記トレンチの第2の側壁に沿う部分を除去する工程と、
前記トレンチの第1の側壁に接して前記第1導電型半導体領域の表面領域に第1導電型ソース領域を形成する工程と、
前記第1導電型半導体領域の、前記トレンチの第2の側壁の外側の表面領域に第1導電型ドレイン領域を形成する工程と、
前記トレンチの内部を埋めるとともに、前記第1導電型ソース領域および前記第1導電型ドレイン領域の表面を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜にソースコンタクト用のコンタクトホールとドレインコンタクト用のコンタクトホールを開口する工程と、
前記コンタクトホールを介して前記第1導電型ソース領域に電気的に接続するソース電極と前記第1導電型ドレイン領域に電気的に接続するドレイン電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第1導電型ソース領域と前記第1導電型ドレイン領域を同一のマスクを用いて形成することを特徴とする請求項5〜8のいずれか一つに記載の半導体装置の製造方法。
- 前記第1導電型半導体領域、前記第2導電型チャネル領域および前記トレンチを形成した後、前記ゲート絶縁膜を形成する前に、前記第1導電型半導体領域の、前記トレンチの第2の側壁の外側領域に、前記第1導電型ドレイン領域よりも深くなるように第1導電型高濃度ドレイン領域を形成することを特徴とする請求項5〜9のいずれか一つに記載の半導体装置の製造方法。
- 前記半導体基板として、第1導電型半導体基板を用いることを特徴とする請求項5〜10のいずれか一つに記載の半導体装置の製造方法。
- 前記半導体基板として、第2導電型半導体基板を用いることを特徴とする請求項5〜10のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005029787A JP4984398B2 (ja) | 2005-02-04 | 2005-02-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005029787A JP4984398B2 (ja) | 2005-02-04 | 2005-02-04 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006216863A true JP2006216863A (ja) | 2006-08-17 |
JP4984398B2 JP4984398B2 (ja) | 2012-07-25 |
Family
ID=36979797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005029787A Expired - Fee Related JP4984398B2 (ja) | 2005-02-04 | 2005-02-04 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4984398B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261627A (ja) * | 2005-03-14 | 2006-09-28 | Hynix Semiconductor Inc | リセスチャネル及び非対称接合構造を有する半導体素子の製造方法 |
JP2007324472A (ja) * | 2006-06-02 | 2007-12-13 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP2008130896A (ja) * | 2006-11-22 | 2008-06-05 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP2008172006A (ja) * | 2007-01-11 | 2008-07-24 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
CN103137479A (zh) * | 2011-11-24 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体管及其制作方法 |
US8921928B2 (en) | 2007-09-27 | 2014-12-30 | Fuji Electric Co., Ltd. | Semiconductor device with low on resistance |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112109706B (zh) | 2019-06-21 | 2022-06-24 | 华为技术有限公司 | 基于磁感通信的车辆控制的装置和方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697450A (ja) * | 1992-05-18 | 1994-04-08 | Texas Instr Inc <Ti> | トップ・ドレイン・トレンチ形resurf dmosトランジスタ構造体 |
JPH08181313A (ja) * | 1994-10-25 | 1996-07-12 | Fuji Electric Co Ltd | 横型トレンチmisfetおよびその製造方法 |
JP2003031804A (ja) * | 2001-05-11 | 2003-01-31 | Fuji Electric Co Ltd | 半導体装置 |
JP2003142684A (ja) * | 2001-11-02 | 2003-05-16 | Toshiba Corp | 半導体素子及び半導体装置 |
JP2003204064A (ja) * | 2001-09-07 | 2003-07-18 | Power Integrations Inc | 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法 |
-
2005
- 2005-02-04 JP JP2005029787A patent/JP4984398B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697450A (ja) * | 1992-05-18 | 1994-04-08 | Texas Instr Inc <Ti> | トップ・ドレイン・トレンチ形resurf dmosトランジスタ構造体 |
JPH08181313A (ja) * | 1994-10-25 | 1996-07-12 | Fuji Electric Co Ltd | 横型トレンチmisfetおよびその製造方法 |
JP2003031804A (ja) * | 2001-05-11 | 2003-01-31 | Fuji Electric Co Ltd | 半導体装置 |
JP2003204064A (ja) * | 2001-09-07 | 2003-07-18 | Power Integrations Inc | 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法 |
JP2003142684A (ja) * | 2001-11-02 | 2003-05-16 | Toshiba Corp | 半導体素子及び半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261627A (ja) * | 2005-03-14 | 2006-09-28 | Hynix Semiconductor Inc | リセスチャネル及び非対称接合構造を有する半導体素子の製造方法 |
JP2007324472A (ja) * | 2006-06-02 | 2007-12-13 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP2008130896A (ja) * | 2006-11-22 | 2008-06-05 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP2008172006A (ja) * | 2007-01-11 | 2008-07-24 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP4561747B2 (ja) * | 2007-01-11 | 2010-10-13 | 富士電機システムズ株式会社 | 半導体装置 |
US8921928B2 (en) | 2007-09-27 | 2014-12-30 | Fuji Electric Co., Ltd. | Semiconductor device with low on resistance |
CN103137479A (zh) * | 2011-11-24 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体管及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4984398B2 (ja) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8466026B2 (en) | Semiconductor device and method for manufacturing the same | |
KR101531882B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US8643101B2 (en) | High voltage metal oxide semiconductor device having a multi-segment isolation structure | |
KR102068395B1 (ko) | 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법 | |
JP4440188B2 (ja) | 半導体装置の製造方法 | |
JP4984398B2 (ja) | 半導体装置およびその製造方法 | |
JP2008084995A (ja) | 高耐圧トレンチmosトランジスタ及びその製造方法 | |
JP4065985B2 (ja) | 半導体素子の形成方法 | |
KR20090039199A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2006108514A (ja) | 半導体装置およびその製造方法 | |
US8598659B2 (en) | Single finger gate transistor | |
CN100353563C (zh) | 高耐电压的半导体器件以及制造该器件的方法 | |
JP2009152442A (ja) | 半導体装置及びその製造方法 | |
JP2008103375A (ja) | 半導体装置およびその製造方法 | |
US8878294B2 (en) | Semiconductor device having a drain-gate isolation portion | |
KR101950003B1 (ko) | 반도체 소자 및 그 형성 방법 | |
JP2013191808A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5353093B2 (ja) | 半導体装置の製造方法 | |
JP5070751B2 (ja) | 半導体装置およびその製造方法 | |
JP4146857B2 (ja) | 半導体装置及びその製造方法 | |
JP5002920B2 (ja) | 半導体装置の製造方法 | |
JP2009218304A (ja) | 半導体装置およびその製造方法 | |
JP6243748B2 (ja) | 半導体素子及びその製造方法 | |
JP4324218B2 (ja) | 高耐圧mosfetを備えた半導体装置及びその製造方法 | |
JP5228287B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060620 |
|
AA91 | Notification of revocation by ex officio |
Free format text: JAPANESE INTERMEDIATE CODE: A971091 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080116 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |