CN102664161A - 高压bcd工艺中高压器件的隔离结构及其制造方法 - Google Patents

高压bcd工艺中高压器件的隔离结构及其制造方法 Download PDF

Info

Publication number
CN102664161A
CN102664161A CN2012101717934A CN201210171793A CN102664161A CN 102664161 A CN102664161 A CN 102664161A CN 2012101717934 A CN2012101717934 A CN 2012101717934A CN 201210171793 A CN201210171793 A CN 201210171793A CN 102664161 A CN102664161 A CN 102664161A
Authority
CN
China
Prior art keywords
epitaxial loayer
isolation structure
isolated area
doping type
high pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101717934A
Other languages
English (en)
Other versions
CN102664161B (zh
Inventor
闻永祥
张邵华
江宇雷
孙样慧
俞国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Microelectronics Co Ltd
Hangzhou Silan Integrated Circuit Co Ltd
Original Assignee
Hangzhou Silan Microelectronics Co Ltd
Hangzhou Silan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Microelectronics Co Ltd, Hangzhou Silan Integrated Circuit Co Ltd filed Critical Hangzhou Silan Microelectronics Co Ltd
Priority to CN201210171793.4A priority Critical patent/CN102664161B/zh
Publication of CN102664161A publication Critical patent/CN102664161A/zh
Priority to PCT/CN2013/073437 priority patent/WO2013174177A1/zh
Priority to US14/403,405 priority patent/US9824913B2/en
Application granted granted Critical
Publication of CN102664161B publication Critical patent/CN102664161B/zh
Priority to US15/726,854 priority patent/US10770340B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种高压BCD工艺中高压器件的隔离结构及其制造方法，所述隔离结构包括：具有第一掺杂类型的半导体衬底；具有第二掺杂类型的外延层，位于所述半导体衬底上，所述第一掺杂类型和第二掺杂类型相反；具有第一掺杂类型的隔离区，贯穿所述外延层并延伸至所述半导体衬底内，所述隔离区的掺杂浓度与所述外延层的掺杂浓度为同一数量级；场氧化层，位于所述隔离区上。本发明能够使BCD高压器件所在外延岛得到有效隔离，提高BCD工艺中高压器件的击穿电压，而且在最小场氧化层的厚度下，使高压器件铝布线和硅表面的寄生开启电压可以达到1200V以上，从而改善整个高压BCD工艺硅表面氧化层台阶的平坦度，提高产品的可靠性。

Description

高压BCD工艺中高压器件的隔离结构及其制造方法
技术领域
本发明涉及一种高压BCD工艺中高压器件的隔离结构及其制造方法，尤其涉及一种1200V量级的高压BCD工艺中高压器件的隔离结构及其制造方法。
背景技术
BCD工艺是一种单片集成工艺技术，这种技术能够在同一芯片上制作Bipolar、CMOS和DMOS器件，简称为BCD工艺。由于BCD工艺综合了以上三种器件各自的优点，这使BCD工艺成为集成电路的主流工艺技术。BCD工艺技术已经发展了多年，有许多成熟的工艺方案。BCD工艺可以对于不同的电路选择不同的器件来达到相应电子电路器件的最优化，实现整个电路的低功耗、高集成度、高速度、高驱动能力的要求。BCD工艺是电源管理、显示驱动、汽车电子等IC制造工艺的上佳选择，具有广阔的市场前景。
随着国家节能降耗力度的加大，大功率半导体分立器件产业保持着持续、快速、稳定的发展，产业规模不断壮大，以高压集成电路为核心高压功率开关器件的电力电子功率模块和组件获得了越来越广泛的应用，现正沿着高电压、高功率、高密度三个不同研究方向发展。其中应用于三相交流380V或440V、480V供电的变频电机驱动回路中的高压集成电路，就是采用1200V高压BCD工艺产品。对于1200V高电压BCD工艺，除了关键的1200V高压LDMOS器件的开发外，还必须开发具有能使这些高压器件所在外延岛能得到有效隔离的隔离结构，同时，还必须考虑到这些高压器件铝布线上的高压对硅表面所引起的寄生效应，如1200V器件铝布线和硅表面的寄生开启电压也必须大于1200V。
发明内容
本发明要解决的技术问题是提供一种高压BCD工艺中高压器件的隔离结构及其制造方法，使BCD高压器件所在外延岛能得到有效隔离，并提高BCD工艺中高压器件如LDMOS晶体管等器件的击穿电压，而且在最小场氧化层的厚度下，使高压器件铝布线和硅表面的寄生开启电压可以达到1200V以上，从而改善整个高压BCD工艺硅表面氧化层台阶的平坦度，提高产品的可靠性。
为解决上述技术问题，本发明提供了一种高压BCD工艺中高压器件的隔离结构，包括：
具有第一掺杂类型的半导体衬底；
具有第二掺杂类型的外延层，位于所述半导体衬底上，所述第一掺杂类型和第二掺杂类型相反；
具有第一掺杂类型的隔离区，贯穿所述外延层并延伸至所述半导体衬底内，所述隔离区的掺杂浓度与所述外延层的掺杂浓度为同一数量级；
场氧化层，位于所述隔离区上。
可选地，所述高压器件在击穿时所述隔离区和所述高压器件所在的外延岛电荷完全耗尽，所述外延岛指的是相邻隔离区之间的外延层。
可选地，所述场氧化层的厚度为
可选地，所述外延层为叠层结构。
可选地，所述外延层为2层的叠层结构，包括相叠的第一外延层和第二外延层。
可选地，所述第一外延层的厚度为3.0~15.0μm，电阻率为1.0~10Ω·cm；所述第二外延层的厚度为3.0~15.0μm，电阻率为1.0~4.0Ω·cm。
可选地，所述第一掺杂类型为P型，第二掺杂类型为N型。
可选地，所述隔离结构还包括：
具有第一掺杂类型的隔离表面区，位于所述场氧化层下的外延层表面。
本发明还提供了一种高压BCD工艺中高压器件的隔离结构的制造方法，包括：
提供具有第一掺杂类型的半导体衬底；
在所述半导体层上形成具有第二掺杂类型的外延层，并在所述外延层中形成具有第一掺杂类型的隔离区，所述隔离层贯穿所述外延层并延伸至所述半导体衬底内，所述隔离区的掺杂浓度与所述外延层的掺杂浓度为同一数量级，所述第一掺杂类型与第二掺杂类型相反；
在所述隔离区上形成场氧化层。
可选地，所述场氧化层的厚度为
可选地，所述外延层为叠层结构。
可选地，所述外延层为2层的叠层结构，所述外延层和隔离区的形成过程包括：
对所述半导体衬底进行离子注入，在其中形成具有第一掺杂类型的第一埋层和具有第二掺杂类型的第二埋层；
在所述半导体衬底上生长第一外延层，覆盖所述第一埋层和第二埋层；
使用光刻版定位并在所述第一外延层中注入第一掺杂类型的离子，以形成第一隔离区；
对所述第一隔离区进行退火；
在所述第一外延层上生长第二外延层；
使用光刻版定位并在所述第二外延层中注入第一掺杂类型的离子，以形成第二隔离区；
对所述第二个隔离区进行退火，使所述第二隔离区、第一隔离区和第一埋层相接形成所述隔离区。
可选地，所述第一埋层中注入的离子为硼离子，注入能量为60~100KeV，剂量为1E12～1E14/cm2。
可选地，所述第一隔离区中注入的离子为硼离子，注入能量为60~100KeV，剂量为1E12～1E14/cm2。
可选地，所述第二隔离区中注入的离子为硼离子，注入能量为60~100KeV，剂量为1E12～1E14/cm2。
可选地，第一外延层的厚度为3.0~15.0μm，电阻率为1.0~10Ω·cm；所述第二外延层的厚度为3.0~15.0μm，电阻率为1.0~4.0Ω·cm。
可选地，所述第一掺杂类型为P型，第二掺杂类型为N型。
可选地，在形成所述场氧化层之前所述方法还包括：
使用掩模板定位并在所述外延层表面注入第一掺杂类型的离子，以形成隔离表面区，所述场氧化层位于所述隔离表面区上。
可选地，所述隔离表面区中注入的离子为硼离子，注入能量为25~50KeV，剂量为5E13~5E14/cm2。
与现有技术相比，本发明具有以下优点：
本发明实施例的高压BCD工艺中高压器件的隔离结构及其制造方法中，隔离区的掺杂浓度与外延层的掺杂浓度为同一数量级，使得隔离区之间的外延岛的浓度与隔离区接近平衡状态，在器件高压击穿时隔离区和高压器件所在的外延岛电荷接近完全耗尽，使得外延岛上的高压器件击穿点发生在纵向外延结面上，因此可以提高诸如LDMOS晶体管等器件的击穿电压。
进一步地，本发明实施例中的隔离区的掺杂浓度比常规隔离结浓度低，载流子浓度相应也较低，而且在器件高压击穿时隔离区中的电荷接近耗尽，由MOS电容CV理论可知，当载流子浓度较小时，在相同开启电压下，MOS电容的氧化层厚度较薄，例如在1200V量级高压BCD工艺中，高压器件铝布线下的场氧化层厚度可以较小，隔离结构仍然能够承受1200V的寄生击穿耐压，从而改善整个高压BCD工艺硅表面氧化层台阶的平坦度，提高产品的可靠性。
另外，本发明实施例中的隔离结构在纵向分多次形成，由位于半导体衬底中的埋层、多个外延层中的隔离区域相接而成，可以减小隔离区的横向扩散尺寸，节省版图面积。此外，对于P型掺杂的隔离区，在场氧化层下方还可以形成P型掺杂的隔离表面区，防止在形成场氧化层时的吸硼作用使得隔离结构的表面杂质浓度降低而导致隔离结构的漏电现象。
附图说明
图1是本发明实施例的高压BCD工艺中高压器件的隔离结构的制造方法的流程示意图；
图2至图8是本发明实施例的高压BCD工艺中高压器件的隔离结构的制造方法中各步骤对应的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
图1示出了本实施例的高压BCD工艺中高压器件的隔离结构的制造方法的流程示意图，包括：
步骤S11，提供具有第一掺杂类型的半导体衬底；
步骤S12，在所述半导体层上形成具有第二掺杂类型的外延层，并在所述外延层中形成具有第一掺杂类型的隔离区，所述隔离层贯穿所述外延层并延伸至所述半导体衬底内，所述隔离区的掺杂浓度与所述外延层的掺杂浓度为同一数量级，所述第一掺杂类型与第二掺杂类型相反；
步骤S13，在所述隔离区上形成场氧化层。
其中第一掺杂类型是P型和N型掺杂中的一种，第二掺杂类型为P型和N型中的另一种，本实施例中第一掺杂类型为P型，第二掺杂类型为N型，但本领域技术人员应当理解，上述两种掺杂类型可以互换。
下面结合图1和图2至图8对本实施例的高压BCD工艺中高压器件的隔离结构的制造方法进行详细说明。
首先参考图2，提供P型掺杂的半导体衬底10，在其中形成P型掺杂的第一埋层12和N型掺杂的第二埋层11。
其中，半导体衬底10例如可以是<100>晶向的硅衬底，电阻率为10~300Ω·cm，初始氧化的氧化层厚度为0.2~0.6μ米之间可选。
第一埋层12和第二埋层11的形成过程可以包括：用光刻版定位出N型掺杂的第二埋层11的区域，之后进行离子注入，注入离子例如可以为锑离子，注入能量为60KeV，剂量在1E15~2E15/cm2之间可选，之后进行退火，退火温度为1200~1250℃之间可选，时间在0.5~2H之间可选；用光刻版定位出P型掺杂的第一埋层12的区域，之后进行离子注入，注入离子例如可以是硼离子，注入能量为60~100KeV，剂量在1E12~1E14/cm2之间可选，之后进行退火，退火温度为1000~1100℃之间可选，时间在0.5~2H之间可选。其中，P型掺杂的第一埋层12作为隔离区的第一层。
参考图3，在半导体衬底10上生长N型掺杂的第一外延层13，覆盖第一埋层12和第二埋层11。具体包括：在形成第一外延层13之前，可以用1∶10~1∶20的HF酸进行清洗，然后生长第一外延层13，其厚度为3.0~15.0μm，电阻率为1.0~10Ω·cm。
参考图4，对第一外延层13进行离子注入，形成P型掺杂的第一隔离区14，作为隔离区的第二层。具体包括：生长薄氧化层，厚度为
Figure BDA00001685808800051
至
Figure BDA00001685808800052
之间可选；之后使用光刻版定位第一隔离区14并进行离子注入，注入的离子例如可以是硼离子，注入能量为60～～100KeV，剂量为1E12~1E14/cm2，之后进行退火，退火温度为1000~1100℃之间可选，时间为0.5~2H之间可选。
参考图5，在第一外延层13上生长N型掺杂的第二外延层15。具体可以包括：在生长第二外延层15之前，使用1∶10~1∶20的HF酸进行清洗，然后使用外延生长等方法生长第二外延层15，其厚度为3.0~15.0μm，电阻率为1.0~4.0Ω·cm。
参考图6，对第二外延层15进行离子注入，在其中形成P型掺杂的第二隔离区16，作为隔离区的第三层。具体可以包括：生长薄氧化层，厚度为
Figure BDA00001685808800061
之间可选；之后用光刻版定位第二隔离区16的区域并进行离子注入，注入的离子例如可以是硼离子，注入能量为60~100KeV，剂量为1E12~1E14/cm2可选，之后进行退火，退火温度为1000~1100℃之间可选，时间在0.5~2H之间可选，然后继续在温度为1200℃的氮气和氧气气氛下各退火2~8H，使得第二隔离区16、第一隔离区14扩散相接形成隔离区并与第一埋层12接触。退火推结后的隔离区（包括第一隔离区14、第二隔离区16）的掺杂浓度与第一外延层13和第二外延层15为同一数量级。
参考图7，在第二外延层15上生长垫氧化层（其材料可以是SiO2）101，在垫氧化层101上形成选择氧化介质层（其材料可以是SiN）102，垫氧化层101的厚度为
Figure BDA00001685808800062
之间可选，选择氧化介质层102的厚度为
Figure BDA00001685808800063
之间可选；之后使用有源区光刻版定位氧化区，并用干法刻蚀等方法刻蚀出选择氧化区。
之后使用隔离掩模板进行光刻，用光刻胶和选择氧化介质层102作为掩蔽层，对第二外延层15表面进行离子注入，形成P型掺杂的隔离表面区17，注入离子可以是硼离子，注入能量为25~50KeV，剂量为5E13~5E14/cm2。其中，隔离表面区17可以作为隔离区的第四层。
之后参考图8，在隔离表面区17上形成场氧化层18，其形成方法可以是硅的选择氧化（LOCOS），其厚度为
Figure BDA00001685808800064
同时也完成隔离表面区17的注入的退火。
需要说明的是，本实施例中，第一隔离区14、第二隔离区16都是P型掺杂的，为了防止形成场氧化层18的吸硼作用使得隔离结构的表面掺杂浓度减小，可以在场氧化层18下方形成隔离表面区17，以加大其掺杂浓度。如果第一隔离区14、第二隔离区16选用N型掺杂的，则无需形成隔离表面区17，在第二隔离区16上直接形成场氧化层18即可。
之后，可以按照常规BCD工艺流程继续制作器件，例如LDMOS晶体管等。
至此，本实施例中所形成的隔离结构如图8所示，包括：P型掺杂的衬底；N型掺杂的外延层（本实施例中包括相叠的第一外延层13和第二外延层15），位于半导体衬底10上；P型掺杂的隔离区（本实施例中包括隔离表面区17、第二隔离区16、第一隔离区14、第一埋层12），贯穿整个外延层并延伸至半导体衬底10内，该隔离区的掺杂浓度与外延层的掺杂浓度为同一数量级；场氧化层18，位于隔离区上，本实施例中具体位于隔离表面区17之上。
在高压器件击穿时，隔离区和高压器件所在的外延岛电荷完全耗尽，其中外延岛指的是相邻隔离区之间的外延层。需要说明的是，电荷完全耗尽包括在误差允许范围内的接近耗尽的情况。
在本实施例中，第一外延层13和第二外延层15共同组成了叠层的外延层，并且在半导体衬底内形成了第一埋层12，在形成每一外延层之后在其中进行离子注入形成相应的隔离区域，之后经过退火推结扩散，使得每一外延层中的隔离区域以及第一埋层12相接后形成完整的隔离区。但是，本领域技术人员应当理解，外延层中叠层的数量并不限于2层，例如也可以是1层、3层等。
本实施例的技术方案可以实现1200V量级的LDMOS晶体管和1200V量级高压到集成的隔离结构，适用于1200V以上的高压BCD工艺。其中隔离区通过两次外延、两次离子注入来形成，可以减小横向扩散尺寸，节省版图面积，同时隔离表面区的形成可以防止生长场氧化层时的吸硼作用使得隔离区表面杂质浓度变淡而引起的隔离结构漏电现象。
另外，隔离区的掺杂浓度与外延岛的掺杂浓度可以通过工艺调节接近平衡状态，在器件高压击穿时隔离区和高压器件所在外延岛电荷接近完全耗尽，使得外延岛上的高压器件击穿点发生在纵向外延结面上，因此可以提高1200V高压LDMOS晶体管的击穿电压。
此外，由于整个隔离区的掺杂浓度比常规的隔离结构小，载流子浓度也小，而且在器件高压击穿时隔离区中的电荷接近耗尽，由MOS电容CV理论可知，当载流子浓度较小时，在相同的开启电压下，MOS电容的氧化层厚度可以做得较薄，在1200V高压BCD隔离结构上，也即高压器件铝布线下的场氧化层的厚度可以较小，隔离区仍然能够承受1200V的寄生击穿耐压，从而改善整个高压BCD工艺硅表面氧化层台阶的平坦化，提高产品的可靠性。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (19)

1.一种高压BCD工艺中高压器件的隔离结构，其特征在于，包括：
具有第一掺杂类型的半导体衬底；
具有第二掺杂类型的外延层，位于所述半导体衬底上，所述第一掺杂类型和第二掺杂类型相反；
具有第一掺杂类型的隔离区，贯穿所述外延层并延伸至所述半导体衬底内，所述隔离区的掺杂浓度与所述外延层的掺杂浓度为同一数量级；
场氧化层，位于所述隔离区上。
2.根据权利要求1所述的高压BCD工艺中高压器件的隔离结构，其特征在于，所述高压器件在击穿时所述隔离区和所述高压器件所在的外延岛电荷完全耗尽，所述外延岛指的是相邻隔离区之间的外延层。
3.根据权利要求1所述的高压BCD工艺中高压器件的隔离结构，其特征在于，所述场氧化层的厚度为
Figure FDA00001685808700011
4.根据权利要求1或3所述的高压BCD工艺中高压器件的隔离结构，其特征在于，所述外延层为叠层结构。
5.根据权利要求4所述的高压BCD工艺中高压器件的隔离结构，其特征在于，所述外延层为2层的叠层结构，包括相叠的第一外延层和第二外延层。
6.根据权利要求5所述的高压BCD工艺中高压器件的隔离结构，其特征在于，所述第一外延层的厚度为3.0～15.0μm，电阻率为1.0～10Ω·cm；所述第二外延层的厚度为3.0～15.0μm，电阻率为1.0～4.0Ω·cm。
7.根据权利要求1所述的高压BCD工艺中高压器件的隔离结构，其特征在于，所述第一掺杂类型为P型，第二掺杂类型为N型。
8.根据权利要求7所述的高压BCD工艺中高压器件的隔离结构，其特征在于，还包括：
具有第一掺杂类型的隔离表面区，位于所述场氧化层下的外延层表面。
9.一种高压BCD工艺中高压器件的隔离结构的制造方法，其特征在于，包括：
提供具有第一掺杂类型的半导体衬底；
在所述半导体层上形成具有第二掺杂类型的外延层，并在所述外延层中形成具有第一掺杂类型的隔离区，所述隔离层贯穿所述外延层并延伸至所述半导体衬底内，所述隔离区的掺杂浓度与所述外延层的掺杂浓度为同一数量级，所述第一掺杂类型与第二掺杂类型相反；
在所述隔离区上形成场氧化层。
10.根据权利要求9所述的高压BCD工艺中高压器件的隔离结构的制造方法，其特征在于，所述场氧化层的厚度为
Figure FDA00001685808700021
11.根据权利要求9或10所述的高压BCD工艺中高压器件的隔离结构的制造方法，其特征在于，所述外延层为叠层结构。
12.根据权利要求11所述的高压BCD工艺中高压器件的隔离结构的制造方法，其特征在于，所述外延层为2层的叠层结构，所述外延层和隔离区的形成过程包括：
对所述半导体衬底进行离子注入，在其中形成具有第一掺杂类型的第一埋层和具有第二掺杂类型的第二埋层；
在所述半导体衬底上生长第一外延层，覆盖所述第一埋层和第二埋层；
使用光刻版定位并在所述第一外延层中注入第一掺杂类型的离子，以形成第一隔离区：
对所述第一隔离区进行退火；
在所述第一外延层上生长第二外延层；
使用光刻版定位并在所述第二外延层中注入第一掺杂类型的离子，以形成第二隔离区；
对所述第二个隔离区进行退火，使所述第二隔离区、第一隔离区和第一埋层相接形成所述隔离区。
13.根据权利要求12所述的高压BCD工艺中高压器件的隔离结构的制造方法，其特征在于，所述第一埋层中注入的离子为硼离子，注入能量为60~100KeV，剂量为1E12~1E14/cm2。
14.根据权利要求12所述的高压BCD工艺中高压器件的隔离结构的制造方法，其特征在于，所述第一隔离区中注入的离子为硼离子，注入能量为60~100KeV，剂量为1E12~1E14/cm2。
15.根据权利要求12所述的高压BCD工艺中高压器件的隔离结构的制造方法，其特征在于，所述第二隔离区中注入的离子为硼离子，注入能量为60~100KeV，剂量为1E12～1E14/cm2。
16.根据权利要求12所述的高压BCD工艺中高压器件的隔离结构的制造方法，其特征在于，第一外延层的厚度为3.0~15.0μm，电阻率为1.0~10Ω·cm；所述第二外延层的厚度为3.0~15.0μm，电阻率为1.0~4.0Ω·cm。
17.根据权利要求9所述的高压BCD工艺中高压器件的隔离结构的制造方法，其特征在于，所述第一掺杂类型为P型，第二掺杂类型为N型。
18.根据权利要求17所述的高压BCD工艺中高压器件的隔离结构的制造方法，其特征在于，在形成所述场氧化层之前还包括：
使用掩模板定位并在所述外延层表面注入第一掺杂类型的离子，以形成隔离表面区，所述场氧化层位于所述隔离表面区上。
19.根据权利要求18所述的高压BCD工艺中高压器件的隔离结构的制造方法，其特征在于，所述隔离表面区中注入的离子为硼离子，注入能量为25~50KeV，剂量为5E13~5E14/cm2。
CN201210171793.4A 2012-05-25 2012-05-25 高压bcd工艺中高压器件的隔离结构及其制造方法 Active CN102664161B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201210171793.4A CN102664161B (zh) 2012-05-25 2012-05-25 高压bcd工艺中高压器件的隔离结构及其制造方法
PCT/CN2013/073437 WO2013174177A1 (zh) 2012-05-25 2013-03-29 高压bcd工艺中高压器件的隔离结构及其制造方法
US14/403,405 US9824913B2 (en) 2012-05-25 2013-03-29 Isolation structure and manufacturing method thereof for high-voltage device in a high-voltage BCD process
US15/726,854 US10770340B2 (en) 2012-05-25 2017-10-06 Isolation structure and manufacturing method thereof for high-voltage device in a high-voltage BCD process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210171793.4A CN102664161B (zh) 2012-05-25 2012-05-25 高压bcd工艺中高压器件的隔离结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102664161A true CN102664161A (zh) 2012-09-12
CN102664161B CN102664161B (zh) 2016-11-16

Family

ID=46773618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210171793.4A Active CN102664161B (zh) 2012-05-25 2012-05-25 高压bcd工艺中高压器件的隔离结构及其制造方法

Country Status (3)

Country Link
US (2) US9824913B2 (zh)
CN (1) CN102664161B (zh)
WO (1) WO2013174177A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013174177A1 (zh) * 2012-05-25 2013-11-28 杭州士兰集成电路有限公司 高压bcd工艺中高压器件的隔离结构及其制造方法
CN103811402A (zh) * 2012-11-15 2014-05-21 上海华虹宏力半导体制造有限公司 一种超高压bcd工艺的隔离结构制作工艺方法
CN105185832A (zh) * 2015-09-22 2015-12-23 上海华虹宏力半导体制造有限公司 超高压隔离结构
CN105931952A (zh) * 2016-05-17 2016-09-07 中航（重庆）微电子有限公司 一种雪崩二极管结构的制造方法
CN106611785A (zh) * 2015-10-21 2017-05-03 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
CN110752154A (zh) * 2019-10-21 2020-02-04 上海华虹宏力半导体制造有限公司 一种增大hvpmos id的工艺方法
CN113380787A (zh) * 2021-08-13 2021-09-10 上海维安半导体有限公司 一种双向瞬态电压抑制器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902633A (en) * 1988-05-09 1990-02-20 Motorola, Inc. Process for making a bipolar integrated circuit
US4936928A (en) * 1985-11-27 1990-06-26 Raytheon Company Semiconductor device
US20030094669A1 (en) * 2001-11-22 2003-05-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method for the same
CN1726596A (zh) * 2002-12-12 2006-01-25 西利康尼克斯股份有限公司 具有注入漏漂移区的沟槽金属氧化物半导体场效应晶体管及其制造方法
CN101304029A (zh) * 2007-02-09 2008-11-12 三洋电机株式会社 半导体装置及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885621A (en) * 1988-05-02 1989-12-05 Delco Electronics Corporation Monolithic pressure sensitive integrated circuit
US5556796A (en) * 1995-04-25 1996-09-17 Micrel, Inc. Self-alignment technique for forming junction isolation and wells
FR2742583B1 (fr) * 1995-12-18 1998-04-24 Sgs Thomson Microelectronics Transistor a effet de champ a grille isolee et a canal diffuse
US7432121B2 (en) * 2005-05-24 2008-10-07 Micron Technology, Inc. Isolation process and structure for CMOS imagers
CN200993963Y (zh) * 2006-12-15 2007-12-19 东南大学 高压功率集成电路隔离结构
CN101350304B (zh) * 2007-07-17 2010-09-29 上海华虹Nec电子有限公司 寄生npn晶体管制造方法及结构
KR101463076B1 (ko) * 2008-03-28 2014-12-05 페어차일드코리아반도체 주식회사 레벨 시프트 소자들을 구비하는 고압 반도체소자 및 그의제조방법
US8134212B2 (en) * 2008-08-08 2012-03-13 Texas Instruments Incorporated Implanted well breakdown in high voltage devices
IT1392793B1 (it) * 2008-12-30 2012-03-23 St Microelectronics Srl Condensatore integrato con piatto a spessore non-uniforme
US8304835B2 (en) * 2009-03-27 2012-11-06 National Semiconductor Corporation Configuration and fabrication of semiconductor structure using empty and filled wells
US8304830B2 (en) * 2010-06-10 2012-11-06 Macronix International Co., Ltd. LDPMOS structure for enhancing breakdown voltage and specific on resistance in biCMOS-DMOS process
US8637954B2 (en) * 2010-10-25 2014-01-28 Infineon Technologies Ag Integrated circuit technology with different device epitaxial layers
US9214457B2 (en) * 2011-09-20 2015-12-15 Alpha & Omega Semiconductor Incorporated Method of integrating high voltage devices
US8916951B2 (en) * 2011-09-23 2014-12-23 Alpha And Omega Semiconductor Incorporated Lateral PNP bipolar transistor formed with multiple epitaxial layers
CN202616219U (zh) * 2012-05-25 2012-12-19 杭州士兰集成电路有限公司 高压bcd工艺中高压器件的隔离结构
CN102664161B (zh) * 2012-05-25 2016-11-16 杭州士兰集成电路有限公司 高压bcd工艺中高压器件的隔离结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4936928A (en) * 1985-11-27 1990-06-26 Raytheon Company Semiconductor device
US4902633A (en) * 1988-05-09 1990-02-20 Motorola, Inc. Process for making a bipolar integrated circuit
US20030094669A1 (en) * 2001-11-22 2003-05-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method for the same
JP2003158178A (ja) * 2001-11-22 2003-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN1726596A (zh) * 2002-12-12 2006-01-25 西利康尼克斯股份有限公司 具有注入漏漂移区的沟槽金属氧化物半导体场效应晶体管及其制造方法
CN101304029A (zh) * 2007-02-09 2008-11-12 三洋电机株式会社 半导体装置及其制造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013174177A1 (zh) * 2012-05-25 2013-11-28 杭州士兰集成电路有限公司 高压bcd工艺中高压器件的隔离结构及其制造方法
US10770340B2 (en) 2012-05-25 2020-09-08 Hangzhou Silan Integrated Circuit Co., Ltd. Isolation structure and manufacturing method thereof for high-voltage device in a high-voltage BCD process
US9824913B2 (en) 2012-05-25 2017-11-21 Hangzhou Silan Integrated Circuit Co., Ltd. Isolation structure and manufacturing method thereof for high-voltage device in a high-voltage BCD process
CN103811402B (zh) * 2012-11-15 2016-08-17 上海华虹宏力半导体制造有限公司 一种超高压bcd工艺的隔离结构制作工艺方法
CN103811402A (zh) * 2012-11-15 2014-05-21 上海华虹宏力半导体制造有限公司 一种超高压bcd工艺的隔离结构制作工艺方法
CN105185832A (zh) * 2015-09-22 2015-12-23 上海华虹宏力半导体制造有限公司 超高压隔离结构
CN106611785A (zh) * 2015-10-21 2017-05-03 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
CN106611785B (zh) * 2015-10-21 2019-11-01 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
CN105931952A (zh) * 2016-05-17 2016-09-07 中航（重庆）微电子有限公司 一种雪崩二极管结构的制造方法
CN105931952B (zh) * 2016-05-17 2019-06-11 华润微电子（重庆）有限公司 一种雪崩二极管结构的制造方法
CN110752154A (zh) * 2019-10-21 2020-02-04 上海华虹宏力半导体制造有限公司 一种增大hvpmos id的工艺方法
CN110752154B (zh) * 2019-10-21 2023-10-20 上海华虹宏力半导体制造有限公司 一种增大hvpmos id的工艺方法
CN113380787A (zh) * 2021-08-13 2021-09-10 上海维安半导体有限公司 一种双向瞬态电压抑制器件及其制备方法
CN113380787B (zh) * 2021-08-13 2022-02-25 上海维安半导体有限公司 一种双向瞬态电压抑制器件及其制备方法

Also Published As

Publication number Publication date
US10770340B2 (en) 2020-09-08
US9824913B2 (en) 2017-11-21
CN102664161B (zh) 2016-11-16
US20150179497A1 (en) 2015-06-25
WO2013174177A1 (zh) 2013-11-28
US20180033676A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
CN102664161A (zh) 高压bcd工艺中高压器件的隔离结构及其制造方法
CN100578751C (zh) 半导体装置以及制造包括多堆栈混合定向层之半导体装置之方法
CN101599462B (zh) 基于薄外延的高低压器件制造方法
CN103187442B (zh) 集成异质结半导体器件和用于生产该半导体器件的方法
CN102361031B (zh) 一种用于soi高压集成电路的半导体器件
KR102115619B1 (ko) 반도체 장치 및 그 제조방법
CN102723360A (zh) 半绝缘外延的碳化硅及相关的宽带隙晶体管
CN102347220A (zh) 具有薄epi工艺的沟槽超结mosfet器件及其制造方法
US8536003B2 (en) Method for fabricating semiconductor power device
US8557678B2 (en) Method for manufacturing semiconductor substrate of large-power device
CN102201406A (zh) 一种基于n型外延层的bcd集成器件及其制造方法
CN206697484U (zh) Igbt半导体器件以及半导体器件
WO2019128556A1 (zh) 一种集成半导体器件和电子装置
CN205159322U (zh) 一种mosfet器件
CN103178013B (zh) 半导体装置的制造方法
CN102110717B (zh) 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN101911247B (zh) 半导体装置及其制造方法
US8963256B2 (en) CMOS device structures
CN103745996B (zh) 带有部分绝缘埋层的横向功率器件及制作方法
CN101859703A (zh) 低开启电压二极管及其制备方法
CN102254933A (zh) Pn结隔离结构及其形成方法
CN202616219U (zh) 高压bcd工艺中高压器件的隔离结构
US8357972B2 (en) Semiconductor power device
CN105428301A (zh) 利用微波退火技术低温制备goi的方法
CN101473442B (zh) 半绝缘外延的碳化硅及相关的宽带隙晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant