CN110752154B - 一种增大hvpmos id的工艺方法 - Google Patents
一种增大hvpmos id的工艺方法 Download PDFInfo
- Publication number
- CN110752154B CN110752154B CN201911000318.9A CN201911000318A CN110752154B CN 110752154 B CN110752154 B CN 110752154B CN 201911000318 A CN201911000318 A CN 201911000318A CN 110752154 B CN110752154 B CN 110752154B
- Authority
- CN
- China
- Prior art keywords
- hvpmos
- increasing
- forming
- region
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 64
- 229910052796 boron Inorganic materials 0.000 claims abstract description 34
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 32
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 32
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 30
- -1 boron ions Chemical class 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- 239000012298 atmosphere Substances 0.000 claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000001459 lithography Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 8
- 230000008021 deposition Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种增大HVPMOS ID的工艺方法，在P型基底上形成NWELL区；在P型基底上自下而上依次形成二氧化硅层、氮化硅层；刻蚀氮化硅层并露出二氧化硅层，形成窗口；通过窗口在NWELL浅区域注入硼离子，之后在氮气和氧气的氛围中进行推进，形成NWI区；在窗口的界面处形成隔离区。本发明在形成NWI进行硼离子注入后，将原有的氮气氛围的推进过程改为在氮气和氧气氛围中进行推进，使得硼离子在二氧化硅中的扩散系数增大，使硼离子浓度梯度发生变化，从而使得HVPMOS的ID得以增加，并且对其他参数的影响甚微。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种增大HVPMOS ID的工艺方法。
背景技术
现有的BCD工艺中的HVPMOS结构如图1所示，其主要工艺方法包括：一、埋层BN的光刻、离子注入，外延层EPI形成以及推进；二、NWELL和PWELL的光刻和离子注入以及推进；三、NWI的光刻和离子注入，形成NWI；四、NWI的推进以及有源区AA的形成；五、栅氧层的形成和多晶硅沉积；六、栅极光刻与刻蚀；七、LPTEOS层的形成、多晶硅的沉积和侧墙的形成；八、N+区光刻、离子注入和推进；九、P+区光刻、离子注入和推进等。
其中在形成NWI进行硼离子注入后，需要在N2氛围中进行推进(Drive in)，该条件下实现的HVPMOS的ID一般较小，因此，需要增大HVPMOS的ID，还需要提出一种新的工艺方法来实现。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种增大HVPMOS ID的工艺方法，用于解决现有技术中在形成NWI进行硼离子注入后，在N2氛围中进行推进造成HVPMOS的ID小的问题。
为实现上述目的及其他相关目的，本发明提供一种增大HVPMOS ID的工艺方法，该方法至少包括以下步骤：步骤一、提供一P型基底，在该P型基底上形成NWELL区；步骤二、在所述P型基底上自下而上依次形成二氧化硅层、氮化硅层；步骤三、刻蚀所述氮化硅层并露出所述二氧化硅层，形成窗口；步骤四、通过所述窗口在所述NWELL浅区域注入硼离子，之后在氮气和氧气的氛围中进行推进，形成NWI区；步骤五、在所述窗口的界面处形成隔离区。
优选地，步骤一中的所述P型基底的电阻率为23.5ohm-cm。
优选地，步骤一中形成所述NWELL区的方法依次包括：光刻、刻蚀、离子注入以及推进等工艺。
优选地，步骤二中形成的二氧化硅层的厚度为400埃。
优选地，步骤二中形成的氮化硅层的厚度为1500埃。
优选地，步骤三中刻蚀所述氮化硅层后，所述窗口内的剩余二氧化硅层的厚度为280埃。
优选地，步骤三中形成的所述窗口的宽度为5μm。
优选地，步骤四中注入硼离子的能量为30KEV。
优选地，步骤四中注入硼离子的剂量为4.8E13cm-2。
优选地，步骤四在氮气和氧气的氛围中进行推进的工艺中，推进的温度条件为1000℃。
优选地，步骤四在氮气和氧气的氛围中进行推进的工艺中，推进的时间为170min。
优选地，步骤五中的所述隔离区为二氧化硅。
优选地，步骤五中形成所述隔离区的方法为沉积法。
优选地，步骤五中形成的所述隔离区的厚度为8750埃。
优选地，步骤五中形成所述隔离区过程中，沉积二氧化硅的时间为5小时20分钟。
优选地，步骤五中形成所述隔离区过程中，温度条件为1000℃。
优选地，该方法还包括步骤六、形成有源区；步骤七、形成栅氧层并沉积多晶硅层。
优选地，该方法还包括步骤八、栅极光刻与刻蚀；九、形成LPTEOS层、沉积多晶硅并形成侧墙。
优选地，该方法还包括步骤十、N+区光刻、离子注入和推进；P+区光刻、离子注入和推进。
如上所述，本发明的增大HVPMOS ID的工艺方法，具有以下有益效果：本发明在形成NWI进行硼离子注入后，将原有的氮气氛围的推进过程改为在氮气和氧气氛围中进行推进，使得硼离子在二氧化硅中的扩散系数增大，使硼离子浓度梯度发生变化，从而使得HVPMOS的ID得以增加，并且对其他参数的影响甚微。
附图说明
图1显示为现有技术中的HVPMOS结构示意图；
图2显示为本发明的增大HVPMOS ID的工艺方法示意图；
图3显示为本发明中形成NWI区的结构示意图；
图4显示为本发明中形成隔离区的结构示意图；
图5显示为本发明中NWI区包围隔离区的模拟图；
图6显示为本发明中不同晶圆HVPMOS的VT图；
图7显示为本发明中不同晶圆HVPMOS的RD图；
图8显示为本发明中不同晶圆HVPMOS的ID图；
图9显示为本发明中不同晶圆HVPMOS的BV图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种增大HVPMOS ID的工艺方法，如图2所示，图2显示为本发明的增大HVPMOS ID的工艺方法示意图。该方法在本实施例中包括以下步骤：
步骤一、提供一P型基底，在该P型基底上形成NWELL区；参阅图3，本发明中进一步地，步骤一中的所述P型基底(P-SUB)的电阻率为23.5ohm-cm。本发明更进一步地，步骤一中形成所述NWELL区(N阱，NW)的方法依次包括：光刻、刻蚀、离子注入以及推进等工艺。亦即该步骤在所述P-SUB上悬涂光刻胶，经过曝光和显影定义所述NW的图形，之后按照定义的NW的图形刻蚀所述P型基底(P-SUB)，之后再通过离子注入形成如图3所示的NWELL区(N阱，NW)。
步骤二、在所述P型基底上自下而上依次形成二氧化硅层、氮化硅层；如图3所示，在所述P型基底(P-SUB)上先形成二氧化硅层01，之后在所述二氧化硅层01上再形成一层氮化硅层02。本发明进一步地，步骤二中形成的二氧化硅层01的厚度为400埃。本发明再进一步地，本实施例中步骤二中形成的氮化硅层02的厚度为1500埃。
步骤三、刻蚀所述氮化硅层并露出所述二氧化硅层，形成窗口；如图3所示，本实施例中该步骤中形成所述窗口的工艺流程为：先在所述氮化硅层02上悬涂光刻胶PR，之后曝光和显影，定义所述窗口图形，接着按照所述窗口图形刻蚀所述氮化硅层02，刻蚀所述氮化硅层02至露出所述二氧化硅层01时，会消耗所述二氧化硅层01的一部分，因此，所述窗口内剩余的二氧化硅层的厚度小于原来的所述二氧化硅层01的厚度1500埃，本发明进一步地，步骤三中刻蚀所述氮化硅层02后，所述窗口内的剩余二氧化硅层的厚度为280埃。
如图3所示，本实施例中形成的所述窗口的宽度为5μm。
步骤四、通过所述窗口在所述NWELL浅区域注入硼离子，之后在氮气和氧气的氛围中进行推进，形成NWI区；如图3所示，该步骤中对所述NWELL(N阱，NW)的浅区域注入硼离子(B)的条件是在氮气N2和氧气O2的氛围中进行的，注入的硼离子通过所述窗口内的剩余280埃的二氧化硅层进入所述NWELL浅层区域，注入的硼离子被推进(Drive in)且经过扩散才能形成所述的NWI区。
本发明进一步地，步骤四中注入硼离子的能量为30KEV。本发明更进一步地，步骤四中注入硼离子的剂量为4.8E13 cm-2。并且本实施例中步骤四在氮气和氧气的氛围中进行推进的工艺中，推进的温度条件为1000℃。更进一步地，步骤四在氮气和氧气的氛围中进行推进的工艺中，推进的时间为170min。
该步骤中在氧气和氮气的氛围中进行推进硼离子，氧气氛围中的硼不光会向下扩散，同时也会向上扩散，硼在二氧化硅(窗口内剩余的二氧化硅层)的扩散系数受到影响，其扩散系数会增大，使硼的浓度梯度发生变化，从而使得HVPMOS的ID明显增大，而其他参数漂移较小。如图6至图8所示，其中图6显示为本发明中不同晶圆HVPMOS的VT图；图7显示为本发明中不同晶圆HVPMOS的RD图；图8显示为本发明中不同晶圆HVPMOS的ID图；图9显示为本发明中不同晶圆HVPMOS的BV图。由图6至图8可知，在本发明中氧气氛围下注入硼的情况下，HVPMOS的ID是基准数据(baseline)的2倍，而VT和BV有所下降，但在所能接受的范围内，因此对其他参数的影响甚微。
步骤五、在所述窗口的界面处形成隔离区。如图4所示，图4显示为本发明中形成隔离区的结构示意图。本发明进一步地，步骤五中的所述隔离区(locos)为二氧化硅。本实施例中通过沉积法形成所述隔离区。并且优选地，形成的所述隔离区(二氧化硅)的厚度为8750埃。本实施例中该步骤五沉积二氧化硅的时间为5小时20分钟，并且在温度为1000℃的条件下进行沉积。
参阅图5，图5显示为本发明中NWI区包围隔离区的模拟图。
参阅图1，本发明进一步地，该方法还包括步骤六、形成有源区(AA)；步骤七、形成栅氧层(Gate oxide)并沉积多晶硅层(poly)。本实施例中，该方法还包括步骤八、栅极光刻与刻蚀；九、形成LPTEOS层、沉积多晶硅并形成侧墙。本发明更进一步地，该方法还包括步骤十、N+区(N型重掺杂区)光刻、离子注入(imp)和推进(drive in)；P+区(P型重掺杂区)光刻、离子注入(imp)和推进(drive in)。
综上所述，本发明在形成NWI进行硼离子注入后，将原有的氮气氛围的推进过程改为在氮气和氧气氛围中进行推进，使得硼离子在二氧化硅中的扩散系数增大，使硼离子浓度梯度发生变化，从而使得HVPMOS的ID得以增加，并且对其他参数的影响甚微。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (19)
1.一种增大HVPMOS ID的工艺方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供一P型基底，在该P型基底上形成NWELL区；
步骤二、在所述P型基底上自下而上依次形成二氧化硅层、氮化硅层；
步骤三、刻蚀所述氮化硅层并露出所述二氧化硅层，形成窗口；
步骤四、通过所述窗口在所述NWELL浅区域注入硼离子，之后在氮气和氧气的氛围中进行推进，形成NWI区；
步骤五、在所述窗口的界面处形成隔离区。
2.根据权利要求1所述的增大HVPMOS ID的工艺方法，其特征在于：步骤一中的所述P型基底的电阻率为23.5ohm-cm。
3.根据权利要求1所述的增大HVPMOS ID的工艺方法，其特征在于：步骤一中形成所述NWELL区的方法依次包括：光刻、刻蚀、离子注入以及推进工艺。
4.根据权利要求1所述的增大HVPMOS ID的工艺方法，其特征在于：步骤二中形成的二氧化硅层的厚度为400埃。
5.根据权利要求1所述的增大HVPMOS ID的工艺方法，其特征在于：步骤二中形成的氮化硅层的厚度为1500埃。
6.根据权利要求1所述的增大HVPMOS ID的工艺方法，其特征在于：步骤三中刻蚀所述氮化硅层后，所述窗口内的剩余二氧化硅层的厚度为280埃。
7.根据权利要求1所述的增大HVPMOS ID的工艺方法，其特征在于：步骤三中形成的所述窗口的宽度为5μm。
8.根据权利要求1所述的增大HVPMOS ID的工艺方法，其特征在于：步骤四中注入硼离子的能量为30KEV。
9.根据权利要求1所述的增大HVPMOS ID的工艺方法，其特征在于：步骤四中注入硼离子的剂量为4.8E13cm-2。
10.根据权利要求1所述的增大HVPMOS ID的工艺方法，其特征在于：步骤四在氮气和氧气的氛围中进行推进的工艺中，推进的温度条件为1000℃。
11.根据权利要求1所述的增大HVPMOS ID的工艺方法，其特征在于：步骤四在氮气和氧气的氛围中进行推进的工艺中，推进的时间为170min。
12.根据权利要求1所述的增大HVPMOS ID的工艺方法，其特征在于：步骤五中的所述隔离区为二氧化硅。
13.根据权利要求12所述的增大HVPMOS ID的工艺方法，其特征在于：步骤五中形成所述隔离区的方法为沉积法。
14.根据权利要求13所述的增大HVPMOS ID的工艺方法，其特征在于：步骤五中形成的所述隔离区的厚度为8750埃。
15.根据权利要求14所述的增大HVPMOS ID的工艺方法，其特征在于：步骤五中形成所述隔离区过程中，沉积二氧化硅的时间为5小时20分钟。
16.根据权利要求14所述的增大HVPMOS ID的工艺方法，其特征在于：步骤五中形成所述隔离区过程中，温度条件为1000℃。
17.根据权利要求1所述的增大HVPMOS ID的工艺方法，其特征在于：该方法还包括步骤六、形成有源区；步骤七、形成栅氧层并沉积多晶硅层。
18.根据权利要求17所述的增大HVPMOS ID的工艺方法，其特征在于：该方法还包括步骤八、栅极光刻与刻蚀；九、形成LPTEOS层、沉积多晶硅并形成侧墙。
19.根据权利要求18所述的增大HVPMOS ID的工艺方法，其特征在于：该方法还包括步骤十、N+区光刻、离子注入和推进；P+区光刻、离子注入和推进。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911000318.9A CN110752154B (zh) | 2019-10-21 | 2019-10-21 | 一种增大hvpmos id的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911000318.9A CN110752154B (zh) | 2019-10-21 | 2019-10-21 | 一种增大hvpmos id的工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110752154A CN110752154A (zh) | 2020-02-04 |
| CN110752154B true CN110752154B (zh) | 2023-10-20 |
Family
ID=69279077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911000318.9A Active CN110752154B (zh) | 2019-10-21 | 2019-10-21 | 一种增大hvpmos id的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110752154B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6436075A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Semiconductor device and manufacture thereof |
| JPH0936249A (ja) * | 1995-06-30 | 1997-02-07 | Motorola Semiconducteurs Sa | Ｃｍｏｓ集積回路とその製造方法 |
| CN1514480A (zh) * | 2002-12-31 | 2004-07-21 | 上海贝岭股份有限公司 | 高压集成电路制造工艺 |
| EP2202794A2 (en) * | 2008-12-23 | 2010-06-30 | Intersil Americas Inc. | Single die output power stage using trench-gate low-side and LDMOS high-side MOSFETs, structure and method |
| CN101807543A (zh) * | 2008-12-23 | 2010-08-18 | 英特赛尔美国股份有限公司 | 使用沟槽栅低压和ldmos高压mosfet的单管芯输出功率级、结构和方法 |
| CN102664161A (zh) * | 2012-05-25 | 2012-09-12 | 杭州士兰集成电路有限公司 | 高压bcd工艺中高压器件的隔离结构及其制造方法 |
-
2019
- 2019-10-21 CN CN201911000318.9A patent/CN110752154B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6436075A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Semiconductor device and manufacture thereof |
| JPH0936249A (ja) * | 1995-06-30 | 1997-02-07 | Motorola Semiconducteurs Sa | Ｃｍｏｓ集積回路とその製造方法 |
| CN1514480A (zh) * | 2002-12-31 | 2004-07-21 | 上海贝岭股份有限公司 | 高压集成电路制造工艺 |
| EP2202794A2 (en) * | 2008-12-23 | 2010-06-30 | Intersil Americas Inc. | Single die output power stage using trench-gate low-side and LDMOS high-side MOSFETs, structure and method |
| CN101807543A (zh) * | 2008-12-23 | 2010-08-18 | 英特赛尔美国股份有限公司 | 使用沟槽栅低压和ldmos高压mosfet的单管芯输出功率级、结构和方法 |
| CN102664161A (zh) * | 2012-05-25 | 2012-09-12 | 杭州士兰集成电路有限公司 | 高压bcd工艺中高压器件的隔离结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110752154A (zh) | 2020-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4201800A (en) | Hardened photoresist master image mask process | |
| KR100201526B1 (ko) | 매몰 콘택과 확산 영역간에 낮은 저항 전류 경로를 형성하는 방법 | |
| US20060276014A1 (en) | Self-aligned high-energy implantation for deep junction structure | |
| US7713825B2 (en) | LDMOS transistor double diffused region formation process | |
| JPS61237422A (ja) | 半導体装置の製造方法 | |
| US8980710B2 (en) | Manufacturing method of semiconductor device | |
| KR100189739B1 (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| CN106816464B (zh) | 半导体装置的制造方法 | |
| US7790568B2 (en) | Method for fabricating semiconductor device | |
| CN110752154B (zh) | 一种增大hvpmos id的工艺方法 | |
| US5045495A (en) | Forming twin wells in semiconductor devices | |
| CN111128725B (zh) | 一种igbt器件制备方法 | |
| CN107170704B (zh) | 半导体结构及其形成方法 | |
| US20080054411A1 (en) | Semiconductor device and method for manufacturing the device | |
| US6943116B2 (en) | Method for fabricating a p-channel field-effect transistor on a semiconductor substrate | |
| US6406974B1 (en) | Method of forming triple N well utilizing phosphorus and boron ion implantations | |
| KR100783283B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN109065533B (zh) | 一种半导体器件及其制造方法 | |
| CN107393872B (zh) | 一种bcd工艺中寄生型npn三极管的制作方法 | |
| CN112074932A (zh) | 制造晶体管的方法 | |
| CN113611654B (zh) | 降低浅沟槽隔离的高度差的制作方法 | |
| CN116504612B (zh) | 半导体结构及其形成方法 | |
| CN111834221A (zh) | Ldmos和其制作方法 | |
| CN104009037A (zh) | 半导体器件及其制造方法 | |
| US11869986B2 (en) | Vertical deep trench and deep trench island based deep n-type well diode and diode triggered protection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |