CN111933713B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN111933713B CN111933713B CN202011012426.0A CN202011012426A CN111933713B CN 111933713 B CN111933713 B CN 111933713B CN 202011012426 A CN202011012426 A CN 202011012426A CN 111933713 B CN111933713 B CN 111933713B
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- trench isolation
- shallow trench
- oxide layer
- pad oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 16
- 238000002955 isolation Methods 0.000 claims abstract description 169
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 20
- 210000000746 body region Anatomy 0.000 claims description 69
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：提供一衬底；形成垫氧化层于所述衬底上；形成浅沟槽隔离结构于所述衬底和所述垫氧化层中，且所述浅沟槽隔离结构的顶面高于所述垫氧化层的顶面；刻蚀所述浅沟槽隔离结构的一侧和所述垫氧化层，以去除部分厚度的所述垫氧化层以及使得所述浅沟槽隔离结构的一侧形成台阶，且所述台阶的底面高于剩余的所述垫氧化层的顶面；以及，形成栅极层于部分宽度的所述浅沟槽隔离结构以及靠近所述台阶的所述垫氧化层上，且所述栅极层覆盖所述台阶。本发明的技术方案能够在增大半导体器件的击穿电压的同时，还能降低比导通电阻，实现了比导通电阻与击穿电压的平衡。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
横向双扩散金属氧化物半导体（LDMOS，lateral double-diffused MOS）现在被广泛应用于功率集成电路（power ICs）中，LDMOS需要攻克的一大难题是比导通电阻（Rsp,specific on-resistance）和击穿电压（BV, breakdown voltage）的平衡。
参阅图1~图4，LDMOS均包括衬底10、位于衬底10中的体区11和漂移区12、依次位于衬底10上的栅氧层13和栅极层14、体区接触区15、源区16以及漏区17，栅氧层13和栅极层14从体区11延伸至漂移区12上，体区接触区15和源区16位于栅极层14一侧的体区11中，漏区17位于栅极层14另一侧的漂移区12中。其中，图1所示的为传统的LDMOS；图2所示的是含硅局部氧化隔离(LOCOS, Local Oxidation of Silicon)结构的LDMOS，其含有位于栅极层14和漏极17之间的场氧层18，且部分场氧层18位于栅极层14的下方；图3所示的是含浅沟槽隔离结构（STI）的LDMOS，其含有位于栅极层14和漏极17之间的浅沟槽隔离结构19，且部分浅沟槽隔离结构19位于栅极层14的下方；图4所示的是含有台阶状的栅氧层13的LDMOS，栅氧层13位于衬底10上，且栅氧层13具有一级台阶。
参阅图1，传统的LDMOS是通过控制减小栅极层14和漏极17之间的有源区的间隙来减小比导通电阻，但这种结构不能获得高的击穿电压；参阅图2，含硅局部氧化隔离结构的LDMOS由于具有较长的场氧层18，且部分场氧层18位于栅极层14的下方，使得虽然增加了击穿电压，但是也增加了电流路径而导致比导通电阻增大；参阅图3，含浅沟槽隔离结构19的LDMOS虽然具有很高的击穿电压的优势，但是电流通过较深的浅沟槽隔离结构19的底部，会产生较高的比导通电阻；参阅图4，含有台阶状的栅氧层13的LDMOS的电流是沿着硅衬底10的表面流动，能够降低比导通电阻，但击穿电压较小。因此，图1~图4所示的LDMOS均无法使得在增大击穿电压的同时还能降低比导通电阻，导致无法实现比导通电阻和击穿电压的平衡。
因此，如何在增大半导体器件的击穿电压的同时，还能降低比导通电阻是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，使得能够在增大半导体器件的击穿电压的同时，还能降低比导通电阻，实现了比导通电阻与击穿电压的平衡。
为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供一衬底；
形成垫氧化层于所述衬底上；
形成浅沟槽隔离结构于所述衬底和所述垫氧化层中，且所述浅沟槽隔离结构的顶面高于所述垫氧化层的顶面；
刻蚀所述浅沟槽隔离结构的一侧和所述垫氧化层，以去除部分厚度的所述垫氧化层以及使得所述浅沟槽隔离结构的一侧形成台阶，且所述台阶的底面高于剩余的所述垫氧化层的顶面；以及，
形成栅极层于部分宽度的所述浅沟槽隔离结构以及靠近所述台阶的所述垫氧化层上，且所述栅极层覆盖所述台阶。
可选的，形成所述浅沟槽隔离结构于所述衬底和所述垫氧化层中的步骤包括：
形成硬掩膜层于所述垫氧化层上；
依次刻蚀所述硬掩膜层、所述垫氧化层和所述衬底，以形成沟槽；
填充绝缘材料层于所述沟槽中，所述绝缘材料层填满所述沟槽，并将所述硬掩膜层掩埋在内；
平坦化所述绝缘材料层，以暴露出所述硬掩膜层的顶面；以及，
去除所述硬掩膜层，以形成顶面高于所述垫氧化层的顶面的浅沟槽隔离结构。
可选的，使得所述浅沟槽隔离结构的一侧形成台阶的步骤包括：
形成图案化的光刻胶层于所述浅沟槽隔离结构上，所述图案化的光刻胶层暴露出所述浅沟槽隔离结构的一侧的部分宽度以及所述垫氧化层；以及，
以所述图案化的光刻胶层为掩膜，对所述浅沟槽隔离结构的所述一侧的部分宽度以及所述垫氧化层进行刻蚀，以使得所述浅沟槽隔离结构的所述一侧形成台阶以及去除部分厚度的所述垫氧化层，进而使得所述台阶的底面高于剩余的所述垫氧化层的顶面。
可选的，形成栅极层于部分宽度的所述浅沟槽隔离结构以及靠近所述台阶的所述垫氧化层上的步骤包括：
形成栅极材料层覆盖于剩余的所述垫氧化层和所述浅沟槽隔离结构上；以及，
刻蚀所述栅极材料层和剩余的所述垫氧化层，保留靠近所述台阶处的所述垫氧化层，以使得形成的栅极层覆盖靠近所述台阶处的所述垫氧化层以及所述台阶。
可选的，在刻蚀所述浅沟槽隔离结构的一侧和所述垫氧化层之后且在形成所述栅极层于部分宽度的所述浅沟槽隔离结构以及靠近所述台阶的所述垫氧化层上之前，形成漂移区和体区于所述衬底中；所述漂移区包围所述浅沟槽隔离结构，所述漂移区至少从所述浅沟槽隔离结构的另一侧延伸至所述浅沟槽隔离结构的所述一侧的台阶下方且不超出所述栅极层的下方；所述体区位于所述浅沟槽隔离结构的所述一侧，且所述栅极层覆盖部分所述体区。
可选的，在形成所述栅极层于部分宽度的所述浅沟槽隔离结构以及靠近所述台阶的所述垫氧化层上之后，形成体区接触区、源区和漏区于所述衬底中；所述体区接触区位于所述体区中，所述源区位于所述体区接触区和所述栅极之间的所述体区中，所述漏区位于所述浅沟槽隔离结构的所述另一侧的所述漂移区中。
本发明还提供了一种半导体器件，包括：
垫氧化层，位于衬底上；
浅沟槽隔离结构，位于所述衬底中，且所述浅沟槽隔离结构的一侧具有台阶，所述垫氧化层紧邻所述浅沟槽隔离结构的台阶，所述台阶的底面高于所述垫氧化层的顶面；
栅极层，位于部分宽度的所述浅沟槽隔离结构以及所述垫氧化层上，且所述栅极层覆盖所述台阶。
可选的，所述半导体器件还包括漂移区和体区，所述漂移区和所述体区位于所述衬底中，且所述漂移区包围所述浅沟槽隔离结构，所述漂移区至少从所述浅沟槽隔离结构的另一侧延伸至所述浅沟槽隔离结构的所述一侧的台阶下方且不超出所述栅极层的下方；所述体区位于所述浅沟槽隔离结构的所述一侧，且所述栅极层覆盖部分所述体区。
可选的，所述半导体器件还包括体区接触区、源区和漏区，所述体区接触区位于所述体区中，所述源区位于所述体区接触区和所述栅极之间的所述体区中，所述漏区位于所述浅沟槽隔离结构的所述另一侧的所述漂移区中。
可选的，所述衬底、所述体区和所述体区接触区具有第一导电类型，所述漂移区、所述源区和所述漏区具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件的制造方法，通过刻蚀浅沟槽隔离结构的一侧和垫氧化层，以去除部分厚度的所述垫氧化层以及使得所述浅沟槽隔离结构的一侧形成台阶，且所述台阶的底面高于剩余的所述垫氧化层的顶面；以及，形成栅极层于部分宽度的所述浅沟槽隔离结构以及靠近所述台阶的所述垫氧化层上，且所述栅极层覆盖所述台阶，使得能够在增大半导体器件的击穿电压的同时，还能降低比导通电阻，实现了比导通电阻与击穿电压的平衡。
2、本发明的半导体器件，由于浅沟槽隔离结构的一侧具有台阶，且所述台阶的底面高于垫氧化层的顶面；以及，栅极层位于部分宽度的所述浅沟槽隔离结构以及所述垫氧化层上，且所述栅极层覆盖所述台阶，使得能够在增大半导体器件的击穿电压的同时，还能降低比导通电阻，实现了比导通电阻与击穿电压的平衡。
附图说明
图1是一种传统的LDMOS的结构示意图；
图2是一种含硅局部氧化隔离结构的LDMOS的结构示意图；
图3是一种含浅沟槽隔离结构的LDMOS的结构示意图；
图4是一种含台阶状的栅氧层的LDMOS的结构示意图；
图5是本发明一实施例的半导体器件的制造方法的流程图；
图6~图15是图5所示的半导体器件的制造方法中的器件示意图。
其中，附图1~图15的附图标记说明如下：
10-衬底；11-体区；12-漂移区；13-栅氧层；14-栅极层；15-体区接触区；16-源区；17-漏区；18-场氧层；19-浅沟槽隔离结构；20-衬底；21-垫氧化层；22-硬掩膜层；23-浅沟槽隔离结构；231-台阶的底面；232-台阶的顶面；24-漂移区；25-体区；26-栅极层；261-栅极材料层；27-体区接触区；28-源区；29-漏区；31-第一图案化的光刻胶层；32-第二图案化的光刻胶层；33-第三图案化的光刻胶层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种半导体器件的制造方法，参阅图5，图5是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供一衬底；
步骤S2、形成垫氧化层于所述衬底上；
步骤S3、形成浅沟槽隔离结构于所述衬底和所述垫氧化层中，且所述浅沟槽隔离结构的顶面高于所述垫氧化层的顶面；
步骤S4、刻蚀所述浅沟槽隔离结构的一侧和所述垫氧化层，以去除部分厚度的所述垫氧化层以及使得所述浅沟槽隔离结构的一侧形成台阶，且所述台阶的底面高于剩余的所述垫氧化层的顶面；
步骤S5、形成栅极层于部分宽度的所述浅沟槽隔离结构以及靠近所述台阶的所述垫氧化层上，且所述栅极层覆盖所述台阶。
下面参阅图6~图15更为详细的介绍本实施例提供的半导体器件的制造方法。
按照步骤S1，提供一衬底20，所述衬底20的材质可以是本领域技术人员所熟知的任意合适的材料，例如硅、绝缘体上硅、锗化硅、碳化硅等。
按照步骤S2，形成垫氧化层21于所述衬底20上，如图6所示。所述垫氧化层21的材质可以为二氧化硅、氮氧硅、碳氧硅或正硅酸乙酯等，所述垫氧化层21的厚度可以为500Å~1500Å。
按照步骤S3，形成浅沟槽隔离结构23于所述衬底20和所述垫氧化层21中，且所述浅沟槽隔离结构23的顶面高于所述垫氧化层21的顶面。
形成所述浅沟槽隔离结构23于所述衬底20和所述垫氧化层21中的步骤包括：首先，如图6所示，形成硬掩膜层22于所述垫氧化层21上，所述硬掩膜层22的材质可以为氮化硅、氮氧硅或碳氧硅等，所述硬掩膜层22的厚度可以为200Å~2000Å；然后，从上向下依次刻蚀所述硬掩膜层22、所述垫氧化层21和部分厚度的所述衬底20，以在所述硬掩膜层22、所述垫氧化层21和所述衬底20中形成沟槽（未图示），所述沟槽的深度可以为2000Å~5000Å；接着，填充绝缘材料层（未图示）于所述沟槽中，所述绝缘材料层填满所述沟槽，并将所述硬掩膜层22掩埋在内，可以采用高密度等离子体化学气相沉积（HDP CVD）工艺填充所述绝缘材料层，以避免产生夹断和空洞，进而确保稳定的沉积质量；接着，如图7所示，平坦化所述绝缘材料层，以暴露出所述硬掩膜层22的顶面，可以采用化学机械研磨（CMP）工艺平坦化所述绝缘材料层，且可以平坦化去除部分厚度的所述硬掩膜层22；接着，如图8所示，去除所述硬掩膜层22，以形成顶面高于所述垫氧化层21的顶面的浅沟槽隔离结构23，可以采用干法刻蚀或湿法刻蚀去除所述硬掩膜层22，且在去除所述硬掩膜层22的过程中，所述浅沟槽隔离结构23的顶部也被去除部分厚度。
并且，在形成所述硬掩膜层22于所述垫氧化层21上之后且形成所述沟槽之前，可以采用有源区的光罩定义出有源区，以确定所述浅沟槽隔离结构23的位置。
所述浅沟槽隔离结构23的材质可以为二氧化硅、氮化硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、氮氧硅和高K介质等绝缘材料中的至少一种。
按照步骤S4，刻蚀所述浅沟槽隔离结构23的一侧和所述垫氧化层21，以去除部分厚度的所述垫氧化层21以及使得所述浅沟槽隔离结构23的一侧形成台阶，且所述台阶的底面231高于剩余的所述垫氧化层21的顶面。
使得所述浅沟槽隔离结构23的一侧形成台阶的步骤包括：首先，如图9所示，形成图案化的光刻胶层（为了便于与之后的步骤中的其它图案化的光刻胶层区分，定义此处采用的为第一图案化的光刻胶层31）于所述浅沟槽隔离结构23上，所述第一图案化的光刻胶层31暴露出所述浅沟槽隔离结构23的一侧的部分宽度以及所述垫氧化层21；然后，以所述第一图案化的光刻胶层31为掩膜，对所述浅沟槽隔离结构23的所述一侧的部分宽度以及所述垫氧化层21进行刻蚀，以使得所述浅沟槽隔离结构23的所述一侧形成台阶以及去除部分厚度的所述垫氧化层21，进而使得所述台阶的底面231高于剩余的所述垫氧化层21的顶面，如图10所示，所述台阶包括台阶的底面231和台阶的顶面232，所述台阶的顶面232高于所述台阶的底面231。
在此步骤S4中，通过调整光罩的图形（原先的光罩覆盖整个所述浅沟槽隔离结构23的顶面且暴露所述垫氧化层21），使得形成的第一图案化的光刻胶层31将所述浅沟槽隔离结构23的另一侧覆盖住，使得所述浅沟槽隔离结构23的所述另一侧避免被刻蚀，仅所述浅沟槽隔离结构23的所述一侧被所述第一图案化的光刻胶层31暴露，进而使得所述浅沟槽隔离结构23的所述一侧与所述垫氧化层21一起被刻蚀掉部分厚度，使得所述浅沟槽隔离结构23的所述一侧形成为一级台阶；而由于在刻蚀之前，所述浅沟槽隔离结构23的顶面高于所述垫氧化层21的顶面，那么，在刻蚀之后，使得所述浅沟槽隔离结构23的台阶底面231高于剩余的所述垫氧化层21的顶面。刻蚀之后，剩余的所述垫氧化层21的厚度可以为100Å~200Å。
按照步骤S5，形成栅极层26于部分宽度的所述浅沟槽隔离结构23以及靠近所述台阶的所述垫氧化层21上，且所述栅极层26覆盖所述台阶。所述栅极层26的材质可以为多晶硅等。
其中，在刻蚀所述浅沟槽隔离结构23的一侧和所述垫氧化层21之后且在形成所述栅极层26于部分宽度的所述浅沟槽隔离结构23以及靠近所述台阶的所述垫氧化层21上之前，形成漂移区24和体区25于所述衬底20中。并且，可以先形成所述漂移区24，再形成所述体区25；或者，先形成所述体区25，再形成所述漂移区24。
以先形成所述漂移区24，再形成所述体区25为例，具体地，参阅图11，形成第二图案化的光刻胶层32于所述垫氧化层21上，所述第二图案化的光刻胶层32覆盖所述浅沟槽隔离结构23的所述一侧的部分垫氧化层21，以对未被所述第二图案化的光刻胶层32覆盖的区域进行离子注入，使得在所述衬底20中形成所述漂移区24，所述漂移区24包围所述浅沟槽隔离结构23，所述漂移区24至少从所述浅沟槽隔离结构23的所述另一侧延伸至所述浅沟槽隔离结构23的所述一侧的台阶下方且不超出所述栅极层26的下方，再去除所述第二图案化的光刻胶层32；参阅图12，形成第三图案化的光刻胶层33于所述垫氧化层21上，所述第三图案化的光刻胶层33从所述浅沟槽隔离结构23的所述另一侧延伸覆盖至所述浅沟槽隔离结构23的所述一侧，或者，所述第三图案化的光刻胶层33覆盖于所述漂移区24的上方，以对未被所述第三图案化的光刻胶层33覆盖的区域进行离子注入，使得在所述衬底20中形成所述体区25，所述体区25位于所述浅沟槽隔离结构23的所述一侧，且所述栅极层26覆盖部分所述体区25，再去除所述第三图案化的光刻胶层33。所述漂移区24可以紧靠所述体区25，或者所述漂移区24和所述体区25之间存在间隔。
在形成漂移区24和体区25于所述衬底20中之后，可以进行退火处理，以修复离子注入造成的晶格损伤以及使掺杂离子移动到晶格点，将其激活。
形成栅极层26于部分宽度的所述浅沟槽隔离结构23以及靠近所述台阶的所述垫氧化层21上的步骤包括：首先，参阅图13，形成栅极材料层261覆盖于剩余的所述垫氧化层21和所述浅沟槽隔离结构23上；然后，参阅图14，刻蚀所述栅极材料层261和剩余的所述垫氧化层21，保留靠近所述台阶处的所述垫氧化层21，以使得形成的栅极层26覆盖靠近所述台阶处的所述垫氧化层21以及所述台阶。其中，由于所述浅沟槽隔离结构23的台阶底面231高于剩余的所述垫氧化层21的顶面，那么，所述栅极层26的下方覆盖了靠近所述台阶处的所述垫氧化层21与所述浅沟槽隔离结构23的所述台阶组成的两级台阶，此两级台阶即为所述栅极层26的栅氧层。因此，所述浅沟槽隔离结构23被拆分为两部分，所述台阶一侧与靠近所述台阶处的所述垫氧化层21形成了所述栅氧层，而所述浅沟槽隔离结构23的未被所述栅极层26覆盖的所述另一侧作为隔离结构，所述半导体器件的制造方法实现了具有两级台阶的栅氧层与浅沟槽隔离结构23的结合。
另外，参阅图15，在形成所述栅极层26于部分宽度的所述浅沟槽隔离结构23以及靠近所述台阶的所述垫氧化层21上之后，形成体区接触区27、源区28和漏区29于所述衬底20中；所述体区接触区27位于所述体区25中，所述源区28位于所述体区接触区27和所述栅极26之间的所述体区25中，所述漏区29位于所述浅沟槽隔离结构23的所述另一侧的所述漂移区24中。
所述衬底20、所述体区25和所述体区接触区27具有第一导电类型，所述漂移区24、所述源区28和所述漏区29具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。P型的掺杂离子可以为硼、镓或铟；N型的掺杂离子可以为砷、磷或锑。
从上述步骤S1至步骤S5可知，本发明的半导体器件的制造方法在步骤S4中通过调整光罩的图形即可使得所述浅沟槽隔离结构23的所述一侧形成为一级台阶；并且，在步骤S5中通过调整栅极层26的覆盖区域，使得靠近所述浅沟槽隔离结构23的台阶处的所述垫氧化层21与所述浅沟槽隔离结构23的所述台阶组成的两级台阶作为所述栅极层26的栅氧层，进而使得不需要额外增加光罩的情况下形成了具有两级台阶的栅氧层与隔离结构共存的半导体器件，降低了成本。并且，具有两级台阶的栅氧层降低了半导体器件的表面电场，使得表面电场分布更均衡，进而使得击穿电压得到提高；同时，具有两级台阶的栅氧层降低了半导体器件的表面电场，也能增加所述漂移区24的剂量（即离子掺杂浓度），从而降低导通电阻；另外，所述浅沟槽隔离结构23虽然增加了电流路径，但是部分宽度的所述沟槽隔离结构23作为了栅氧层，相当于减小了隔离结构的宽度，从而降低了比导通电阻。因此，本发明的半导体器件的制造方法在增大半导体器件的击穿电压的同时，还能降低比导通电阻，实现了比导通电阻与击穿电压的平衡。
另外，通过调整所述垫氧化层21、所述浅沟槽隔离结构23以及所述栅极层26所覆盖的栅氧层的区域即可获得所述半导体器件所需的最优的比导通电阻和击穿电压。
综上所述，本发明提供的半导体器件的制造方法，包括：提供一衬底；形成垫氧化层于所述衬底上；形成浅沟槽隔离结构于所述衬底和所述垫氧化层中，且所述浅沟槽隔离结构的顶面高于所述垫氧化层的顶面；刻蚀所述浅沟槽隔离结构的一侧和所述垫氧化层，以去除部分厚度的所述垫氧化层以及使得所述浅沟槽隔离结构的一侧形成台阶，且所述台阶的底面高于剩余的所述垫氧化层的顶面；以及，形成栅极层于部分宽度的所述浅沟槽隔离结构以及靠近所述台阶的所述垫氧化层上，且所述栅极层覆盖所述台阶。本发明的技术方案能够在增大半导体器件的击穿电压的同时，还能降低比导通电阻，实现了比导通电阻与击穿电压的平衡。
本发明一实施例提供了一种半导体器件，参阅图15，从15中可看出，所述半导体器件包括垫氧化层21、浅沟槽隔离结构23和栅极层26，所述垫氧化层21位于衬底20上；所述浅沟槽隔离结构23位于所述衬底20中，且所述浅沟槽隔离结构23的一侧具有台阶，所述垫氧化层21紧邻所述浅沟槽隔离结构23的台阶，所述台阶的底面231高于所述垫氧化层21的顶面；所述栅极层26位于部分宽度的所述浅沟槽隔离结构23以及所述垫氧化层21上，且所述栅极层26覆盖所述台阶。
下面参阅图15详细描述本实施例提供的半导体器件：
所述垫氧化层21位于衬底20上。
所述衬底20的材质可以是本领域技术人员所熟知的任意合适的材料，例如硅、绝缘体上硅、锗化硅、碳化硅等。
所述垫氧化层21的材质可以为二氧化硅、氮氧硅、碳氧硅或正硅酸乙酯等，所述垫氧化层21的厚度可以为100Å~200Å。
所述浅沟槽隔离结构23位于所述衬底20中，且所述浅沟槽隔离结构23的一侧具有台阶，所述垫氧化层21紧邻所述浅沟槽隔离结构23的台阶。所述台阶包括台阶的底面231和台阶的顶面232，所述台阶的顶面232高于所述台阶的底面231，所述台阶的底面231高于所述垫氧化层21的顶面。
所述浅沟槽隔离结构23的材质可以为二氧化硅、氮化硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、氮氧硅和高K介质等绝缘材料中的至少一种。
所述栅极层26位于部分宽度的所述浅沟槽隔离结构23以及所述垫氧化层21上，且所述栅极层26覆盖所述台阶。所述栅极层26的材质可以为多晶硅等。
其中，由于所述浅沟槽隔离结构23的台阶底面231高于所述垫氧化层21的顶面，那么，所述栅极层26的下方覆盖了靠近所述台阶处的所述垫氧化层21与所述浅沟槽隔离结构23的所述台阶组成的两级台阶，此两级台阶即为所述栅极层26的栅氧层。因此，所述浅沟槽隔离结构23被拆分为两部分，所述台阶一侧与靠近所述台阶处的所述垫氧化层21形成了所述栅氧层，而所述浅沟槽隔离结构23的未被所述栅极层26覆盖的所述另一侧作为隔离结构，所述半导体器件实现了具有两级台阶的栅氧层与浅沟槽隔离结构的结合。
所述半导体器件还包括漂移区24和体区25，所述漂移区24和所述体区25位于所述衬底20中，且所述漂移区24包围所述浅沟槽隔离结构23，所述漂移区24至少从所述浅沟槽隔离结构23的另一侧延伸至所述浅沟槽隔离结构23的所述一侧的台阶下方且不超出所述栅极层26的下方；所述体区25位于所述浅沟槽隔离结构23的所述一侧，且所述栅极层26覆盖部分所述体区25。所述漂移区24可以紧靠所述体区25，或者所述漂移区24和所述体区25之间存在间隔。
所述半导体器件还包括体区接触区27、源区28和漏区29，所述体区接触区27位于所述体区25中，所述源区28位于所述体区接触区27和所述栅极26之间的所述体区25中，所述漏区29位于所述浅沟槽隔离结构23的所述另一侧的所述漂移区24中。
所述衬底20、所述体区25和所述体区接触区27具有第一导电类型，所述漂移区24、所述源区28和所述漏区29具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。P型的掺杂离子可以为硼、镓或铟；N型的掺杂离子可以为砷、磷或锑。
从上述半导体器件的结构可知，由于所述浅沟槽隔离结构23的所述一侧具有一级台阶，并且，靠近所述浅沟槽隔离结构23的台阶处的所述垫氧化层21与所述浅沟槽隔离结构23的所述台阶组成的两级台阶作为所述栅极层26的栅氧层，使得半导体器件的表面电场得到降低，表面电场分布更均衡，进而使得击穿电压得到提高；同时，具有两级台阶的栅氧层降低了半导体器件的表面电场，也能增加所述漂移区24的剂量（即离子掺杂浓度），从而降低导通电阻；另外，所述浅沟槽隔离结构23虽然增加了电流路径，但是部分宽度的所述沟槽隔离结构23作为了栅氧层，相当于减小了隔离结构的宽度，从而降低了比导通电阻。因此，本发明的半导体器件在增大半导体器件的击穿电压的同时，还能降低比导通电阻，实现了比导通电阻与击穿电压的平衡。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，包括：
提供一衬底；
形成垫氧化层于所述衬底上；
形成浅沟槽隔离结构于所述衬底和所述垫氧化层中，且所述浅沟槽隔离结构的顶面高于所述垫氧化层的顶面；
刻蚀所述浅沟槽隔离结构的一侧和所述垫氧化层，以去除部分厚度的所述垫氧化层以及使得所述浅沟槽隔离结构的一侧形成台阶，且所述台阶的底面高于剩余的所述垫氧化层的顶面；以及，
形成栅极层于部分宽度的所述浅沟槽隔离结构以及靠近所述台阶的所述垫氧化层上，且所述栅极层覆盖所述台阶。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，形成所述浅沟槽隔离结构于所述衬底和所述垫氧化层中的步骤包括：
形成硬掩膜层于所述垫氧化层上；
依次刻蚀所述硬掩膜层、所述垫氧化层和所述衬底，以形成沟槽；
填充绝缘材料层于所述沟槽中，所述绝缘材料层填满所述沟槽，并将所述硬掩膜层掩埋在内；
平坦化所述绝缘材料层，以暴露出所述硬掩膜层的顶面；以及，
去除所述硬掩膜层，以形成顶面高于所述垫氧化层的顶面的浅沟槽隔离结构。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，使得所述浅沟槽隔离结构的一侧形成台阶的步骤包括：
形成图案化的光刻胶层于所述浅沟槽隔离结构上，所述图案化的光刻胶层暴露出所述浅沟槽隔离结构的一侧的部分宽度以及所述垫氧化层；以及，
以所述图案化的光刻胶层为掩膜，对所述浅沟槽隔离结构的所述一侧的部分宽度以及所述垫氧化层进行刻蚀，以使得所述浅沟槽隔离结构的所述一侧形成台阶以及去除部分厚度的所述垫氧化层，进而使得所述台阶的底面高于剩余的所述垫氧化层的顶面。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，形成栅极层于部分宽度的所述浅沟槽隔离结构以及靠近所述台阶的所述垫氧化层上的步骤包括：
形成栅极材料层覆盖于剩余的所述垫氧化层和所述浅沟槽隔离结构上；以及，
刻蚀所述栅极材料层和剩余的所述垫氧化层，保留靠近所述台阶处的所述垫氧化层，以使得形成的栅极层覆盖靠近所述台阶处的所述垫氧化层以及所述台阶。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，在刻蚀所述浅沟槽隔离结构的一侧和所述垫氧化层之后且在形成所述栅极层于部分宽度的所述浅沟槽隔离结构以及靠近所述台阶的所述垫氧化层上之前，形成漂移区和体区于所述衬底中；所述漂移区包围所述浅沟槽隔离结构，所述漂移区至少从所述浅沟槽隔离结构的另一侧延伸至所述浅沟槽隔离结构的所述一侧的台阶下方且不超出所述栅极层的下方；所述体区位于所述浅沟槽隔离结构的所述一侧，且所述栅极层覆盖部分所述体区。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，在形成所述栅极层于部分宽度的所述浅沟槽隔离结构以及靠近所述台阶的所述垫氧化层上之后，形成体区接触区、源区和漏区于所述衬底中；所述体区接触区位于所述体区中，所述源区位于所述体区接触区和所述栅极之间的所述体区中，所述漏区位于所述浅沟槽隔离结构的所述另一侧的所述漂移区中。
7.一种半导体器件，其特征在于，采用如权利要求1~6中任一项所述的半导体器件的制造方法制造，所述半导体器件包括：
垫氧化层，位于衬底上；
浅沟槽隔离结构，位于所述衬底中，且所述浅沟槽隔离结构的一侧具有台阶，所述垫氧化层紧邻所述浅沟槽隔离结构的台阶，所述台阶的底面高于所述垫氧化层的顶面；
栅极层，位于部分宽度的所述浅沟槽隔离结构以及所述垫氧化层上，且所述栅极层覆盖所述台阶。
8.如权利要求7所述的半导体器件，其特征在于，所述半导体器件还包括漂移区和体区，所述漂移区和所述体区位于所述衬底中，且所述漂移区包围所述浅沟槽隔离结构，所述漂移区至少从所述浅沟槽隔离结构的另一侧延伸至所述浅沟槽隔离结构的所述一侧的台阶下方且不超出所述栅极层的下方；所述体区位于所述浅沟槽隔离结构的所述一侧，且所述栅极层覆盖部分所述体区。
9.如权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括体区接触区、源区和漏区，所述体区接触区位于所述体区中，所述源区位于所述体区接触区和所述栅极之间的所述体区中，所述漏区位于所述浅沟槽隔离结构的所述另一侧的所述漂移区中。
10.如权利要求9所述的半导体器件，其特征在于，所述衬底、所述体区和所述体区接触区具有第一导电类型，所述漂移区、所述源区和所述漏区具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011012426.0A CN111933713B (zh) | 2020-09-24 | 2020-09-24 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011012426.0A CN111933713B (zh) | 2020-09-24 | 2020-09-24 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111933713A CN111933713A (zh) | 2020-11-13 |
| CN111933713B true CN111933713B (zh) | 2021-02-05 |
Family
ID=73335093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011012426.0A Active CN111933713B (zh) | 2020-09-24 | 2020-09-24 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111933713B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112599602B (zh) * | 2020-12-08 | 2022-09-30 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN112599601B (zh) * | 2020-12-08 | 2022-09-30 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN115083918B (zh) * | 2022-07-19 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | 晶体管及其制造方法 |
| CN115020212B (zh) * | 2022-08-08 | 2022-11-08 | 合肥晶合集成电路股份有限公司 | 一种半导体器件的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979404A (zh) * | 2015-05-22 | 2015-10-14 | 西安电子科技大学 | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 |
| CN107425046A (zh) * | 2016-05-23 | 2017-12-01 | 中芯国际集成电路制造(北京)有限公司 | 一种ldmos器件及其制作方法 |
| CN108598156A (zh) * | 2018-05-29 | 2018-09-28 | 矽力杰半导体技术(杭州)有限公司 | Ldmos晶体管及其制造方法 |
| CN111540785A (zh) * | 2020-05-13 | 2020-08-14 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035717B (zh) * | 2012-07-27 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 阶梯形漂移区的ldmos器件及其制造方法 |
-
2020
- 2020-09-24 CN CN202011012426.0A patent/CN111933713B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979404A (zh) * | 2015-05-22 | 2015-10-14 | 西安电子科技大学 | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 |
| CN107425046A (zh) * | 2016-05-23 | 2017-12-01 | 中芯国际集成电路制造(北京)有限公司 | 一种ldmos器件及其制作方法 |
| CN108598156A (zh) * | 2018-05-29 | 2018-09-28 | 矽力杰半导体技术(杭州)有限公司 | Ldmos晶体管及其制造方法 |
| CN111540785A (zh) * | 2020-05-13 | 2020-08-14 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111933713A (zh) | 2020-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111933713B (zh) | 半导体器件及其制造方法 | |
| US7399679B2 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| CN106935648B (zh) | 作为高压装置的栅极电介质的凹陷浅沟槽隔离 | |
| JP4551811B2 (ja) | 半導体装置の製造方法 | |
| US7071515B2 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| US7981783B2 (en) | Semiconductor device and method for fabricating the same | |
| KR102123344B1 (ko) | 반도체 구조물 및 연관된 제조 방법 | |
| KR20120124788A (ko) | 반도체 소자 | |
| US9601382B2 (en) | Method for the formation of a FinFET device with epitaxially grown source-drain regions having a reduced leakage path | |
| US20080032483A1 (en) | Trench isolation methods of semiconductor device | |
| US7544582B2 (en) | Semiconductor device and method for fabricating the same | |
| US20060255369A1 (en) | High-voltage semiconductor device and method of manufacturing the same | |
| CN108878361B (zh) | 半导体器件及其制造方法 | |
| KR101809463B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| KR100718248B1 (ko) | 리세스 구조의 형성 방법, 이를 이용한 리세스된 채널을갖는 트랜지스터 및 그 제조 방법 | |
| US8716799B2 (en) | Mosfet | |
| CN112242445A (zh) | Ldmos器件及其形成方法 | |
| US11545577B2 (en) | Semiconductor structure with in-device high resistivity polycrystalline semiconductor element and method | |
| US20130049122A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20200140976A (ko) | 반도체 소자 | |
| CN112018039A (zh) | 半导体结构及其制作方法 | |
| CN113823677B (zh) | 埋入式栅极通道的金属氧化物半导体场效晶体管及其制法 | |
| US11322603B2 (en) | Anti-punch-through doping on source/drain region | |
| JP2010192926A (ja) | 半導体装置の製造方法 | |
| US8435844B2 (en) | Semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |