CN112599601B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN112599601B
CN112599601B CN202011443418.1A CN202011443418A CN112599601B CN 112599601 B CN112599601 B CN 112599601B CN 202011443418 A CN202011443418 A CN 202011443418A CN 112599601 B CN112599601 B CN 112599601B
Authority
CN
China
Prior art keywords
layer
substrate
trench
oxide layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011443418.1A
Other languages
English (en)
Other versions
CN112599601A (zh
Inventor
程亚杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202011443418.1A priority Critical patent/CN112599601B/zh
Publication of CN112599601A publication Critical patent/CN112599601A/zh
Application granted granted Critical
Publication of CN112599601B publication Critical patent/CN112599601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode

Abstract

本发明提供了一种半导体器件及其制造方法，所述半导体器件包括：衬底，所述衬底中形成有沟槽填充结构围成的有源区；高温氧化层和位于所述高温氧化层一侧的至少一个沟槽，所述高温氧化层形成于所述有源区的衬底上，所述至少一个沟槽形成于所述有源区的衬底中，所述沟槽的底壁高于所述沟槽填充结构的底面；栅介质层，形成于所述沟槽的内壁以及所述沟槽外围的衬底上，所述沟槽外围的衬底上的所述栅介质层的厚度小于所述高温氧化层的厚度；以及，栅极层，形成于所述栅介质层上以及靠近所述沟槽的部分所述高温氧化层上。本发明的技术方案使得能够在不降低击穿电压的同时，还能使得导通电阻降低。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
横向双扩散金属氧化物半导体(LDMOS，lateral double-diffused MOS)现在被广泛应用于功率集成电路(power ICs)中，LDMOS最重要的参数是导通电阻(Ron)和击穿电压(BV)，导通电阻越小越好，击穿电压越大越好，二者是相互矛盾的。当通过调整离子注入条件、场板区的大小以及器件尺寸等方式优化了导通电阻和击穿电压之后，若要进一步降低导通电阻，则会导致击穿电压降低，若要进一步提高击穿电压，则会导致导通电阻增大。
例如图1a和图1b所示的是现有的LDMOS的结构，根据版图定义出有源区A1，LDMOS包括衬底10、位于有源区的衬底10中的体区11和漂移区12、位于体区11中的体接触区15和源极区16以及位于漂移区12中的漏极区17；LDMOS还包括位于衬底10上的栅介质层131和场氧化层132，场氧化层132位于栅介质层131的一侧，栅极层14的一部分位于沟道上方，另一部分则横向扩展至场氧化层132的上方，该栅极层14位于沟道上方的这部分构成了该LDMOS的栅极区，而延伸至场氧化层132的部分构成了场板。场氧化层132的厚度大于栅介质层131的厚度，栅介质层131和部分的场氧化层132上覆盖有栅极层14；栅介质层131和栅极层14从体区11延伸至漂移区12上，场氧化层132位于漂移区12上，体接触区15和源极区16位于栅极层14的远离场氧化层132的一侧的体区11中。图1a和图1b所示的LDMOS虽然由于部分较厚的场氧化层132位于栅极层14的下方，使得增加了击穿电压，但是，如何在保证击穿电压不变的同时，使得进一步降低导通电阻是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，能够在不降低击穿电压的同时，还能使得导通电阻降低。
为实现上述目的，本发明提供了一种半导体器件，包括：
衬底，所述衬底中形成有沟槽填充结构围成的有源区；
高温氧化层和位于所述高温氧化层一侧的至少一个沟槽，所述高温氧化层形成于所述有源区的衬底上，所述至少一个沟槽形成于所述有源区的衬底中，所述沟槽的底壁高于所述沟槽填充结构的底面；
栅介质层，形成于所述沟槽的内壁以及所述沟槽外围的衬底上，所述沟槽外围的衬底上的所述栅介质层的厚度小于所述高温氧化层的厚度；以及，
栅极层，形成于所述栅介质层上以及靠近所述沟槽的部分所述高温氧化层上。
可选的，所述沟槽紧靠所述高温氧化层。
可选的，所有的所述沟槽在垂直于所述高温氧化层的所述一侧的边缘方向上的长度大于在平行于所述高温氧化层的所述一侧的边缘方向上的长度。
可选的，所述半导体器件包括至少两个沟槽，所有的所述沟槽沿着平行于所述高温氧化层的所述一侧的边缘方向依次排列。
可选的，所述高温氧化层的两端与所述沟槽填充结构的侧壁顶部接触；所述栅极层的两端从所述栅介质层上以及靠近所述沟槽的部分所述高温氧化层上延伸至所述沟槽填充结构上。
可选的，所述半导体器件还包括形成于所述有源区的衬底中的体区和漂移区，所述体区与所述漂移区的交界处位于所述栅极层的下方，所述高温氧化层位于所述漂移区的上方，所述沟槽从所述漂移区延伸至所述体区。
可选的，所述半导体器件还包括源极区和漏极区，所述源极区位于所述栅极层的远离所述高温氧化层的体区中，所述漏极区位于所述高温氧化层的背向所述源极区一侧的漂移区中。
可选的，所述沟槽的背向所述高温氧化层的一端超出所述栅极层的背向所述高温氧化层的一端，且所述沟槽的背向所述高温氧化层的一端延伸至所述源极区上。
本发明还提供了一种半导体器件的制造方法，包括：
提供一衬底，所述衬底中形成有沟槽填充结构围成的有源区；
形成至少一个沟槽于所述有源区的衬底中以及形成高温氧化层于所述有源区的衬底上，所述沟槽的底壁高于所述沟槽填充结构的底面，所述至少一个沟槽位于所述高温氧化层的一侧；
形成栅介质层于所述沟槽的内壁以及所述沟槽外围的衬底上，所述沟槽外围的衬底上的所述栅介质层的厚度小于所述高温氧化层的厚度；以及，
形成栅极层于所述栅介质层上以及靠近所述沟槽的部分所述高温氧化层上。
可选的，所述沟槽紧靠所述高温氧化层。
可选的，所有的所述沟槽在垂直于所述高温氧化层的所述一侧的边缘方向上的长度大于在平行于所述高温氧化层的所述一侧的边缘方向上的长度。
可选的，先形成至少一个沟槽于所述有源区的衬底中，再形成高温氧化层于所述有源区的衬底上；或者，先形成高温氧化层于所述有源区的衬底上，再形成至少一个沟槽于所述有源区的衬底中。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件，由于包括高温氧化层和位于所述高温氧化层一侧的至少一个沟槽，所述高温氧化层形成于有源区的衬底上，所述至少一个沟槽形成于所述有源区的衬底中，所述沟槽的底壁高于所述沟槽填充结构的底面；形成于所述沟槽的内壁以及所述沟槽外围的衬底上的栅介质层，所述沟槽外围的衬底上的所述栅介质层的厚度小于所述高温氧化层的厚度；以及，形成于所述栅介质层上以及靠近所述沟槽的部分所述高温氧化层上的栅极层，使得能够在不降低击穿电压的同时，还能使得导通电阻降低。
2、本发明的半导体器件的制造方法，通过形成至少一个沟槽于所述有源区的衬底中以及形成高温氧化层于有源区的衬底上，所述沟槽的底壁高于所述沟槽填充结构的底面，所述至少一个沟槽位于所述高温氧化层的一侧；形成栅介质层于所述沟槽的内壁以及所述沟槽外围的衬底上，所述沟槽外围的衬底上的所述栅介质层的厚度小于所述高温氧化层的厚度；以及，形成栅极层于所述栅介质层上以及靠近所述沟槽的部分所述高温氧化层上，使得能够在不降低击穿电压的同时，还能使得导通电阻降低。
附图说明
图1a是现有的一种LDMOS的版图；
图1b是图1a所示的LDMOS沿AA’方向的剖面示意图；
图2a是本发明一实施例的半导体器件的版图；
图2b是图2a所示的半导体器件沿BB’方向的剖面示意图；
图2c是图2a所示的半导体器件沿CC’方向的剖面示意图；
图2d是图2a所示的半导体器件沿DD’方向的剖面示意图；
图2e是图2a所示的半导体器件沿EE’方向的剖面示意图；
图2f是本发明另一实施例的半导体器件的版图；
图2g是图2f所示的半导体器件沿FF’方向的剖面示意图；
图3是本发明一实施例的半导体器件的制造方法的流程图；
图4a～图4o是图3所示的半导体器件的制造方法中的器件示意图。
其中，附图1a～图4o的附图标记说明如下：
10-衬底；11-体区；12-漂移区；131-栅介质层；132-场氧化层；14-栅极层；15-体接触区；16-源极区；17-漏极区；20-衬底；201-垫氧化层；202-氮化硅层；21-沟槽填充结构；211-第一沟槽；22-第二沟槽、沟槽；23-高温氧化层；231-绝缘材料层；24-栅介质层；25-栅极层；26-体区；261-源极区；262-体接触区；27-漂移区；271-漏极区；28-导电接触插栓。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供了一种半导体器件，参阅图2a～图2g，所述半导体器件包括衬底20、高温氧化层23、至少一个沟槽22、栅介质层24和栅极层25，所述衬底20中形成有沟槽填充结构21围成的有源区A2；所述至少一个沟槽22位于所述高温氧化层23的一侧，所述高温氧化层23形成于所述有源区A2的衬底20上，所述至少一个沟槽22形成于所述有源区A2的衬底20中，所述沟槽22的底壁高于所述沟槽填充结构21的底面；所述栅介质层24形成于所述沟槽22的内壁以及所述沟槽22外围的衬底20上，所述沟槽22外围的衬底20上的所述栅介质层24的厚度小于所述高温氧化层23的厚度；所述栅极层25形成于所述栅介质层24上以及靠近所述沟槽22的部分所述高温氧化层23上。
下面参阅图2a～图2g详细描述本实施例提供的半导体器件。
所述衬底20中形成有沟槽填充结构21围成的有源区A2。所述衬底20的材质可以为本领域技术人员熟知的任意合适的底材。所述沟槽填充结构21起到隔离的作用。
所述高温氧化层23形成于所述有源区A2的衬底20的顶表面上，所述至少一个沟槽22形成于所述有源区A2的衬底20中，所述至少一个沟槽22位于所述高温氧化层23的一侧，所述沟槽22的底壁高于所述沟槽填充结构21的底面。
所述沟槽填充结构21的顶面可以与所述衬底20的顶面齐平，或者，所述沟槽填充结构21的顶面可以高于所述衬底20的顶面。
所述沟槽22的深度可以为
Figure BDA0002823328570000051
所述沟槽填充结构21的位于所述衬底20中的部分的深度可以为
Figure BDA0002823328570000052
所述沟槽22紧靠所述高温氧化层23，即所述沟槽22的靠近所述高温氧化层23的一侧与所述高温氧化层23接触。
所述高温氧化层23的两端与所述沟槽填充结构21的侧壁顶部接触，即所述高温氧化层23的在平行于所述高温氧化层23的所述一侧的边缘方向上的两端可以延伸至所述沟槽填充结构21的顶面上。
所述半导体器件包括至少两个沟槽22，所有的所述沟槽22沿着平行于所述高温氧化层23的所述一侧的边缘方向依次排列。
所述栅介质层24形成于所述沟槽22的内壁以及所述沟槽22外围的衬底20上，所述沟槽22外围的衬底20上的所述栅介质层24的厚度小于所述高温氧化层23的厚度。
所述栅介质层24的靠近所述高温氧化层23的一侧与所述高温氧化层23接触，且位于衬底20顶表面上的所述栅介质层24与所述高温氧化层23组成一台阶；所述栅介质层24的在平行于所述高温氧化层23的所述一侧的边缘方向的两端与所述沟槽填充结构21接触。
所述栅极层25形成于所述栅介质层24上以及靠近所述沟槽22的部分所述高温氧化层23上。
所述栅极层25的两端(即平行于所述高温氧化层23的所述一侧的边缘方向上的两端)从所述栅介质层24上以及靠近所述第二沟槽22的部分所述高温氧化层23上延伸至所述沟槽填充结构21上。其中，所述高温氧化层23为半导体器件的场氧化层，所述栅极层25的位于版图定义的沟道区上方的部分构成了半导体器件的栅极区，而延伸至所述高温氧化层23上的部分构成了场板。
其中，所述栅极层25可以覆盖所有的所述沟槽22，即所述沟槽22的背向所述高温氧化层23的一端未超出所述栅极层25的背向所述高温氧化层23的一端，如图2a所示；或者，所述栅极层25可以仅覆盖部分的所述沟槽22，即所述沟槽22的背向所述高温氧化层23的一端可以超出所述栅极层25的背向所述高温氧化层23的一端，如图2f所示。
所述半导体器件还包括形成于所述有源区A2的衬底20中的体区26和漂移区27，所述体区26与所述漂移区27的交界处位于所述栅极层25的下方，所述高温氧化层23位于所述漂移区27的上方，所述沟槽22从所述漂移区27延伸至所述体区26。
所述半导体器件还包括源极区261和漏极区271，所述源极区261位于所述栅极层25的远离所述高温氧化层23的体区26中，所述漏极区271位于所述高温氧化层23的背向所述源极区261一侧的漂移区27中。在形成所述源极区261和所述漏极区271的同时，还可形成体接触区262于所述体区26中，所述体接触区262位于所述源极区261的背向所述栅极层25一侧的体区26中，且所述体接触区262和所述源极区261之间还间隔有沟槽填充结构21。
如图2a和图2f所示，所述半导体器件还包括形成于所述源极区261、所述漏极区271、所述体接触区262和所述栅极层25上的导电接触插栓28，且所述栅极层25上的导电接触插栓28位于所述沟槽填充结构21的上方；且如图2f和图2g所示，所述沟槽22的背向所述高温氧化层23的一端可以延伸至所述源极区261上，所述导电接触插栓28的底部与所述沟槽22下方的源极区261接触。
另外，所有的所述沟槽22在垂直于所述高温氧化层23的所述一侧的边缘方向上的长度大于在平行于所述高温氧化层23的所述一侧的边缘方向上的长度，使得版图定义的沟道区的宽度的增大幅度大于沟道区的长度的增大幅度。由于所述源极区261和所述漏极区271之间的位于所述栅介质层24下方的部分为沟道区，所述源极区261和所述漏极区271之间的方向为沟道区的长度方向，则所述沟道区的长度方向为垂直于所述高温氧化层23的所述一侧的边缘所在的方向，所述沟道区的宽度方向为平行于所述高温氧化层23的所述一侧的边缘所在的方向，那么，所有的所述沟槽22在所述沟道区的长度方向上的长度大于在所述沟道区的宽度方向上的长度。
具体的，参阅图2a、图2b和图2e，所述沟槽22的横向剖面图形为长方形，所述沟槽22的沿BB’和EE’方向的剖面图形均为倒梯形，长方形的短边与所述高温氧化层23的所述一侧连接，长方形的长边垂直于所述高温氧化层23的所述一侧；定义所述沟槽22的在所述沟道区的长度方向上的底壁的长度为L1，所述沟槽22的在所述沟道区的长度方向上的侧壁的长度为L3，所述沟槽22的在所述沟道区的宽度方向上的底壁的长度为L2，所述沟槽22的在所述沟道区的宽度方向上的侧壁的长度为L4，当形成有一个所述沟槽22时，所述沟道区的长度增加两个长度L3，所述沟道区的宽度增加两个长度L4，由于L3＝L4(即所述沟道区的长度增加的量等于所述沟道区的宽度增加的量)且L1>L2，那么，所述沟道区的宽度增加的百分比(两个L4基于L2增加的比例)大于所述沟道区的长度增加的百分比(两个L3基于L1增加的比例)，即所述沟道区的宽度增加的幅度大于所述沟道区的长度增加的幅度；所述沟槽22的数量越多，则所述沟道区的宽度增加的量越多，所述沟道区的宽度增大的幅度越大，使得在不降低击穿电压的同时使得导通电阻大幅度的降低。
尤其对于图2f和图2g所示的实施例，由于所述沟槽22的背向所述高温氧化层23的一端延伸至所述源极区261上且暴露出所述沟槽填充结构21的侧壁，使得所述沟槽22的背向所述高温氧化层23的一端无法使得所述沟道区的长度增加，进一步使得所述沟道区的宽度的增大幅度大于所述沟道区的长度的增大幅度。
从上述内容可知，通过在所述高温氧化层23的一侧形成至少一个所述沟槽22，所述至少一个沟槽22从所述漂移区27延伸至所述体区26，使得在不改变版图的宽度的情况下增大了所述沟道区的宽度，例如，所述体区26的位于所述栅极层25下方的部分为有效的沟道区，有效的沟道区的宽度增大了50％～100％，沟道反型的载流子数量增加50％～100％，进而使得在不降低击穿电压的同时使得导通电阻大幅度的降低。
综上所述，本发明提供的半导体器件，包括：衬底，所述衬底中形成有沟槽填充结构围成的有源区；高温氧化层和位于所述高温氧化层一侧的至少一个沟槽，所述高温氧化层形成于所述有源区的衬底上，所述至少一个沟槽形成于所述有源区的衬底中，所述沟槽的底壁高于所述沟槽填充结构的底面；栅介质层，形成于所述沟槽的内壁以及所述沟槽外围的衬底上，所述沟槽外围的衬底上的所述栅介质层的厚度小于所述高温氧化层的厚度；以及，栅极层，形成于所述栅介质层上以及靠近所述沟槽的部分所述高温氧化层上。本发明的半导体器件使得能够在不降低击穿电压的同时，还能使得导通电阻降低。
本发明一实施例提供一种半导体器件的制造方法，参阅图3，图3是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供一衬底，所述衬底中形成有沟槽填充结构围成的有源区；
步骤S2、形成至少一个沟槽于所述有源区的衬底中以及形成高温氧化层于所述有源区的衬底上，所述沟槽的底壁高于所述沟槽填充结构的底面，所述至少一个沟槽位于所述高温氧化层的一侧；
步骤S3、形成栅介质层于所述沟槽的内壁以及所述沟槽外围的衬底上，所述沟槽外围的衬底上的所述栅介质层的厚度小于所述高温氧化层的厚度；
步骤S4、形成栅极层于所述栅介质层上以及靠近所述沟槽的部分所述高温氧化层上。
下面参阅图4a～图4o更为详细的介绍本实施例提供的半导体器件的制造方法，图4a、图4b、图4c、图4d、图4f、图4h、图4j、图4l和图4n是制造图2a所示的半导体器件沿BB’方向的剖面示意图，图4e、图4g、图4i、图4k、图4m和图4o是制造图2a所示的半导体器件沿CC’方向的剖面示意图，图4d、图4f、图4h、图4j、图4l和图4n依次对应图4e、图4g、图4i、图4k、图4m和图4o。
按照步骤S1，提供一衬底20，所述衬底20中形成有沟槽填充结构21围成的有源区A2。所述衬底20的材质可以为本领域技术人员熟知的任意合适的底材。所述沟槽填充结构21起到隔离的作用。
可以通过如下步骤形成所述沟槽填充结构21：首先，可以先覆盖垫氧化层201和氮化硅层202于所述衬底20上；然后，如图4a所示，依次对所述氮化硅层202、所述垫氧化层201和部分厚度的所述衬底20进行刻蚀，以在所述衬底20中形成第一沟槽211，所述第一沟槽211围成一有源区A2；然后，形成绝缘介质层(未图示)填充于所述第一沟槽211中，所述绝缘介质层将所述氮化硅层202掩埋在内，并采用化学机械研磨工艺平坦化所述绝缘介质层，直至暴露出所述氮化硅层202的顶面，如图4b所示，剩余的所述绝缘介质层为所述沟槽填充结构21，所述沟槽填充结构21的顶面高于所述衬底20的顶面。所述沟槽填充结构21的位于所述衬底20中的部分的深度可以为
Figure BDA0002823328570000101
按照步骤S2，形成至少一个沟槽22于所述有源区A2的衬底20中以及形成高温氧化层23于所述有源区A2的衬底20上，所述沟槽22的底壁高于所述沟槽填充结构21的底面，所述至少一个沟槽22位于所述高温氧化层23的一侧。
所述衬底20中的所述沟槽22的深度可以为
Figure BDA0002823328570000102
为了与所述第一沟槽211区分，定义形成于所述高温氧化层23一侧的衬底20中的沟槽22为第二沟槽22。
可以先形成至少一个第二沟槽22于所述有源区A2的衬底20中，再形成高温氧化层23于所述有源区A2的衬底20上，那么，形成所述至少一个第二沟槽22和所述高温氧化层23的步骤可以包括：首先，如图4c所示，去除所述氮化硅层202；然后，依次刻蚀所述垫氧化层201和部分厚度的所述衬底20，如图4d和图4e所示；接着，去除所述垫氧化层201，以在所述衬底20中形成至少一个第二沟槽22，如图4f和图4g所示；接着，采用高温沉积工艺形成绝缘材料层231覆盖于所述第二沟槽22的内壁和所述衬底20上，如图4h和图4i所示，高温沉积工艺的温度可以为750℃～1000℃；接着，对所述绝缘材料层231进行刻蚀，以去除所述第二沟槽22中和所述第二沟槽22外围衬底20上的绝缘材料层231，并保留所述第二沟槽22一侧的绝缘材料层231，保留的绝缘材料层231作为高温氧化层23，如图4j、图4k和图2e所示，所述至少一个第二沟槽22位于所述高温氧化层23的一侧。
或者，先形成高温氧化层23于所述有源区A2的衬底20上，再形成至少一个第二沟槽22于所述有源区A2的衬底20中，那么，形成所述至少一个第二沟槽22和所述高温氧化层23的步骤(未图示)可以包括：首先，依次刻蚀所述氮化硅层202和所述垫氧化层201，以形成一暴露出所述衬底20的部分顶面的开口(未图示)，所述开口的两端可以暴露出所述沟槽填充结构21的高出所述衬底20顶面的侧壁；然后，采用高温沉积工艺形成绝缘材料层于所述开口所暴露出的衬底20上，并进行平坦化处理，以在所述开口中形成高温氧化层23，高温沉积工艺的温度可以为750℃～1000℃；然后，依次刻蚀所述高温氧化层23一侧的氮化硅层202、所述垫氧化层201和部分厚度的所述衬底20，以在所述高温氧化层23的一侧的衬底20中形成至少一个第二沟槽22；接着，去除所述氮化硅层202和所述垫氧化层201。
所述第二沟槽22紧靠所述高温氧化层23，即所述第二沟槽22的靠近所述高温氧化层23的一侧与所述高温氧化层23接触。
所述半导体器件的制造方法可以包括形成至少两个第二沟槽22于所述有源区A2的衬底20中，所有的所述第二沟槽22沿着平行于所述高温氧化层23的所述一侧的边缘方向依次排列。
所述高温氧化层23的两端与所述沟槽填充结构21的侧壁顶部接触，即所述高温氧化层23的在平行于所述高温氧化层23的所述一侧的边缘方向上的两端可以延伸至所述沟槽填充结构21的顶面上。
按照步骤S3，参阅图4l和图4m，形成栅介质层24于所述沟槽22(即第二沟槽22)的内壁以及所述第二沟槽22外围的衬底20上，所述第二沟槽22外围的衬底20上的所述栅介质层24的厚度小于所述高温氧化层23的厚度。可以采用热氧化的工艺形成所述栅介质层24。
如图2d和图2e所示，所述栅介质层24的靠近所述高温氧化层23的一侧与所述高温氧化层23接触，且位于衬底20顶表面上的所述栅介质层24与所述高温氧化层23组成一台阶；所述栅介质层24的在平行于所述高温氧化层23的所述一侧的边缘方向的两端与所述沟槽填充结构21接触(如图4l所示)。
按照步骤S4，形成栅极层25于所述栅介质层24上以及靠近所述沟槽22(即第二沟槽22)的部分所述高温氧化层23上，如图2d和图2e所示。并且，如图4n和图4o所示，所述栅极层25的两端(即平行于所述高温氧化层23的所述一侧的边缘方向上的两端)从所述栅介质层24上以及靠近所述第二沟槽22的部分所述高温氧化层23上延伸至所述沟槽填充结构21上。可以采用常规的沉积、光刻和刻蚀工艺形成所述栅极层25。
其中，所述高温氧化层23为半导体器件的场氧化层，所述栅极层25的位于版图定义的沟道区上方的部分构成了半导体器件的栅极区，而延伸至所述高温氧化层23上的部分构成了场板。
其中，所述栅极层25可以覆盖所有的所述第二沟槽22，即所述第二沟槽22的背向所述高温氧化层23的一端未超出所述栅极层25的背向所述高温氧化层23的一端，如图2a所示；或者，所述栅极层25可以仅覆盖部分的所述第二沟槽22，即所述第二沟槽22的背向所述高温氧化层23的一端可以超出所述栅极层25的背向所述高温氧化层23的一端，如图2f所示。
另外，在形成所述高温氧化层23于所述有源区A2的衬底20上之前，形成体区26和漂移区27于所述有源区A2的衬底20中，如图2d和图2e所示，所述体区26与所述漂移区27的交界处位于所述栅极层25的下方，所述高温氧化层23位于所述漂移区27的上方，所述第二沟槽22从所述漂移区27延伸至所述体区26。
其中，若先形成至少一个第二沟槽22于所述有源区A2的衬底20中，再形成高温氧化层23于所述有源区A2的衬底20上，则所述体区26与所述漂移区27可以在上述步骤S2中的依次刻蚀所述垫氧化层201和部分厚度的所述衬底20之后且在去除所述垫氧化层201之前形成，或者，所述体区26和所述漂移区27也可以在形成所述第一沟槽211之前形成。若先形成高温氧化层23于所述有源区A2的衬底20上，再形成至少一个第二沟槽22于所述有源区A2的衬底20中，则所述体区26与所述漂移区27可以在形成所述第一沟槽211之前形成。
另外，形成所述栅极层25之后，所述半导体器件的制造方法还包括形成源极区261和漏极区271，所述源极区261位于所述栅极层25的远离所述高温氧化层23的体区26中，所述漏极区271位于所述高温氧化层23的背向所述源极区261一侧的漂移区27中。在形成所述源极区261和所述漏极区271的同时，还可形成体接触区262于所述体区26中，所述体接触区262位于所述源极区261的背向所述栅极层25一侧的体区26中，且所述体接触区262和所述源极区261之间还间隔有沟槽填充结构21。
如图2a和图2f所示，所述半导体器件的制造方法还包括形成导电接触插栓28于所述源极区261、所述漏极区271、所述体接触区262和所述栅极层25上，且所述栅极层25上的导电接触插栓28位于所述沟槽填充结构21的上方；且如图2f和图2g所示，所述沟槽22的背向所述高温氧化层23的一端可以延伸至所述源极区261上，所述导电接触插栓28的底部与所述沟槽22下方的源极区261接触。
另外，所有的所述第二沟槽22在垂直于所述高温氧化层23的所述一侧的边缘方向上的长度大于在平行于所述高温氧化层23的所述一侧的边缘方向上的长度，使得版图定义的沟道区的宽度的增大幅度大于沟道区的长度的增大幅度。由于所述源极区261和所述漏极区271之间的位于所述栅介质层24下方的部分为沟道区，所述源极区261和所述漏极区271之间的方向为沟道区的长度方向，则所述沟道区的长度方向为垂直于所述高温氧化层23的所述一侧的边缘所在的方向，所述沟道区的宽度方向为平行于所述高温氧化层23的所述一侧的边缘所在的方向，那么，所有的所述第二沟槽22在所述沟道区的长度方向上的长度大于在所述沟道区的宽度方向上的长度。具体参阅上述的所述半导体器件中的说明，在此不再赘述。
从上述步骤可知，通过在所述高温氧化层23的一侧的衬底20中形成至少一个所述沟槽22(即所述第二沟槽22)，所述至少一个沟槽22从所述漂移区27延伸至所述体区26，使得在不改变版图的宽度的情况下增大了所述沟道区的宽度，例如，所述体区26的位于所述栅极层25下方的部分为有效的沟道区，有效的沟道区的宽度增大了50％～100％，沟道反型的载流子数量增加50％～100％，进而使得在不降低击穿电压的同时使得导通电阻大幅度的降低。
另外，上述的半导体器件的制造方法中的各个步骤不仅限于上述的形成顺序，各个步骤的先后顺序可适应性的进行调整。
综上所述，本发明提供的半导体器件的制造方法，包括：提供一衬底，所述衬底中形成有沟槽填充结构围成的有源区；形成至少一个沟槽于所述有源区的衬底中以及形成高温氧化层于所述有源区的衬底上，所述沟槽的底壁高于所述沟槽填充结构的底面，所述至少一个沟槽位于所述高温氧化层的一侧；形成栅介质层于所述沟槽的内壁以及所述沟槽外围的衬底上，所述沟槽外围的衬底上的所述栅介质层的厚度小于所述高温氧化层的厚度；以及，形成栅极层于所述栅介质层上以及靠近所述沟槽的部分所述高温氧化层上。本发明的半导体器件的制造方法能够在不降低击穿电压的同时，还能使得导通电阻降低。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件，其特征在于，包括：
衬底，所述衬底中形成有沟槽填充结构围成的有源区；
高温氧化层和位于所述高温氧化层一侧的至少一个沟槽，所述高温氧化层形成于所述有源区的衬底上，所述至少一个沟槽形成于所述有源区的衬底中，所述沟槽的底壁高于所述沟槽填充结构的底面，所有的所述沟槽在垂直于所述高温氧化层的所述一侧的边缘方向上的长度大于在平行于所述高温氧化层的所述一侧的边缘方向上的长度；
栅介质层，形成于所述沟槽的内壁以及所述沟槽外围的衬底上，所述沟槽外围的衬底上的所述栅介质层的厚度小于所述高温氧化层的厚度；以及，
栅极层，形成于所述栅介质层上以及靠近所述沟槽的部分所述高温氧化层上，所述沟槽的背向所述高温氧化层的一端超出所述栅极层的背向所述高温氧化层的一端。
2.如权利要求1所述的半导体器件，其特征在于，所述沟槽紧靠所述高温氧化层。
3.如权利要求1所述的半导体器件，其特征在于，所述半导体器件包括至少两个沟槽，所有的所述沟槽沿着平行于所述高温氧化层的所述一侧的边缘方向依次排列。
4.如权利要求1所述的半导体器件，其特征在于，所述高温氧化层的两端与所述沟槽填充结构的侧壁顶部接触；所述栅极层的两端从所述栅介质层上以及靠近所述沟槽的部分所述高温氧化层上延伸至所述沟槽填充结构上。
5.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括形成于所述有源区的衬底中的体区和漂移区，所述体区与所述漂移区的交界处位于所述栅极层的下方，所述高温氧化层位于所述漂移区的上方，所述沟槽从所述漂移区延伸至所述体区。
6.如权利要求5所述的半导体器件，其特征在于，所述半导体器件还包括源极区和漏极区，所述源极区位于所述栅极层的远离所述高温氧化层的体区中，所述漏极区位于所述高温氧化层的背向所述源极区一侧的漂移区中。
7.如权利要求6所述的半导体器件，其特征在于，所述沟槽的背向所述高温氧化层的一端延伸至所述源极区上。
8.一种半导体器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底中形成有沟槽填充结构围成的有源区；
形成至少一个沟槽于所述有源区的衬底中以及形成高温氧化层于所述有源区的衬底上，所述沟槽的底壁高于所述沟槽填充结构的底面，所述至少一个沟槽位于所述高温氧化层的一侧，所有的所述沟槽在垂直于所述高温氧化层的所述一侧的边缘方向上的长度大于在平行于所述高温氧化层的所述一侧的边缘方向上的长度；
形成栅介质层于所述沟槽的内壁以及所述沟槽外围的衬底上，所述沟槽外围的衬底上的所述栅介质层的厚度小于所述高温氧化层的厚度；以及，
形成栅极层于所述栅介质层上以及靠近所述沟槽的部分所述高温氧化层上，所述沟槽的背向所述高温氧化层的一端超出所述栅极层的背向所述高温氧化层的一端。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述沟槽紧靠所述高温氧化层。
10.如权利要求8所述的半导体器件的制造方法，其特征在于，先形成至少一个沟槽于所述有源区的衬底中，再形成高温氧化层于所述有源区的衬底上；或者，先形成高温氧化层于所述有源区的衬底上，再形成至少一个沟槽于所述有源区的衬底中。
CN202011443418.1A 2020-12-08 2020-12-08 半导体器件及其制造方法 Active CN112599601B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011443418.1A CN112599601B (zh) 2020-12-08 2020-12-08 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011443418.1A CN112599601B (zh) 2020-12-08 2020-12-08 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN112599601A CN112599601A (zh) 2021-04-02
CN112599601B true CN112599601B (zh) 2022-09-30

Family

ID=75192133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011443418.1A Active CN112599601B (zh) 2020-12-08 2020-12-08 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112599601B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4590884B2 (ja) * 2003-06-13 2010-12-01 株式会社デンソー 半導体装置およびその製造方法
JP5280056B2 (ja) * 2008-01-10 2013-09-04 シャープ株式会社 Ｍｏｓ電界効果トランジスタ
KR101128716B1 (ko) * 2009-11-17 2012-03-23 매그나칩 반도체 유한회사 반도체 장치
CN111933713B (zh) * 2020-09-24 2021-02-05 晶芯成(北京)科技有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN112599601A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
US7345341B2 (en) High voltage semiconductor devices and methods for fabricating the same
TWI509736B (zh) 半導體結構及其形成方法
KR102123344B1 (ko) 반도체 구조물 및 연관된 제조 방법
US8507349B2 (en) Semiconductor device employing fin-type gate and method for manufacturing the same
KR100585161B1 (ko) 다중채널 트랜지스터 소자 제조 방법 및 이에 의한 소자
US20020081795A1 (en) Method for manufacturing trench-gate type power semiconductor device
US8530975B2 (en) Semiconductor device with gate edge protrusion
KR100684428B1 (ko) 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법
CN112490293B (zh) 半导体器件及其制造方法
US8310004B2 (en) Semiconductor device and process for producing the same
CN112599601B (zh) 半导体器件及其制造方法
CN114429985B (zh) 具有栅场板结构的横向功率器件及其制备方法
CN112599602B (zh) 半导体器件及其制造方法
CN113809148A (zh) 功率元件及其制造方法
US6992352B2 (en) Trenched DMOS devices and methods and processes for making same
CN112687627A (zh) 鳍式场效应晶体管及其制造方法
CN114078947A (zh) 沟槽金氧半晶体管器件及其制造方法
CN113903806B (zh) 半导体结构及其形成方法
CN112382614B (zh) 功率半导体器件及其制造方法
CN115910795B (zh) 一种屏蔽栅功率器件及其制备方法
CN113782429B (zh) 用于掺杂区的导电通道的制造方法、沟槽型mosfet器件及其制造方法
KR100732269B1 (ko) 반도체 소자 및 그의 제조 방법
KR100713941B1 (ko) 반도체 소자 및 그의 제조방법
KR20230123177A (ko) 트랜지스터
TW202339268A (zh) 半導體裝置及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant