CN115020212B - 一种半导体器件的制作方法 - Google Patents

一种半导体器件的制作方法 Download PDF

Info

Publication number
CN115020212B
CN115020212B CN202210941307.6A CN202210941307A CN115020212B CN 115020212 B CN115020212 B CN 115020212B CN 202210941307 A CN202210941307 A CN 202210941307A CN 115020212 B CN115020212 B CN 115020212B
Authority
CN
China
Prior art keywords
oxide layer
forming
layer
shallow trench
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210941307.6A
Other languages
English (en)
Other versions
CN115020212A (zh
Inventor
王梦慧
李庆民
陈信全
杨宗凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202210941307.6A priority Critical patent/CN115020212B/zh
Publication of CN115020212A publication Critical patent/CN115020212A/zh
Application granted granted Critical
Publication of CN115020212B publication Critical patent/CN115020212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件的制作方法，属于半导体器件制作领域。所述制作方法包括：提供一衬底，在所述衬底上形成垫氧化层；在所述衬底内形成浅沟槽隔离结构；在所述衬底内形成漂移区和阱区，且所述漂移区环绕所述浅沟槽隔离结构，所述阱区位于所述漂移区一侧；刻蚀所述浅沟槽隔离结构，形成第一分部；刻蚀所述垫氧化层，形成第二分部，且所述第一分部和所述第二分部接触，所述第二分部低于所述第一分部；在所述第一分部和所述第二分部上形成栅极结构；在所述阱区内形成源区；以及在所述漂移区内形成漏区。通过本发明提供的一种半导体器件的制作方法，可获得高质量半导体器件。

Description

一种半导体器件的制作方法
技术领域
本发明属于半导体器件制作领域，特别涉及一种半导体器件的制作方法。
背景技术
集成电源管理电路(Power Management IC，PMIC)是用于电压转换、稳压以及电池管理的集成电路。通过PMIC可以处理电源系统时序，为多种负载供电，管理多个外部电源。其中，横向双扩散金属氧化物半导体场效应晶体管(Lateral double diffusion MOS，LDMOS)可以在开关模式下工作，功耗极低。且LDMOS是整个集成电源管理电路的关键。常用LDMOS结构带有浅沟槽隔离结构，但工作时，高电场易在浅沟槽隔离结构与栅极氧化层接触界面出现击穿现象，导致生产良率下降。
因此，提供既耐高压，还能提高生产良率的半导体器件的制作方法成为了一个重点研究。
发明内容
本发明的目的在于提供一种半导体器件的制作方法，通过本发明提供的半导体器件的制作方法，可获得高质量的半导体器件，并提高半导体器件的耐压性。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种半导体器件的制作方法，其至少包括以下步骤：
提供一衬底，在所述衬底上形成垫氧化层；
在所述衬底内形成浅沟槽隔离结构；
在所述衬底内形成漂移区和阱区，且所述漂移区环绕所述浅沟槽隔离结构，所述阱区位于所述漂移区一侧；
刻蚀所述浅沟槽隔离结构，形成第一分部；
刻蚀所述垫氧化层，形成第二分部，且所述第一分部和所述第二分部接触，所述第二分部的高度低于所述第一分部的高度；
在所述第一分部和所述第二分部上形成栅极结构；
在所述阱区内形成源区；以及
在所述漂移区内形成漏区。
在本发明一实施例中，所述第一分部和所述第二分部的形成步骤包括：
在所述垫氧化层和所述浅沟槽隔离结构上形成第一图案化的光刻胶层；以及
以所述第一图案化的光刻胶层为掩膜，刻蚀部分所述垫氧化层和所述浅沟槽隔离结构；
其中，所述第一图案化的光刻胶层覆盖部分所述浅沟槽隔离结构和所述浅沟槽隔离结构靠近所述阱区一侧的部分所述垫氧化层。
在本发明一实施例中，所述第二分部覆盖部分所述漂移区，所述第二分部延伸至所述漂移区和所述阱区之间的所述衬底上。
在本发明一实施例中，所述第二分部覆盖部分所述漂移区，所述第二分部延伸至所述阱区上。
在本发明一实施例中，在形成所述第一分部和所述第二分部后，所述半导体器件的制作方法还包括以下步骤：在所述衬底上形成氧化层，并蚀刻所述氧化层，形成第三分部。
在本发明一实施例中，所述半导体器件的制作方法包括以下步骤：在所述第三分部、所述第二分部以及所述第一分部上形成所述栅极结构。
在本发明一实施例中，所述第三分部和所述栅极结构的制作方法包括以下步骤：
在所述氧化层上形成栅极材料层；
在所述栅极材料层上形成第二图案化的光刻胶层；以及
以所述第二图案化的光刻胶层为掩膜，刻蚀所述栅极材料层和所述氧化层，形成所述栅极结构和所述第三分部；
其中，所述第三分部位于所述第二分部远离所述第一分部的一侧，且所述第三分部与所述第二分部接触。
在本发明一实施例中，所述第三分部的高度低于所述第二分部的高度。
在本发明一实施例中，刻蚀所述栅极材料层和所述氧化层的气体包括氯气、六氟化硫、四氯化硅、三氟甲烷和四氟化碳中的一种或几种混合。
在本发明一实施例中，所述半导体器件的制作方法包括：在所述栅极结构两侧形成侧墙结构后，再形成所述源区和所述漏区。
综上所述，本发明提供一种半导体器件的制作方法，形成阶梯栅极氧化层，减少阶梯栅极氧化层的击穿现象，提高半导体器件的耐压性能。不额外增减光罩数量，降低生产成本。阶梯栅极氧化层的台阶高度和长度可灵活控制适用于不同要求的半导体器件中，降低半导体器件的导通电阻，能够获得高质量的半导体器件，且获得的半导体器件可用于高压环境中。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中衬底和垫氧化层结构示意图。
图2为一实施例中光刻胶层结构示意图。
图3为一实施例中浅沟槽位置示意图。
图4为一实施例中绝缘介质示意图。
图5为一实施例中浅沟槽隔离结构位置示意图。
图6为一实施例中第一图案化的光刻胶层示意图。
图7为一实施例中垫氧化层刻蚀后的第一分部和第二分部示意图。
图8为一实施例中氧化层结构示意图。
图9为一实施例中栅极材料层结构示意图。
图10为一实施例中第二图案化的光刻胶层示意图。
图11为一实施例中阶梯栅极氧化层和栅极结构示意图。
图12至图13为一实施例中侧墙结构形成过程示意图。
图14为一实施例中源区和漏区结构示意图。
图15为一实施例中半导体器件结构示意图。
标号说明：
10衬底；11垫氧化层；12垫氮化层；13光刻胶层；131第一开口；132第二开口；133浅沟槽；14浅沟槽隔离结构；141绝缘介质；15漂移区；16阱区；17第一图案化的光刻胶层；18氧化层；19栅极材料层；20第二图案化的光刻胶层；21第一分部；22第二分部；23第三分部；24阶梯栅极氧化层；26栅极结构；27侧墙结构；271侧墙介质层；28漏区；29源区；30自对准硅化物阻挡层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。
本发明提供的一种半导体器件的制作方法，制备的横向双扩散金属氧化物半导体场效应晶体管(Lateral double diffusion MOS，LDMOS)具有优异的性能，可广泛应用在通信、交通、能源、医学、家用电器以及航空航天等各个领域。
请参阅图1所示，在本发明一实施例中，首先提供衬底10，且衬底10可以为任意适于形成的材料，例如为碳化硅（SiC）、氮化镓（GaN）、氮化铝（AlN）、氮化铟（InN）、磷化铟（InP）、砷化镓（GaAs）、硅锗（GeSi）、蓝宝石、硅片或者其它III/V化合物形成的半导体材料等，还包括这些半导体材料构成的叠层结构，或者为绝缘体上硅、绝缘体上层叠硅、绝缘体上锗化硅以及绝缘体上锗等。本发明并不限制衬底10的材料，且衬底10可以为P掺杂的半导体衬底，也可以为N掺杂的半导体衬底，本实施例中，衬底10例如为P掺杂的半导体衬底。
请参阅图1所示，在本发明一实施例中，在衬底10上形成垫氧化层11，垫氧化层11例如为致密的氧化硅等材料，且例如可以通过干氧氧化法、湿氧氧化法或原位水汽生长法等方法中的任一种，在衬底10上形成垫氧化层11。在本实施例中，将衬底10放入例如900℃～1150℃温度下的炉管，通入氧气，衬底10与氧气在高温下反应，生成致密的垫氧化层11，且生产的垫氧化层11的质量较好。其中垫氧化层11的厚度例如为30nm~60nm，具体例如30nm、40nm、45nm或50nm等。
请参阅图1所示，在本发明一实施例中，在垫氧化层11上形成垫氮化层12，垫氮化层12例如为氮化硅或氮化硅和氧化硅的混合物。其中，垫氧化层11作为缓冲层可以改善衬底10与垫氮化层12之间的应力。在本发明中，例如可以通过低压化学气相沉积法（LowPressure Chemical Vapor Deposition，LPCVD）形成垫氮化层12于垫氧化层11上。具体例如将带有垫氧化层11的衬底10放置于充有二氯硅烷与氨气的炉管内，在压力例如为2~10T，且在温度例如为700℃~800℃下反应，沉积垫氮化层12。且可以通过控制加热时间调整垫氮化层12的厚度，垫氮化层12的厚度例如为100nm~180nm，具体例如为110nm、120nm、130nm、140nm、150nm、160nm或170nm等，通过垫氮化层12的厚度较大，浅沟槽隔离结构的台阶高度的可控性较大。垫氮化层12可保护衬底10免受浅沟槽隔离结构制造过程中涉及的化学机械抛光平坦化制程（Chemical Mechanical Polishing，CMP）工艺的影响。且垫氮化层12在浅沟槽形成过程中，可以作为掩膜，在对衬底10进行刻蚀时，保护其他部位的衬底10不受损害。
请参阅图2所示，在本发明一实施例中，可利用例如旋涂法在垫氮化层12上形成光刻胶层13，经过曝光，显影工艺，形成图案化的光刻胶层13。图案化的光刻胶层13上形成多个开口，用于定位浅沟槽的位置，且开口包括第一开口131和第二开口132。其中，第一开口131设置在LDMOS器件的两侧，用于LDMOS器件和其他半导体器件之间的隔离，第二开口132设置在第一开口131之间，即第二开口132设置在LDMOS器件内，以降低器件的表面电场，且第二开口132靠近一侧的第一开口131设置。
请参阅图3所示，在本发明一实施例中，以图案化的光刻胶层13为掩膜，定量刻蚀开口内的衬底10，以形成浅沟槽133。在本实施例中，例如采用干法刻蚀形成浅沟槽133，且刻蚀气体例如包括氯气（Cl2）、三氟甲烷（CHF3）、二氟甲烷（CH2F2）、三氟化氮（NF3）、六氟化硫（SF6）、溴化氢（HBr）中的一种或几种混合，或它们和氧气（O2）组合。刻蚀完成后，去除图案化的光刻胶层13，以形成浅沟槽133。
请参阅图3至图4所示，在本发明一实施例中，在浅沟槽133内沉积绝缘介质141，直至绝缘介质141覆盖垫氮化层12的表面。在沉积绝缘介质141前，可对浅沟槽133进行热氧化处理，圆角化浅沟槽133的底部和拐角，减少尖端漏电现象。本发明并不限制绝缘介质141的沉积方式，例如可以通过高密度等离子体化学气相淀积（High Density Plasma CVD，HDP-CVD）或高深宽比化学气相淀积（High Aspect Ratio Process CVD，HARP-CVD）等沉积方式，以形成高质量的绝缘介质141。在沉积绝缘介质141之后，可进行高温回火制程，回火温度例如为800℃~1200℃，以增加绝缘介质141的密度和应力情况。绝缘介质141例如为低介电常数的氧化硅，在其他实施例中，绝缘介质141还可以为其他适用于栅极介质层的介质材料。
请参阅图4至图5所示，在本发明一实施例中，在制备完成绝缘介质141后，对绝缘介质141进行平坦处理，例如利用化学机械抛光（Chemical Mechanical Polishing，CMP）工艺平坦化绝缘介质141和部分垫氮化层12，使绝缘介质141和垫氮化层12的高度一致。后对抛光后的垫氮化层12进行刻蚀去除，本发明并不限制垫氮化层12的去除方法，例如采用干法刻蚀或湿法刻蚀等。在本实施例中，例如采用酸溶液进行刻蚀，具体采用体积分数例如为85%~88%的磷酸，在例如150℃~165℃的条件下，对垫氮化层12进行刻蚀。以形成浅沟槽隔离结构14，在垫氮化层12去除后，在浅沟槽隔离结构14与垫氧化层11之间形成浅沟槽台阶高度。在本实施例中，浅沟槽隔离结构14与垫氧化层11之间的台阶高度例如为30nm~50nm，在不同实施例中，台阶高度要求不同，可通过垫氮化层12与绝缘介质141之间的研磨剩余厚度进行调整。由于磷酸对垫氮化层12和垫氧化层11的高度选择比，垫氧化层11和绝缘介质141与磷酸不反应，因此，垫氧化层11和绝缘介质141的连接处的界面接触良好，不易出现凹陷等缺陷。
请参阅图5所示，在本发明一实施例中，在浅沟槽隔离结构14制备完成后，对衬底10进行离子注入，以形成不同的阱区。即在浅沟槽隔离结构14之间进行离子注入，形成漂移区15和阱区16。例如在浅沟槽隔离结构14和垫氧化层11上形成图案化光刻胶层（图中未显示），暴露出部分垫氧化层11和浅沟槽隔离结构14，注入第一掺杂离子，形成漂移区15，即漂移区15包裹LDMOS器件中的浅沟槽隔离结构14。再重新形成图案化光刻胶层（图中未显示），暴露部分垫氧化层11，注入第二掺杂离子，形成阱区16，且阱区16和漂移区15并列设置在衬底10内。阱区16和漂移区15位于LDMOS两侧的浅沟槽隔离结构14之间，且与浅沟槽隔离结构14接触，但阱区16和漂移区15之间并不接触，存在预设距离。其中第一掺杂离子例如为磷（P）或砷（As）等N型杂质，第二掺杂离子例如为硼（B）或镓（Ga）等P型杂质，即漂移区15为N型漂移区，阱区16为P型阱区。
请参阅图6至图7所示，在本发明一实施例中，在垫氧化层11和浅沟槽隔离结构14上形成第一图案化的光刻胶层17，其中，第一图案化的光刻胶层17覆盖位于漂移区15内的部分浅沟槽隔离结构14的顶部，以及浅沟槽隔离结构14一侧靠近阱区16一侧的部分垫氧化层11上。以第一图案化的光刻胶层17为掩膜，刻蚀去除第一图案化的光刻胶层17以外的垫氧化层11和部分浅沟槽隔离结构14的绝缘介质。在本实施例中，例如采用湿法刻蚀，且刻蚀液例如包括氢氟酸溶液，去除第一图案化的光刻胶层17覆盖外的垫氧化层11和部分浅沟槽隔离结构14的绝缘介质，刻蚀至衬底10时停止刻蚀。在其他实施例中，也可选择干法刻蚀或湿法刻蚀和干法刻蚀相结合的方式进行刻蚀。刻蚀完成后，去除第一图案化的光刻胶层17。形成第一分部21和第二分部22，第一分部21包括部分浅沟槽隔离结构14，第二分部22包括位于浅沟槽隔离结构14靠近阱区16一侧的垫氧化层11，且第一分部21和第二分部22接触设置。通过形成第一分部21和第二分部22，防止垫氧化层11和浅沟槽隔离结构14之间由于刻蚀而产生的凹陷，避免半导体器件工作时，在垫氧化层11和浅沟槽隔离结构14的界面处发生击穿现象。
请参阅图7至图8所示，在本发明一实施例中，在形成第一分部21和第二分部22后，第二分部22覆盖浅沟槽隔离结构14一侧的漂移区15，并且可以延伸至部分阱区16上，第一分部21和第二分部22可作为半导体器件的栅极氧化层。在本实施例中，第二分部22覆盖浅沟槽隔离结构14一侧的漂移区15并延伸至漂移区15和阱区16之间的衬底10上，再对对暴露的衬底10进行氧化，在衬底10上形成氧化层18。其中，氧化层18例如为氧化硅，且氧化层18例如可以通过干氧氧化法、湿氧氧化法或原位水汽生长法等方法形成。具体的，将衬底10放入反应腔室内，且反应腔室例如在500℃~650℃以及压力例如为10T~20T的条件下，通入混有少量氢气（H2）的氧气（O2），氢气和氧气在衬底10的表面上形成水蒸气、OH自由基、O自由基等物质的混合物，由于氢气和氧气的反应产物不与氧化层反应，所以只在衬底10上形成氧化层18。在本实施例中，氧化层18的厚度小于第二分部22的厚度，氧化层18的厚度例如为5nm~20nm，具体例如6nm、8nm、10nm或12nm等。即在氧化层18和第二分部22之间，以及第二分部22与第一分部21之间形成台阶，且氧化层18通过热氧化形成，氧化层和第二分部22之间的界面形貌良好，不存在凹陷等缺陷。控制氧化时间，可对氧化层18的高度进行控制，可控制氧化层18、第二分部22和第一分部21之间的高度差。
请参阅图8至图9所示，在本发明一实施例中，在衬底10上形成栅极材料层19，栅极材料层19例如为多晶硅层或金属层。在本实施例中，栅极材料层19例如为多晶硅层，且栅极材料层的厚度例如为50nm~100nm。栅极材料层19覆盖氧化层18、第二分部22与第一分部21。在栅极材料层19形成后，平坦化栅极材料层19，确保栅极材料层19远离衬底10一侧的表面平整。
请参阅图8、图10至图11所示，在本发明一实施例中，在栅极材料层19上形成第二图案化的光刻胶层20，且第二图案化的光刻胶层20的一侧与第一分部21的边缘对齐。以第二图案化的光刻胶层20为掩膜，刻蚀去除第二图案化的光刻胶层20外的栅极材料层19、氧化层18和部分浅沟槽隔离结构14。在本实施例中，例如采用干法刻蚀，且刻蚀气体例如包括氯气（Cl2）、六氟化硫（SF6）、四氯化硅（SiCl4）、三氟甲烷（CHF3）和四氟化碳（CF4）等中的一种或几种混合，去除第二图案化的光刻胶层20覆盖外的栅极材料层19、氧化层18和部分浅沟槽隔离结构14。在其他实施例中，也可选择湿法刻蚀或湿法刻蚀和干法刻蚀相结合的方式进行刻蚀。刻蚀完成后，浅沟槽隔离结构14的顶部与衬底10的表面几乎位于同一水平面内去除第二图案化的光刻胶层20。
请参阅图4、图10和图11所示，在本发明一实施例中，在栅极材料层19和氧化层18刻蚀完成后，形成第三分部23，第三分部23包括第二分部22远离第一分部21一侧的部分氧化层18。在本实施例中，将第一分部21、第二分部22以及第三分部23定义为阶梯栅极氧化层24，阶梯栅极氧化层24的厚度由第三分部23至第一分部21的方向逐渐增加。阶梯栅极氧化层24包含了部分浅沟槽隔离结构14，减少阶梯栅极氧化层24和浅沟槽隔离结构14之间出现凹陷的情况，避免LDMOS器件在工作过程中，阶梯栅极氧化层24在与浅沟槽隔离结构14界面处击穿而导致的器件失效，提高了器件良率。且第一分部21与第二分部22，以及第二分部22与第三分部23之间的界面接触良好，可提高器件的耐压性能。阶梯栅极氧化层24的长度在刻蚀过程中可根据制作要求灵活调整，以满足不同的制作要求，且在本发明中，阶梯栅极氧化层24的阶梯数不做要求，例如可以包括第一分部21和第二分部22，又例如包括第一分部21、第二分部22和第三分部23，在其他实施例中，例如还可以包括第四分部以及第五分部等，可根据半导体制作要求进行设置。且阶梯栅极氧化层24包括了部分浅沟槽隔离结构14，相当于横向减小了漂移区15内的浅沟槽隔离结构14的横向尺寸，在满足适用高压的前提下，减小浅沟槽隔离结构14的宽度，降低导通电阻。在刻蚀过程中，阶梯栅极氧化层24和栅极材料层19同步刻蚀，不额外增加光罩的数量，降低生产成本，且可以实现阶梯栅极氧化层24和栅极材料层19的自对准，提高LDMOS器件的性能。在本实施例中，将刻蚀后，阶梯栅极氧化层24和栅极材料层19定义为栅极结构26。
请参阅图12至图13所示，在本发明一实施例中，在衬底10和栅极结构26上形成侧墙介质层271，且侧墙介质层271的材料例如为氧化硅、氮化硅或者氧化硅和氮化硅叠层等材料。形成侧墙介质层271之后，例如可采用光刻等刻蚀工艺去除栅极结构26、浅沟槽隔离结构14以及部分衬底10上的侧墙介质层271，保留位于栅极结构26两侧的侧墙介质层271。将保留下的侧墙介质层271定义侧墙结构27，且侧墙结构27的高度与栅极结构26的高度一致，侧墙结构27的宽度由栅极结构26的顶部至底部逐渐增加，通过设置绝缘性侧墙结构27，防止制备的LDMOS器件产生漏电现象。在本实施例中，侧墙结构27的形状例如为圆弧状，在其他实施例中，侧墙结构27的形状还可以为三角形状或L形状。
请参阅图14所示，在本发明一实施例中，在侧墙结构27形成后，在漂移区15内形成漏区28，在阱区16内形成源区29。具体的，通过较低的注入能量注入高含量的杂质离子，形成重掺杂区。其中，漏区28设置在漂移区15内，且漏区28靠近衬底10的表面，漏区28的掺杂类型与漂移区15的掺杂类型相同，例如为N型重掺杂区。源区29设置在阱区16内，且源区29靠近衬底10的表面，源区29的掺杂类型与漏区28的掺杂类型相同，例如为N型重掺杂区。
请参阅图15所示，在本发明一实施例中，在形成漏区28和源区29后，在上漏区28、源区29和栅极结构26上形成自对准硅化物阻挡层（Self-Aligned Block，SAB）30，即自对准硅化物阻挡层30覆盖栅极结构26、漏区28和源区29的顶部。自对准硅化物阻挡层30例如为钴化硅（SiCo）等金属硅化物，以降低接触电阻。具体的，在衬底10及栅极结构26上形成介电层，将栅极结构26、漏区28和源区29顶部的的介电层刻蚀去除，在栅极结构26、漏区28和源区29区域上沉积金属材料，例如钛、钴或镍等，通过快速退火处理的方式将金属材料与衬底10中的硅反应，形成金属硅化物，最后，去除未反应的金属及介电层。其中，将栅极结构26及其上方的自对准硅化物阻挡层30定义为LDMOS器件的栅极，源区29及其上方的自对准硅化物阻挡层30定义为LDMOS器件的源极，漏区28其上方的自对准硅化物阻挡层30定义为LDMOS器件的漏极。在LDMOS器件工作过程中，栅极给予正向电压，给晶体管提供基极电流，使晶体管导通。此时，电子从源极流向漏极，漏极处的电流较大，且阶梯栅极氧化层的特殊结构，从而可改善其电场分布，可防止栅极氧化层在与浅沟槽隔离结构的界面处被击穿，以提高器件的耐压，以提高LDMOS器件的性能。
综上所述，本发明提供一种半导体器件的制作方法，在制作过程中，通过保留漂移区内的浅沟槽隔离结构的部分隔离介质、垫氧化层以及氧化层，形成阶梯栅极氧化层。且隔离介质、垫氧化层以及氧化层的高度可控性高，能够获得不同尺寸的栅极氧化层，灵活控制多层阶梯的长度。能够获得高质量的半导体器件。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (8)

1.一种半导体器件的制作方法，其特征在于，其至少包括以下步骤：
提供一衬底，在所述衬底上形成垫氧化层；
在所述衬底内形成浅沟槽隔离结构；
在所述衬底内形成漂移区和阱区，且所述漂移区环绕所述浅沟槽隔离结构，所述阱区位于所述漂移区一侧；
刻蚀所述浅沟槽隔离结构，形成第一分部；
刻蚀所述垫氧化层，形成第二分部，且所述第一分部和所述第二分部接触，所述第二分部低于所述第一分部；
在所述衬底上形成氧化层，并蚀刻所述氧化层，形成第三分部；
在所述第三分部、所述第二分部以及所述第一分部上形成栅极结构，且所述栅极结构和所述第三分部在同一刻蚀步骤中形成；
在所述阱区内形成源区；以及
在所述漂移区内形成漏区。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第一分部和所述第二分部的形成步骤包括：
在所述垫氧化层和所述浅沟槽隔离结构上形成第一图案化的光刻胶层；以及
以所述第一图案化的光刻胶层为掩膜，刻蚀部分所述垫氧化层和所述浅沟槽隔离结构；
其中，所述第一图案化的光刻胶层覆盖部分所述浅沟槽隔离结构和所述浅沟槽隔离结构靠近所述阱区一侧的部分所述垫氧化层。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第二分部覆盖部分所述漂移区，所述第二分部延伸至所述漂移区和所述阱区之间的所述衬底上。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第二分部覆盖部分所述漂移区，所述第二分部延伸至所述阱区上。
5.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第三分部和所述栅极结构的制作方法包括以下步骤：
在所述氧化层上形成栅极材料层；
在所述栅极材料层上形成第二图案化的光刻胶层；以及
以所述第二图案化的光刻胶层为掩膜，刻蚀所述栅极材料层和所述氧化层，形成所述栅极结构和所述第三分部；
其中，所述第三分部位于所述第二分部远离所述第一分部的一侧，且所述第三分部与所述第二分部接触。
6.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述第三分部低于所述第二分部。
7.根据权利要求5所述的半导体器件的制作方法，其特征在于，刻蚀所述栅极材料层和所述氧化层的气体包括氯气、六氟化硫、四氯化硅、三氟甲烷或四氟化碳中的一种或几种混合。
8.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件的制作方法包括：在所述栅极结构两侧形成侧墙结构后，再形成所述源区和所述漏区。
CN202210941307.6A 2022-08-08 2022-08-08 一种半导体器件的制作方法 Active CN115020212B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210941307.6A CN115020212B (zh) 2022-08-08 2022-08-08 一种半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210941307.6A CN115020212B (zh) 2022-08-08 2022-08-08 一种半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN115020212A CN115020212A (zh) 2022-09-06
CN115020212B true CN115020212B (zh) 2022-11-08

Family

ID=83065642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210941307.6A Active CN115020212B (zh) 2022-08-08 2022-08-08 一种半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN115020212B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072703B (zh) * 2023-01-28 2023-06-13 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法
CN116053298B (zh) * 2023-01-28 2023-06-27 合肥晶合集成电路股份有限公司 一种半导体器件的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738008A (zh) * 2012-07-04 2012-10-17 上海宏力半导体制造有限公司 沟槽场效应晶体管的制作方法
CN104299907A (zh) * 2013-07-19 2015-01-21 北大方正集团有限公司 Vdmos器件的制作方法
CN105448725A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105575783A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN110571144A (zh) * 2019-07-25 2019-12-13 西安电子科技大学 一种新型半导体栅极的制作方法
CN111933713A (zh) * 2020-09-24 2020-11-13 晶芯成(北京)科技有限公司 半导体器件及其制造方法
CN113921607A (zh) * 2021-12-13 2022-01-11 晶芯成(北京)科技有限公司 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738008A (zh) * 2012-07-04 2012-10-17 上海宏力半导体制造有限公司 沟槽场效应晶体管的制作方法
CN104299907A (zh) * 2013-07-19 2015-01-21 北大方正集团有限公司 Vdmos器件的制作方法
CN105448725A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105575783A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN110571144A (zh) * 2019-07-25 2019-12-13 西安电子科技大学 一种新型半导体栅极的制作方法
CN111933713A (zh) * 2020-09-24 2020-11-13 晶芯成(北京)科技有限公司 半导体器件及其制造方法
CN113921607A (zh) * 2021-12-13 2022-01-11 晶芯成(北京)科技有限公司 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法

Also Published As

Publication number Publication date
CN115020212A (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
CN115020212B (zh) 一种半导体器件的制作方法
CN115020211B (zh) 一种半导体器件及其制作方法
US20210313181A1 (en) Cut metal gate refill with void
US20220216318A1 (en) Finfet having a work function material gradient
TW201735364A (zh) 鰭式場效電晶體及其製造方法
CN116632069B (zh) 一种半导体器件及其制造方法
TW202205436A (zh) 半導體裝置
US20240290867A1 (en) FinFET Device and Method
CN113921607B (zh) 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法
CN117690954B (zh) 一种半导体器件及其制作方法
CN117153865B (zh) 一种半导体器件及其制作方法
CN114038801A (zh) 半导体装置的形成方法
US20220384617A1 (en) Semiconductor Device and Method
US11769821B2 (en) Semiconductor device having a corner spacer
US6204185B1 (en) Method for forming self-align stop layer for borderless contact process
CN116072703B (zh) 一种半导体器件及其制造方法
CN116053298B (zh) 一种半导体器件的制作方法
CN117423659B (zh) 一种半导体结构及其制造方法
CN114975601A (zh) 一种半导体器件及其制作方法
US12068398B2 (en) Fin field-effect transistor with void and method of forming the same
CN117637814B (zh) 一种半导体器件及其制作方法
CN117878060B (zh) 一种半导体结构及其制造方法
CN221304690U (zh) 半导体结构
TWI847249B (zh) 半導體裝置與其形成方法
CN114334652A (zh) 一种mosfet及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant