JPH03206667A - Ｍｏｓトランジスタ - Google Patents
ＭｏｓトランジスタInfo
- Publication number
- JPH03206667A JPH03206667A JP193790A JP193790A JPH03206667A JP H03206667 A JPH03206667 A JP H03206667A JP 193790 A JP193790 A JP 193790A JP 193790 A JP193790 A JP 193790A JP H03206667 A JPH03206667 A JP H03206667A
- Authority
- JP
- Japan
- Prior art keywords
- regions
- diffusion
- source
- gate electrode
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野）
本発明は、スイッチングレギュレータ、モーク制御、オ
ーディオアンプなどに用いられる大電力駆動が可能なＭ
ＯＳＩ−ランジスタに関する。
ーディオアンプなどに用いられる大電力駆動が可能なＭ
ＯＳＩ−ランジスタに関する。
大電力駆動が可能なＭＯＳＩ−ランジスタの代表的な構
造として、チャネル領域とソース領域を自己整合の二重
拡散により形威し、チャネル長をマスク長によらず短く
するＤ Ｓ Ａ （Ｄｉｆｆｕｓｉｏｎ ＳｔｉｒＡｌ
ｉｇｎ）構造が知られている。ＤＳＡ構造を持つＭＯＳ
｝ランジスタはＤＭＯＳと呼ばれ、ドレイン電流が基板
と平行に流れる横型ＤＭＯＳと、ドレイン電流が基板と
垂直に流れる縦型ＤＭＯＳに分類される。本発明は横型
ＤＭＯＳにおいて、ソース領域とドレイン領域を市松模
様状に互いに隣接して配することにより、単位面積当り
のＷ長を増やて、ドレイン飽和電流を大きくし、同時に
ソース領域とドレイン領域の角を丸めることにより接合
耐圧を向上させるものである。
造として、チャネル領域とソース領域を自己整合の二重
拡散により形威し、チャネル長をマスク長によらず短く
するＤ Ｓ Ａ （Ｄｉｆｆｕｓｉｏｎ ＳｔｉｒＡｌ
ｉｇｎ）構造が知られている。ＤＳＡ構造を持つＭＯＳ
｝ランジスタはＤＭＯＳと呼ばれ、ドレイン電流が基板
と平行に流れる横型ＤＭＯＳと、ドレイン電流が基板と
垂直に流れる縦型ＤＭＯＳに分類される。本発明は横型
ＤＭＯＳにおいて、ソース領域とドレイン領域を市松模
様状に互いに隣接して配することにより、単位面積当り
のＷ長を増やて、ドレイン飽和電流を大きくし、同時に
ソース領域とドレイン領域の角を丸めることにより接合
耐圧を向上させるものである。
横型ＤＭＯＳの従来構造は第４図に示すように、ソース
領域３とドレイン領域２が互い違いに横一列に並んだ構
造が用いられていた。ソース領域及びドレイン領域の平
面形状は長方形で、第１図では２つのソース領域と１つ
のドレイン領域しか示していないが、数Ａのドレイン電
流を流せる実際のトランジスタパターンでは、１０〜１
００個のオーダのソース・ドレイン領域を交互に配置し
Ｗ長を大きくしている。ソース領域３，ドレイン領域２
．チャネル領域４は、ゲート電極１をマスクとして、−
Ｃ的にイオン注入方により自己整合で形威される。その
ため、ＭＯＳトランジスタのチャネル長は、チャネル領
域４の横力向ｘｊと、ソース領域３の横力向χｊの差で
決定され、拡散条件による！＃密制御が可能なため、例
えば最小線幅３〜１０μｍの低コストのプロセスを用い
て短チャネルトランジスタを製造できるのでトランジス
タの大電流化に寄与する。
領域３とドレイン領域２が互い違いに横一列に並んだ構
造が用いられていた。ソース領域及びドレイン領域の平
面形状は長方形で、第１図では２つのソース領域と１つ
のドレイン領域しか示していないが、数Ａのドレイン電
流を流せる実際のトランジスタパターンでは、１０〜１
００個のオーダのソース・ドレイン領域を交互に配置し
Ｗ長を大きくしている。ソース領域３，ドレイン領域２
．チャネル領域４は、ゲート電極１をマスクとして、−
Ｃ的にイオン注入方により自己整合で形威される。その
ため、ＭＯＳトランジスタのチャネル長は、チャネル領
域４の横力向ｘｊと、ソース領域３の横力向χｊの差で
決定され、拡散条件による！＃密制御が可能なため、例
えば最小線幅３〜１０μｍの低コストのプロセスを用い
て短チャネルトランジスタを製造できるのでトランジス
タの大電流化に寄与する。
前記した横型ＤＭＯＳの従来構造では、長方形の開口部
をもつゲート電極ｌを用いて、拡散領域を形威している
。そのため、拡散領域も曲率半径の小さい部分を有する
ことになり、電界の集中による接合耐圧の低下という課
題があった。また数Ａレベルの大電流用のＭＯＳ｝ラン
ジスタでは、１０００〜１０万μのオーダのＷ長が必要
となるため、ＩＣチップ中に占めるＭＯＳトランジスタ
のサイズの割合が極めて大きいものになる。従来の横型
ＤＭＯＳ構造では、各ソース・ドレイン領域のもつ４つ
の辺のうち２つの辺しかＷ長に寄与しておらず、単位面
積当りのＷ長が小さく、従ってチノプサイズを大きくす
るという課題があった。
をもつゲート電極ｌを用いて、拡散領域を形威している
。そのため、拡散領域も曲率半径の小さい部分を有する
ことになり、電界の集中による接合耐圧の低下という課
題があった。また数Ａレベルの大電流用のＭＯＳ｝ラン
ジスタでは、１０００〜１０万μのオーダのＷ長が必要
となるため、ＩＣチップ中に占めるＭＯＳトランジスタ
のサイズの割合が極めて大きいものになる。従来の横型
ＤＭＯＳ構造では、各ソース・ドレイン領域のもつ４つ
の辺のうち２つの辺しかＷ長に寄与しておらず、単位面
積当りのＷ長が小さく、従ってチノプサイズを大きくす
るという課題があった。
ゲート電極を格子状にし、格子の開口部にソース・ドレ
イン領域を市松模様に互い違いに配し、かつ格子の開口
部の形状を角が直角の四角形ではなく、角を丸めた四角
形、あるいは八角形にした。
イン領域を市松模様に互い違いに配し、かつ格子の開口
部の形状を角が直角の四角形ではなく、角を丸めた四角
形、あるいは八角形にした。
ソース領域に接する上下左右、４個のドレイン領域との
間に有効なチャネル領域が形威されるため単位面積当り
のＷ長を大きくできる。また拡散領域の最小曲率半径が
大きくなるので接合耐圧が向上する。
間に有効なチャネル領域が形威されるため単位面積当り
のＷ長を大きくできる。また拡散領域の最小曲率半径が
大きくなるので接合耐圧が向上する。
本発明のＭＯＳトランジスタについて第１図に示すＭＯ
Ｓトランジスタの平面図を用いて説明する。ＰｏｌｙＳ
ｉなどの薄膜をパターニングして形威したゲート電極は
、格子状に１０〜１０００個のオーダの開口部を有する
。ゲート電極１の開口部は、四角形の角を変形させた形
状で、例えば、第２図に示す角を丸めた四角形、あるい
は第３図に示す八角形の形状とする。このため、開口部
の最小曲率半径は、従来構造の場合に比べて大きくなる
。ソース領域２とドレイン領域３は、ゲート電極１をマ
スクにして、例えば一導電型不純物のイオン注入により
同時に拡散形或する。チャネル領域４はゲート電極ｌを
マスクとし、さらにドレイン領域２上をレジストなどで
マスクして、逆導電型不純物のイオン注入によりソー
ス領域３に接する部分のみに拡散形成する。ソース・ド
レイン、チャネルの各拡散領域は前記した最小曲率半径
の大きな開口部を通して形威されるため電界の集中力が
少なく、接合耐圧が向上する。また、ソース領域とドレ
イン領域の配置は前記格子上に市松模様状に配置する。
Ｓトランジスタの平面図を用いて説明する。ＰｏｌｙＳ
ｉなどの薄膜をパターニングして形威したゲート電極は
、格子状に１０〜１０００個のオーダの開口部を有する
。ゲート電極１の開口部は、四角形の角を変形させた形
状で、例えば、第２図に示す角を丸めた四角形、あるい
は第３図に示す八角形の形状とする。このため、開口部
の最小曲率半径は、従来構造の場合に比べて大きくなる
。ソース領域２とドレイン領域３は、ゲート電極１をマ
スクにして、例えば一導電型不純物のイオン注入により
同時に拡散形或する。チャネル領域４はゲート電極ｌを
マスクとし、さらにドレイン領域２上をレジストなどで
マスクして、逆導電型不純物のイオン注入によりソー
ス領域３に接する部分のみに拡散形成する。ソース・ド
レイン、チャネルの各拡散領域は前記した最小曲率半径
の大きな開口部を通して形威されるため電界の集中力が
少なく、接合耐圧が向上する。また、ソース領域とドレ
イン領域の配置は前記格子上に市松模様状に配置する。
例えば、市松模様の黒にソース領域をおくとすると、白
の部分には必ずドレイン領域をおくことにする。このこ
とにより、ＭＯＳトランジスタの外周に位置するソース
領域を除くすべてのソース領域が隣接する上下左右の４
つの位置にドレイン領域を持つことになり単位面積当り
のＷ長が大きくなる。電界集中を緩和するため変形した
部分（第２図、第３図においてｌ１で長さを示す部分）
は、Ｗ長に寄与しないが、通常、変形しない部分（第２
図、第３図において１，で長さを示す部分）に対して十
分小さい（＃ ２ ／ １２ ＋ ＝１０〜３０）ので
、Ｗ長を低下させる大きな要因とはならない。
の部分には必ずドレイン領域をおくことにする。このこ
とにより、ＭＯＳトランジスタの外周に位置するソース
領域を除くすべてのソース領域が隣接する上下左右の４
つの位置にドレイン領域を持つことになり単位面積当り
のＷ長が大きくなる。電界集中を緩和するため変形した
部分（第２図、第３図においてｌ１で長さを示す部分）
は、Ｗ長に寄与しないが、通常、変形しない部分（第２
図、第３図において１，で長さを示す部分）に対して十
分小さい（＃ ２ ／ １２ ＋ ＝１０〜３０）ので
、Ｗ長を低下させる大きな要因とはならない。
本発明のＭＯＳＩ−ランジスタは、前記したように接合
耐圧が高く、単位面積当りのＷ長が大きいＤＭＯＳ｝ラ
ンジスタであるため、高耐圧大電力駆動用のパワートラ
ンジスタに有効な構造で、集積回路中のデバイスとして
用いた場合、あるいは単体素子として製造した場合でも
チップサイズを小さく抑える効果がある。
耐圧が高く、単位面積当りのＷ長が大きいＤＭＯＳ｝ラ
ンジスタであるため、高耐圧大電力駆動用のパワートラ
ンジスタに有効な構造で、集積回路中のデバイスとして
用いた場合、あるいは単体素子として製造した場合でも
チップサイズを小さく抑える効果がある。
第１図は本発明のＭＯＳトランジスタの平面図、第２図
は角を丸めた四角形の開口部、第３図は八角形の開口部
、第４図は従来のＭＯＳ｝ランジスタの平面図である。 ｌ・・・ゲート電極 ２・・・ドレイン領域 ３・・・ソース領域 ４・・・チャネル領域 以 上
は角を丸めた四角形の開口部、第３図は八角形の開口部
、第４図は従来のＭＯＳ｝ランジスタの平面図である。 ｌ・・・ゲート電極 ２・・・ドレイン領域 ３・・・ソース領域 ４・・・チャネル領域 以 上
Claims (3)
- （１）格子状のゲート電極により隔てられた複数個のソ
ース領域及び複数個のドレイン領域を有し、前記ソース
領域及び前記ドレイン領域の平面形状が角をまるめた四
角形、または八角形であることを特徴とするＭＯＳ型ト
ランジスタ。 - （２）チャネル長が拡散によって決定されることを特徴
とする特許第１項記載のＭＯＳトランジスタ。 - （３）前記ソース領域と前記ドレイン領域が互いに隣り
合うことを特徴とする特許第１項記載のＭＯＳトランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP193790A JPH03206667A (ja) | 1990-01-09 | 1990-01-09 | Ｍｏｓトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP193790A JPH03206667A (ja) | 1990-01-09 | 1990-01-09 | Ｍｏｓトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03206667A true JPH03206667A (ja) | 1991-09-10 |
Family
ID=11515526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP193790A Pending JPH03206667A (ja) | 1990-01-09 | 1990-01-09 | Ｍｏｓトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03206667A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318543B1 (ko) * | 1998-01-07 | 2001-12-22 | 가네꼬 히사시 | 반도체장치 |
| JP2005530337A (ja) * | 2002-05-10 | 2005-10-06 | ゼネラル セミコンダクター，インク． | 多数のボディコンタクト領域を形成できる金属酸化膜半導体電界効果トランジスタデバイス |
| JP2008078469A (ja) * | 2006-09-22 | 2008-04-03 | Texas Instr Japan Ltd | 電界効果トランジスタ |
| JP2010094924A (ja) * | 2008-10-17 | 2010-04-30 | Oki Data Corp | 駆動回路、光プリントヘッド及び画像形成装置 |
| JP2016161486A (ja) * | 2015-03-04 | 2016-09-05 | エスアイアイ・セミコンダクタ株式会社 | 湿度センサ |
-
1990
- 1990-01-09 JP JP193790A patent/JPH03206667A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318543B1 (ko) * | 1998-01-07 | 2001-12-22 | 가네꼬 히사시 | 반도체장치 |
| JP2005530337A (ja) * | 2002-05-10 | 2005-10-06 | ゼネラル セミコンダクター，インク． | 多数のボディコンタクト領域を形成できる金属酸化膜半導体電界効果トランジスタデバイス |
| JP2008078469A (ja) * | 2006-09-22 | 2008-04-03 | Texas Instr Japan Ltd | 電界効果トランジスタ |
| JP2010094924A (ja) * | 2008-10-17 | 2010-04-30 | Oki Data Corp | 駆動回路、光プリントヘッド及び画像形成装置 |
| JP2016161486A (ja) * | 2015-03-04 | 2016-09-05 | エスアイアイ・セミコンダクタ株式会社 | 湿度センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6264167B1 (en) | Semiconductor device | |
| US5672528A (en) | Method for making semiconductor device having field limiting ring | |
| KR970024163A (ko) | 반도체 소자의 터미네이션 구조 및 그 제조방법(termination structure for semiconductor devices and process for manufacture thereof) | |
| US5844277A (en) | Power MOSFETs and cell topology | |
| KR950025987A (ko) | 반도체장치 및 그 제조방법 | |
| KR950034822A (ko) | 고전압 트랜지스터 및 그 제조방법 | |
| US20120126312A1 (en) | Vertical dmos-field effect transistor | |
| JPH03206667A (ja) | Ｍｏｓトランジスタ | |
| KR100395879B1 (ko) | 얕은 트렌치 소자분리를 갖는 반도체 장치 및 그 제조방법 | |
| JPH0687506B2 (ja) | パワーｍｏｓｆｅｔ | |
| JPS6180859A (ja) | パワ−ｍｏｓｆｅｔ | |
| JP2510599B2 (ja) | 電界効果トランジスタ | |
| JP3855386B2 (ja) | 半導体装置 | |
| JP2003303962A (ja) | 半導体装置及びその製造方法 | |
| JPH09129878A (ja) | 半導体装置 | |
| KR100947567B1 (ko) | 고전압 소자 및 그 제조 방법 | |
| US5489789A (en) | Semiconductor device | |
| JP2005520343A (ja) | 改良されたトレンチ構造を有するトレンチｄｍｏｓトランジスタ | |
| JP2002141505A (ja) | 電界効果トランジスタ | |
| JP2978504B2 (ja) | Ｍｏｓトランジスタ | |
| JPH0235780A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| KR102520077B1 (ko) | 모스 구동 사이리스터 소자 | |
| JP7126867B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH04132264A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| KR100611743B1 (ko) | 멀티플 게이트 박막 트랜지스터 |