KR970024163A - 반도체 소자의 터미네이션 구조 및 그 제조방법(termination structure for semiconductor devices and process for manufacture thereof) - Google Patents

반도체 소자의 터미네이션 구조 및 그 제조방법(termination structure for semiconductor devices and process for manufacture thereof) Download PDF

Info

Publication number
KR970024163A
KR970024163A KR1019960045804A KR19960045804A KR970024163A KR 970024163 A KR970024163 A KR 970024163A KR 1019960045804 A KR1019960045804 A KR 1019960045804A KR 19960045804 A KR19960045804 A KR 19960045804A KR 970024163 A KR970024163 A KR 970024163A
Authority
KR
South Korea
Prior art keywords
insulating material
polysilicon
material layer
layer
region
Prior art date
Application number
KR1019960045804A
Other languages
English (en)
Other versions
KR100214408B1 (ko
Inventor
다니엘 엠. 킨저
케네쓰 와저스
Original Assignee
클레버터 레슬리 씨.
인터내쇼널 렉티파이어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클레버터 레슬리 씨., 인터내쇼널 렉티파이어 코포레이션 filed Critical 클레버터 레슬리 씨.
Publication of KR970024163A publication Critical patent/KR970024163A/ko
Application granted granted Critical
Publication of KR100214408B1 publication Critical patent/KR100214408B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 주변부의 소자 브레이크다운을 방지하는 것을 특징으로하는 반도체소자의 터미네이션 구조 및 그 제조공정을 제공하며, 상기 터미네이션 구조는 필드 산화막영역의 일부의 상면에 위치하고 바람직하게는 그 베이스 영역의 일부를 오버레이(overlay)하는 폴리실리콘 필드평판을 포함하고, 상기 필드 평판은 상기 필드산화막의 에지의 약간 위쪽으로 연장형성되어 필드 상화막의 테이퍼영역을 방형화(square)시킬수 있으며, 또한 상기 터미네이션 구조는 반도체칩의 최소표면영역을 차지하며 추가적인 마스크 공정없이 제조된다.

Description

반도체 소자의 터미네이션 구조 및 그 제조방법(TERMINATION STRUCTURE FOR SEMICONDUCTOR DEVICES AND PROCESS FOR MANUFACTURE THEREOF)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도3은 상기 도 2의 모스 소자를 라인 2-2에 따른 단면도.

Claims (53)

  1. 실리콘기판의 상부에 필드 절연물질층을 형성하는 단계와; 상기 필드절연물질층과 적어도 하나의 나머지 부분에 적어도 하나의 개구부를 형성하도록 상기 필드절연물질층의 적어도 하나의 선택된 부분을 패터닝하고 식각하는 단계와; 상기 필드절연물질층과 상기 필드절연층의 상기 나머지 부분의 상면에 적어도 하나의 개구부에 폴리실리콘층을 증착하는 단계와; 상기 필드절연물질층의 상기 나머지부분에 인접하고 상기 필드절연물질층의 적어도 하나의 개구부에 형성된 적어도 하나의 개별적인 제 1 부분을 각각 포함하는 다수개의 이격된 개구부를 상기 폴리실리콘층내에 형성하도록 상기 폴리실리콘층의 선택된 부분을 패터닝하고 식각하여 상기 폴리실리콘층의 일부는 폴리실리콘 필드 평판을 정의하는 상기 필드 절연물질층의 상면에 있도록 하는 단계와; 제 1확산 영역을 형성하도록 상기 폴리실리콘층의 상기 다수의 개구부의 상기 개별적인 제 1 부분의 하면에 위치한상기 실리콘 기판의 표면영역에 제 1 도전형 불순물을 주입하는 단계와; 상기 제 1 확산영역보다 얕고 좁은 제2 확산영역을 형성하도록 상기 제 1 도전형과 반대되는 제 2 도전형 불순물을 상기 실리콘 기판의 상기 해당 표면영역에 주입하여 상기 제 1 확산영역이 상기 제 2 확산영역보다 더 깊고 더 넓게 하는 단계와;겹치는(overlaying) 절연층을 증착하는 단계와; 상기 폴리실리콘 필드 평판의 표면영역의 하측 표면영역을 노출시키는 제 1개구부와 상기 실리콘 기판의 상기 표면영역의 각각의 하측 표면영역을 노출시키는 제 2 개구부를 형성하도록 상기 겹치는 절연층의 선택된 부분을 패터닝하고 식각하는 단계와; 상기 겹치는 절연층의 상부와 상기 폴리실리콘 필드 평판의 상기 하층 표면영역 및 상기 실리콘 기판의 상기 하층 표면영역 상에 전도층을 증착하는 단계와; 상기 폴리실리콘 필드 평판에 접촉하는 적어도 하나의 전극 및 상기 실리콘 기판의 상기 하층 표면영역에 접촉하는 적어도 하나의 전극을 형성하도록 상기 전도층의 부분을 패터닝하고 식각하는 단계로 이루어진 것을 특징으로 하는 반도체소자의 터미네이션 구조의 제조방법.
  2. 제 1 항에 있어서, 상기 폴리실리콘 필드 평판의 일부는 상기 제 1 확산영역의 일부의 상면에 포개져있는(overlie) 것을 특징으로 하는 반도체소자의 터미네이션 구조의 제조방법.
  3. 제 1 항에 있어서, 상기 이격된 개구부 각각의 쌍 사이에 위치한 상기 폴리실리콘층의 영역은 폴리실리콘핑거를 형성하는 것을 특징으로 하는 반도체소자의 터미네이션 구조의 제조방법.
  4. 제 3 항에 있어서, 상기 폴리실리콘 핑거의 폭은 충분히 작아서 상기 개구부의 각각의 쌍중의 하나의 제 1 확산영역이 상기 개구부의 각각의 쌍중의 또다른 하나의 제 1 확산영역에 오버랩되는 것을 특징으로하는 반도체소자의 터미네이션 구조의 제조방법.
  5. 제 1 항에 있어서, 상기 필드 절연물질층은 상기 반도체 소자와 경계를 이루고 스트리트(street)영역을 형성하는 제 2 개구부를 포함하고, 상기 폴리실리콘층은 상기 필드절연층의 상면에 위치하는 제 1 부분 및 소정의 전위에서 상기 스트리트 영역을 유지하도록 상기 스트리트 영역의 상면에 위치하는 제 2 부분을 가지는 등전위링을 포함하는 것을 특징으로하는 반도체소자의 테미네이션 구조의 제조 방법.
  6. 제 1 항에 있어서, 상기 필드 절연물질층을 패터닝하고 식각하는 단계는 상기 다수개의 이격된 개구부의 상기 제 1 부분과 경계를 이루는 상기 필드절연물질층의 가장자리(edge)가 경사진 모양을 갖도록 상기 필드 절연물질층을 등방성으로 식각하는 것을 포함하는 것을 특징으로하는 반도체소자의 터미네이션 구조의 제조방법.
  7. 제 6 항에 있어서, 제 1 및 제 2 도전형의 불순물을 주입하는 단계는 상기 필드 절연물질층의 상기 경사진 가장자리를 통하여 상기 불순물을 주입하는 것을 특징으로하는 반도체소자의 터미네이션 구조의 제조방법.
  8. 제 6 항에 있어서, 상기 상기 폴리실리콘 필드 평판은 상기 필드 절연물질층의 상기 경사진 가장자리위로 연장형성되는 것을 특징으로하는 반도체소자의 터미네이션 구조의 제조방법.
  9. 제 1 항에 있어서, 상기 제1도전형은 P-형이고 상기 제 2 도전형은 N-형인 것을 특징으로하는 반도체 소자의 터미네이션 구조의 제조방법.
  10. 제 1 항에 있어서, 상기 제 1 도전형은 N-형이고 상기 제 2 도전형은 P-형인 것을 특징으로하는 반도체소자의 터미네이션 구조의 제조방법.
  11. 제 10 항에 있어서, 상기 상기 폴리실리콘 필드 평판은 상기 폴리실리콘층의 개구부의 상기 제 1 부분과 연결되는 상기 필드 절연물질층의 가장자리위로 연장형성되는 것을 특징으로하는 반도체소자의 터미네이션 구조의 제조방법.
  12. 제 1 항에 있어서, 상기 이격된 각각의 개구부는 상기 절연물질층의 상기 나머지부분의 상면에 형성된 각각의 제 2 부분을 포함하는 것을 특징으로하는 반도체소자의 터미네이션 구조의 제조방법.
  13. 제 1 항에 있어서, 상기 필드 절연물질은 이산화막인 것을 특징으로하는 반도체소자의 터미네이션 구조의 제조방법.
  14. 제 1 항에 있어서, 상기 제 1 및 제 2 도전형 불순물을 주입하는 단계는 상기 불순물의 각각을 상기 실리콘 기판에 주입한후 상기 불순물을 드라이빙(driving)시키는 것을 포함하는 것을 특징으로하는 반도체소자의 터미네이션 구조의 제조방법.
  15. 제 1 항에 있어서, 상기 겹치는 절연층은 저온 산화층인 것을 특징으로하는 반도체소자의 터미네이션 구조의 제조방법.
  16. 실리콘 기판의 상면에 형성되고 그 속에 적어도 하나의 개구부와 적어도 하나의 나머지 부분을 갖는 필드 절연물질층과; 상기 폴리실리콘층은 상기 필드절연물질층의 적어도 하나의 개구부내에 형성되고 상기 필드절연물질층의 상기 나머지부분에 인접한 적어도 하나의 개별적인 제 1 부분을 각각의 개구부가포함하는 다수개의 이격된 개구부를 가지고, 그의 일부는 폴리실리콘 필드 평판을 정의하는 상기 필드절연물질층의 상면에 위치하며, 상기 절연물질층내의 적어도 하나의 개구부내 및 상기 필드절연물질층의 상기 나머지 부분의 상면에 증착된 폴리실리콘층과; 상기 폴리실리콘 층의 상기 다수의 개구부의 상기 각각의 제 1 부분의 하면에 위치한 상기 실리콘 기판의 표면영역으로 주입된 제 1 도전형의 불순물로 형성된 제 1 확산영역과; 상기 제 1 도전형과 반대되는 제 2 도전형의 불순물이 상기 실리콘 기판의 상기 해당 표면영역에 주입되어 상기 제 1 확산영역이 상기 제2 확산영역보다 더깊고 더 넓게 형성된 제 2 확산영역과, 상기 폴리실리콘 필드 평판의 하층 표면영역을 노출시키는 제 1 개구부와 상기 실리콘 기판의 상기 각각의 하층 표면영역을 노출시키는 제 2 개구부를 가지는 겹치는(overlaying) 절연층과, 상기 겹치는 절연층의 상측과 상기 겹치는 절연층의 제1 및 제 2 개구부에 증착되고, 상기 폴리실리콘 필드 평판에 접촉하는 적어도 하나의 전극과 상기 실리콘 기판의 상기 하층 표면영역에 접촉하는 적어도 하나의 전극을 포함하는 전도층을 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 터미네이션 구조.
  17. 제 16 항에 있어서, 상기 폴리실리콘 필드 평판의 일부는 상기 제 1 확산영역의 일부의 상면에 포개지는 것을 특징으로하는 반도체소자의 터미네이션 구조.
  18. 제 16 항에 있어서, 상기 이격된 개구부의 각각의 쌍 사이에 위치한 상기 폴리실리콘의 영역은 폴리실리콘 핑거를 형성하는 것을 특징으로하는 반도체소자의 터미네이션 구조.
  19. 제 18 항에 있어서, 상기 폴리실리콘 핑거의 폭은 충분히 작아서 상기 개구부의 각각의 쌍중의 하나의 제1 확산영역이 상기 구멍의 각각의 쌍중의 또다른 하나의 제 1 확산영역에 겹치는(overlap)것을 특징으로하는 반도체소자의 터미네이션 구조.
  20. 제 16 항에 있어서, 상기 필드절연물질층은 상기 반도체 소자와 경계를 이루고 스트리트(street)영역을 형성하는 제 2 개구부를 포함하고, 상기 폴리실리콘층은 소정의 전위에서 상기 스트리트 영역을 유지하도록 상기 제 1 절연막의 상면에 위치하는 제 1 부분 및 상기 스트리트 영역의 상면에 위치하는 제 2 부분을 포함하는 등전위 링을 가지는 것을 특징으로하는 반도체소자의 터미네이션 구조.
  21. 제 16 항에 있어서, 상기 폴리실리콘 필드 평판은 상기 필드 절연물질층의 상기 경사진 가장자리위로 연장형성되는 것을 특징으로하는 반도체소자의 터미네이션 구조.
  22. 제 16 항에 있어서, 상기 제 1 도전형은 P-형이고 상기 제 2 도전형은 N-형인 것을 특징으로 하는 반도체소자의 터미네이션 구조.
  23. 제 16 항에 있어서, 상기 제 1 도전형은 N-형이고 상기 제 2 도전형은 P-형인 것을 특징으로 하는 반도체소자의 터미네이션 구조.
  24. 제 23 항에 있어서, 상기 폴리실리콘 필드 평판은 상기 폴리실리콘층의 상기 개구부의 상기 제 1 부분과 연결되는 상기 필드 절연물질층의 가장자리위로 연장형성 되는 것을 특징으로 하는 반도체소자의 터미네이션 구조.
  25. 제 16 항에 있어서, 상기 다수의 개구부의 각각은 상기 필드 절연물질층의 상기 나머지부분의 상면에 형성된 각각의 제 2 부분을 포함하는 것을 특징으로하는 반도체소자의 터미네이션 구조.
  26. 제 16 항에 있어서, 상기 필드 절연물질은 이산화막인 것을 특징으로 하는 반도체소자의 터미네이션 구조.
  27. 제 16 항에 있어서, 상기 겹치는 절연층은 저온 산화층인 것을 특징으로 하는 반도체소자의 터미네이션 구조.
  28. 실리콘 기판의 상부에 필드절연물질층을 형성하는 단계와; 상기 필드절연물질층의 적어도 하나의 선택된 영역은 상기 필드절연물질층에 적어도 하나의 개구부와 적어도 하나의 나머지부분을 형성하도록 패터닝하고 식각하는 단계와; 상기 필드절연물질층의 상기 적어도 하나의 개구부의 상기 실리콘 기판상면에 게이트 절연물질층을 형성하는 단계와; 상기 필드절연물질층의 나머지부분과 상기 게이트 절연물질층의 상면에 폴리실리콘층을 증착하는 단계와; 상기 게이트절연물질층의 상면에 형성되고 상기 필드절연물질층의 상기 나머지부분에 인접한 하나의 개별적인 제 1 부분을 갖는 다수의 주변개구부를 포함하는 다수의 이격된 개구부를 상기 폴리실리콘층상에 형성하도록 상기 폴리실리콘층의 선택된 부분을 패터닝하고 식각하여 상기 필드산화물질층의 상면에는 폴리실리콘필드 평판을 정의하는 상기 필드절연물질층의 부분이 있도록 하는 단계와; 제1확산 영역을 형성하기 위하여 상기 폴리실리콘층의 상기 주변개구부의 상기 개별적인 제 1 부분의 하면에 위치한 상기 실리콘 기판의 표면영역에 제 1 도전형의 불순물을 주입하는 단계와; 제 2 확산영역을 형성하기 위하여 상기 제 1 도전형과 반대되는 제 2 도전형의 불순물을 상기 실리콘 기판의 상기 해당 표면영역에 주입하는 단계와; 제 3 확산영역을 형성하도록 상기 제 1 도전형을 상기 실리콘기판의 표면영역에 주입하고, 상기 제 2 확상영역이 상기 제 3 확산영역보다 낮은 최종깊이를 갖고, 상기 제 1 확산영역은 상기 제 3 확산영역보다 깊고 넓으며 더 낮은 농도를 갖게 하도록 하는 단계와; 겹치는(overlaying) 절연층을 증착하는 단계와; 상기 겹치는 절연층에 상기 폴리실리콘 필드 평판의 하층 표면영역을 노출시키는 제 1 개구부와 상기 실리콘 기판의 상기 표면영역의 각각의 하측영역을 노출시키고 측벽을 갖는 제 2 개구부를 형성하도록 상기 겹치는 절연층의 선택된 부분을 패터닝하고 식각하는 단계와; 각 상기 실리콘 기판의 상기 표면영역의 상기 하층영역에 상기 제 2 확산영역의 깊이 보다 더 깊게 홈을 식각형성하는 단계와; 상기 실리콘기판의 상기 표면영역의 상기 하면영역의 상기 홈에 인접하여 상기 홈을둘러싸고 있는 상기 실리콘기판의 표면의 추가부를 노출시키는 언더컽(undercut)부분을 형성하도록 상기 측벽을 식가하는 단계와; 상기 겹치는 절연층의 상부와 상기 폴리실리콘 필드 평판의 상기 하층표면영역과 상기 홈의 바닥의 상기 제 3 확산영역, 및 상기 홈의 윗부분과 상기 실리콘 기판의 표면의 상기 추가부에 제공된 상기 제2 확산영역의 상부에 전도층을 증착하는 단계와; 상기 폴리실리콘 필드 평판에 접촉하는 적어도 하나의 게이트 접촉부 및 상기 제 2 와 제 3 확산영역에 접촉하는 적어도 하나의 소스접촉부를 형성하도록 상기 전도층의 부분을 패터닝하고 식각하는 단계로 이루어진 것을 특징으로하는 테미네이션 구조를 갖는 반도체소자의 제조방법.
  29. 제 28 항에 있어서, 상기 폴리실리콘 필드 평판의 일부는 상기 제 1 확산영역의 일부에 포개지는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자의 제조방법.
  30. 제 28 항에 있어서, 상기 주변개구부의 각각의 쌍 사이에 위치한 상기 폴리실리콘층의 영역은 폴리실리콘 핑거를 형성하는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자의 제조방법.
  31. 제 30 항에 있어서, 상기 폴리실리콘 핑거의 폭은 충분히 작아서 상기 주변개구부의 각각의 쌍중의 하나의 제 1 확산영역이 상기 주변개구부의 각각의 쌍중의 또 다른 하나의 제 1 확산영역에 겹쳐지는(overlap) 것을 특징으로하는 테미네이션 구조를 갖는 반도체소자의 제조방법.
  32. 제 28 항에 있어서, 상기 필드절연물질층은 상기 반도체 소자와 경계를 이루고 스트리트(street)영역을 형성하는 제 2 개구부를 포함하고, 소정의 전위에서 상기 스트리트 영역을 유지하도록 상기 폴리실리콘층은 상기 필드절연물질층의 상면에 위치하는 제 1부분 및 상기 스트리트 영역의 상면에 위치하는 제2 부분을 포함하는 등전위 링을 포함하는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자의 제조방법.
  33. 제 28 항에 있어서, 상기 필드 절연물질층을 패터닝하고 식각하는 상기 단계는 상기 다수의 주변 개구부의 상기 제 1 부분과 경계를 이루는 상기 필드절연막의 가장자리가 경사진 모양을 갖도록 상기 필드 절연물질층을 등방성으로 식각하는 것을 포함하는 것을 특징으로하는 테미네이션 구조를 갖는 반도체소자의 제조방법.
  34. 제 33 항에 있어서, 제1 및 제2 도전형 불순물을 주입하는 단계는 상기 필드 절연물질층의 상기 경사진 가장자리를 통하여 상기 불순물을 주입하는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자의 제조방법.
  35. 제 33 항에 있어서, 상기 상기 폴리실리콘 필드 평판은 상기 필드 절연물질층의 상기 경사진 가장자리위로 연장형성되는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자의 제조방법.
  36. 제 28항에 있어서, 상기 제 1 도전형은 P-형이고 상기 제 2 도전형은 N-형인 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자의 제조공정.
  37. 제 28항에 있어서, 상기 제 1 도전형은 N-형이고 상기 제 2 도전형은 P-형인 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자의 제조공정.
  38. 제 37 항에 있어서, 상기 폴리실리콘 필드 평판은 상기 폴리실리콘 층의 상기 이격된 개구부의 상기 제 1부분과 연결되는 상기 필드 절연물질층의 가장자리위로 연장형성되는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자의 제조방법.
  39. 제 28 항에 있어서, 상기 다수의 이격된 개구부 각각은 상기 필드 절연물질층의 상기 나머지부분의 상면에 형성된 각각의 제 2 부분을 포함하는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자의 제조방법.
  40. 제 28 항에 있어서, 상기 게이트 절연물질층은 이산화막인 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자의 제조방법.
  41. 제 38 항에 있어서, 상기 폴리실리콘 필드 평판은 상기 게이트 절연물질층의 일부의 상부에 더 연장형성되는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자의 제조방법.
  42. 실리콘 기판의 상면에 형성되고 그 속에 적어도 하나의 개구부와 적어도 하나의 나머지 부분을 갖는 필드절연물질층과; 상기 필드절연물질층의 상기 적어도 하나의 개구부내의 상기 실리콘기판의 상면에 형성된 게이트 절연물질층; 상기 필드절연물질층의 나머지부분과 상기 게이트 절연물질층의 상면에 증착되고, 상기 게이트절연물질층의 상면에 형성되고 상기 필드절연물질층의 상기 나머지부분에 인접한 하나의 개별적인 제 1 부분을 갖는 다수의 주변개구부를 포함하는 다수의 이격된 개구부를 포함하고, 그의 일부는 상기 필드산화물질층의 상면에는 폴리실리콘 필드 평판을 정의하는 폴리실리콘층과; 상기 폴리실리콘층의 상기 주변개구부의 상기 개별적인 제 1부분의 하면에 위치한 상기 실리콘 기판의 표면영역에 제1 도전형의 불순물을 주입하여 형성된 제 1 확산영역과, 상기 제 1 도전형과 반대되는 제 2 도전형의 불순물을 상기 실리콘 기판의 상기 해당 표면영역에 주입하여 형성된 제 2 확산영역과, 상기 제 1 도전형을 상기 실리콘기판의 표면영역에 주입하고, 상기 제 2 확상영역이 상기 제 3 확산영역보다 낮은 최종깊이를 갖고, 상기 제 1 확산영역은 상기 제 3 확산영역보다 깊고 넓으며 더 낮은 농도를 갖게 하도록 한 제3 확산영역과; 상기 폴리실리콘 필드 평판의 표면영역의 하면을 노출시키는 제 1 개구부 및 상기 실리콘기판의 상기 표면영역의 각각의 하면영역을 노출시키는, 여기서 상기 실리콘기판의 상기 표면영역의 하면영역은 상기 제 2 확산영역의 깊이보다 깊게 형성된 홈을 포함하며 상기 제 2 구멍은 상기 실리콘기판의 상기 표면영역의 상기 하면영역에 인접하여 둘러싸는 상기 실리콘기판 표면의 추가부를 노출시키는 겹치는 절연층; 상기 겹치는 절연층의 상측과 상기 겹치는 절연층의 제 1 및 제 2 개구부에 증착되고, 상기 폴리실리콘 필드 평판에 접촉하는 적어도 하나의 게이트 접촉부와 상기 홈의 바닥에 제공되는 제 3 확산영역 및 상기 홈의 상측과 상기 실리콘 기판 표면의 상기 추가부에 제공되는 제 2 확산영역에 접촉하는 적어도 하나의 소스 접촉부로 구성되는 전도층을 포함하여 구성되는 것을 특징으로 하는 터미네이션 구조를 갖는 반도체소자.
  43. 제 42 항에 있어서, 상기 폴리실리콘 필드 평판의 일부는 상기 제 1 확산영역의 일부에 포개지는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자.
  44. 제 42 항에 있어서, 상기 주변개구부의 각각의 쌍 사이에 위치한 상기 폴리실리콘층의 영역은 폴리실리콘 핑거를 형성하는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자.
  45. 제 44 항에 있어서, 상기 폴리실리콘 핑거의 폭은 충분히 작아서 상기 주변개구부의 각각의 쌍중의 하나의 제 1 확산영역이 상기 주변구멍의 각각의 쌍중의 또다른 하나의 제 1 확산영역에 겹쳐지는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자.
  46. 제 42 항에 있어서, 상기 필드절연물질층은 상기 반도체 소자와 경계를 이루고 스트리트(street) 영역을 형성하는 제 2 개구부를 포함하고, 소정의 전위에서 상기 스트리트 영역을 유지하도록 상기 폴리실리콘층은 상기 필드절연물질층의 상면에 위치하는 제1 부분 및 상기 스트리트 영역의 상면에 위치하는 제 2 부분을 포함하는 등전위 링을 포함하는 것을 특징으로하는 터미네이션 구조.
  47. 제 42 항에 있어서, 상기 상기 폴리실리콘 필드 평판은 상기 필드 절연물질층의 상기 경사진 가장자리위로 연장형성되는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자.
  48. 제 48항에 있어서, 상기 제 1 도전형 P-형이고 상기 제 2 도전형은 N-형인 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자.
  49. 제 42 항에 있어서, 상기 제 1 도전형은 N-형이고 상기 제 2 도전형은 P-형인 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자.
  50. 제 49 항에 있어서, 상기 폴리실리콘 필드 평판은 상기 폴리실리콘층의 상기 이격된 개구부의 상기 제 1부분과 연결되는 상기 필드 절연물질층의 가장자리위로 연장형성되는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자.
  51. 제 42 항에 있어서, 상기 다수의 이격된 개구부의 각각은 상기 필드 절연물질층의 상기 나머지부분의 상면에 형성된 각각의 제 2 부분을 포함하는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자.
  52. 제 42 항에 있어서, 상기 게이트 절연물질층은 이산화막인 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자.
  53. 제 49 항에 있어서, 상기 폴리실리콘 필드평판은 상기 게이트 절연물질층 일부의 상부로 더 연장형성되는 것을 특징으로하는 터미네이션 구조를 갖는 반도체소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960045804A 1995-10-11 1996-10-11 반도체 소자의 터미네이션 구조 및 그 제조방법 KR100214408B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US507695P 1995-10-11 1995-10-11
US60/005,076 1995-10-11
JP60/005,076 1995-10-11
US668895P 1995-11-14 1995-11-14
JP60/006,688 1995-11-14
US60/006,688 1995-11-14

Publications (2)

Publication Number Publication Date
KR970024163A true KR970024163A (ko) 1997-05-30
KR100214408B1 KR100214408B1 (ko) 1999-08-02

Family

ID=26673893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045804A KR100214408B1 (ko) 1995-10-11 1996-10-11 반도체 소자의 터미네이션 구조 및 그 제조방법

Country Status (8)

Country Link
US (1) US5940721A (ko)
JP (1) JP3069054B2 (ko)
KR (1) KR100214408B1 (ko)
DE (1) DE19641838A1 (ko)
FR (1) FR2739976B1 (ko)
GB (1) GB2306249B (ko)
IT (1) IT1285780B1 (ko)
SG (1) SG47184A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6022790A (en) * 1998-08-05 2000-02-08 International Rectifier Corporation Semiconductor process integration of a guard ring structure
US6355508B1 (en) 1998-09-02 2002-03-12 Micron Technology, Inc. Method for forming electrostatic discharge protection device having a graded junction
US7098506B2 (en) 2000-06-28 2006-08-29 Renesas Technology Corp. Semiconductor device and method for fabricating the same
JP2000196075A (ja) * 1998-12-25 2000-07-14 Hitachi Ltd 半導体装置及びその製造方法
US6642558B1 (en) * 2000-03-20 2003-11-04 Koninklijke Philips Electronics N.V. Method and apparatus of terminating a high voltage solid state device
US6833984B1 (en) 2000-05-03 2004-12-21 Rambus, Inc. Semiconductor module with serial bus connection to multiple dies
US6781203B2 (en) * 2001-11-09 2004-08-24 International Rectifier Corporation MOSFET with reduced threshold voltage and on resistance and process for its manufacture
US6744117B2 (en) * 2002-02-28 2004-06-01 Motorola, Inc. High frequency semiconductor device and method of manufacture
US6721189B1 (en) * 2002-03-13 2004-04-13 Rambus, Inc. Memory module
JP2003318395A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
US20050259368A1 (en) * 2003-11-12 2005-11-24 Ted Letavic Method and apparatus of terminating a high voltage solid state device
JP5128100B2 (ja) * 2006-09-29 2013-01-23 三菱電機株式会社 電力用半導体装置
JP2007036299A (ja) * 2006-11-13 2007-02-08 Renesas Technology Corp 半導体装置及びその製造方法
JP5353093B2 (ja) * 2008-07-15 2013-11-27 株式会社デンソー 半導体装置の製造方法
US20110084332A1 (en) * 2009-10-08 2011-04-14 Vishay General Semiconductor, Llc. Trench termination structure
US9269765B2 (en) 2013-10-21 2016-02-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having gate wire disposed on roughened field insulating film
US9543208B2 (en) 2014-02-24 2017-01-10 Infineon Technologies Ag Method of singulating semiconductor devices using isolation trenches

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3012430A1 (de) * 1980-03-31 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Planare halbleiteranordnung mit erhoehter durchbruchsspannung
US4414560A (en) * 1980-11-17 1983-11-08 International Rectifier Corporation Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
EP0087155B1 (en) * 1982-02-22 1991-05-29 Kabushiki Kaisha Toshiba Means for preventing the breakdown of an insulation layer in semiconductor devices
US4532534A (en) * 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
US4966858A (en) * 1989-11-02 1990-10-30 Motorola, Inc. Method of fabricating a lateral semiconductor structure including field plates for self-alignment
US5240872A (en) * 1990-05-02 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions
JP2934325B2 (ja) * 1990-05-02 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
IT1254799B (it) * 1992-02-18 1995-10-11 St Microelectronics Srl Transistore vdmos con migliorate caratteristiche di tenuta di tensione.
US5430324A (en) * 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
IT1272567B (it) * 1992-09-15 1997-06-23 Int Rectifier Corp Dispositivo transistore di potenza, dotato di una regione ultraprofonda a concentrazione maggiorata
TW290735B (ko) * 1994-01-07 1996-11-11 Fuji Electric Co Ltd
JP2870402B2 (ja) * 1994-03-10 1999-03-17 株式会社デンソー 絶縁ゲート型電界効果トランジスタ

Also Published As

Publication number Publication date
ITMI962099A1 (it) 1998-04-10
FR2739976B1 (fr) 1999-04-02
GB2306249A (en) 1997-04-30
KR100214408B1 (ko) 1999-08-02
DE19641838A1 (de) 1997-06-05
IT1285780B1 (it) 1998-06-18
SG47184A1 (en) 1998-03-20
JP3069054B2 (ja) 2000-07-24
JPH09172175A (ja) 1997-06-30
FR2739976A1 (fr) 1997-04-18
GB2306249B (en) 1999-11-17
US5940721A (en) 1999-08-17
GB9621156D0 (en) 1996-11-27

Similar Documents

Publication Publication Date Title
KR970024163A (ko) 반도체 소자의 터미네이션 구조 및 그 제조방법(termination structure for semiconductor devices and process for manufacture thereof)
US5155574A (en) Semiconductor device
KR960030441A (ko) 전계효과트랜지스터 및 그 제조방법
US5721148A (en) Method for manufacturing MOS type semiconductor device
US5185646A (en) Semiconductor device with improved current drivability
JP2619340B2 (ja) 半導体素子の高電圧トランジスタ構造及びその製造方法
KR980006525A (ko) 반도체장치 반도체 집적 장치 및 반도체 장치의 제조방법
KR860003658A (ko) 반도체 기억장치의 제조방법
US6703665B1 (en) Transistor
KR100395879B1 (ko) 얕은 트렌치 소자분리를 갖는 반도체 장치 및 그 제조방법
KR920022546A (ko) 모오스 트랜지스터의 구조 및 그 제조방법
JP2006526287A (ja) 半導体装置のための終端構造及びこの構造の製造方法
US6563169B1 (en) Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer
US5281547A (en) Method for manufacturing a field effect transistor
KR970024267A (ko) 트렌치 DMOS 트랜지스터와 그의 제조방법(a trench DMOS and a method of fabricating the same)
KR900011011A (ko) 반도체 기억장치와 그 제조방법
KR970018525A (ko) 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same)
KR950034667A (ko) 반도체 소자 및 그 제조방법
KR100464379B1 (ko) 전력 모스 트랜지스터를 갖는 반도체소자의 제조방법
KR960026934A (ko) 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법
JPH01238174A (ja) 縦型ｍｏｓｆｅｔ
JP2978504B2 (ja) Ｍｏｓトランジスタ
KR0161737B1 (ko) 모스 전계 효과 트랜지스터의 제조방법
KR950007035A (ko) 감소된 접합용량의 반도체 장치 제조방법
JPS62211955A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030515

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee