KR950007035A - 감소된 접합용량의 반도체 장치 제조방법 - Google Patents
감소된 접합용량의 반도체 장치 제조방법 Download PDFInfo
- Publication number
- KR950007035A KR950007035A KR1019940021739A KR19940021739A KR950007035A KR 950007035 A KR950007035 A KR 950007035A KR 1019940021739 A KR1019940021739 A KR 1019940021739A KR 19940021739 A KR19940021739 A KR 19940021739A KR 950007035 A KR950007035 A KR 950007035A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- insulating film
- semiconductor substrate
- annular
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract 7
- 239000000758 substrate Substances 0.000 claims abstract 20
- 238000005530 etching Methods 0.000 claims abstract 9
- 238000000034 method Methods 0.000 claims abstract 4
- 238000001459 lithography Methods 0.000 claims abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 8
- 229920005591 polysilicon Polymers 0.000 claims 8
- 239000012535 impurity Substances 0.000 claims 7
- 235000012239 silicon dioxide Nutrition 0.000 claims 7
- 239000000377 silicon dioxide Substances 0.000 claims 7
- 229920002120 photoresistant polymer Polymers 0.000 claims 4
- 238000002955 isolation Methods 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 반도체 장치의 제조방법에서, 개구(9)는 반도체 기판(1,2,3)에 놓여진 절연막(7) 내에 형성되고 리소그래피로 얻어지는 최소폭보다 더 좁은 환형 홈(12)은 자기정합 방식으로 개구를 따라 반도체 기판내에 형성된다. 이 제조방법은 반도체 기판(1,2,3)의 주면 상에 제1절연막(7)을 형성하는 단계; 제1절연막에 개구(9)를 형성하는 단계; 개구내부의 측벽을 따라 환형 막(10)을 형성하는 단계; 환형막으로 둘러싸인 반도체 기판의 표면에 제2절연막(11)을 형성하는 단계; 반도체 기판이 환형으로 노출되도록 환형막을 제거하는 단계; 반도체 기판의 노출된 영역을 에칭하므로써, 환형홈(12)을 형성하는 단계; 환형 홈의 내부를 포함하는 반도체 기판의 주면 전체에 대해 적어도 제3절연막(13)을 포함하는 막층을 형성하는 단계로 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 및 제3B도는 본 발명의 제1실시예에 따른 반도체 장치를 설명하는 도면으로서,
제3A도는 평면도이고,
제3B도는 제3A도의 3B-3B선 단면도,
제4A도 및 제4B도는 본 발명의 제2실시예에 따른 반도체 장치를 설명하는 도면으로서,
제4A도는 평면도이고,
제4B도는 제4A도는 제4B-4B선 단면도.
Claims (8)
- 반도체 장치의 제조방법에 있어서, (ㄱ)반도체 기판(1,2,3)의 주면 상에 제1절연막(7)을 형성하는 제1절연막 형성단계; (ㄴ) 포토레지스트(photoresist)를 마스크로 사용해서 제1절연막을 에칭하므로써 상기 제1절연막에 개구(9)를 형성하는 개구 형성단계; (ㄷ)상기 개구내주의 측벽을 따라 노출된 상기 반도체 기판의 상면과 함께 환형막(10)을 형성하는 환형막 형성단계; (ㄹ)상기 환형막(10)에 의해 둘러싸인 상기 반도체 기판의 노출된 표면 상에 제2절연막(11)을 형성하는 제2절연막 형성단계; (ㅁ)상기 반도체 기판의 표면이 환형으로 노출되도록 상기 환형막을 에칭하는 환형막 에칭단계; (ㅂ)환형 홈(12)을 형성하기 위해 포토레지스트를 마스크로 사용해서 상기 반도체 기판의 환형 노출부를 에칭하는 환형 노출부 에칭단계; (ㅅ)상기 환형 홈(12)의 내부를 포함하는 상기 반도체 기판의 주면 전체에 대해 적어도 제3절연막(13)을을 포함하는 막층(13,14)을 형성하는 막층 형성단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 반도체 기판은 하부 영역으로 실리콘 기판(1), 상부 영역으로 매립영역(2)과 에피택셜(epitaxial)영역(3)에 의해 형성되고, 상기 매립영역은 실리콘 기판과 에피택셜 영역 사이에 끼워지고, 상기 제1절연막(7)은 이산화 실리콘막에 의해 형성되고, 상기 환형 막(10)은 질화실리콘 막에 의해 형성되고, 상기 제2절연막(11)은 이산화실리콘 막에 의해 형성되고, 상기 막층내에 있는 상기 제3절연막(13)은 이산화실리콘 막에 의해 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제2항에 있어서, 상기 환형 홈(12)은 상기 반도체 장치의 상기 매립영역(2)의 상면에 도달하도록 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 제1절연막 형성단계(ㄱ)에 앞서 상기 막층 형성단계(ㅅ)에서 형성되고, 절연막(5)과 매설물(6)로 채워진 소자분리홈(4)을 포토레지스트를 마스크로 사용해서 형성하는 단계를 부가로 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제4항에 있어서, 콜렉터 주입부(15)를 형성하기 위해 상기 개구(9)와 상기 소자 분리홈(4)으로 둘러싸인 상기 제1절연막(7)을 에칭하는 단계; 콜렉터 영역을 형성하기 위해 이온주입으로 콜렉터 불순물 주입부 아래의 상기 에피택셜 영역(3)으로 불순물을 주입하는 단계; 콜렉터 영역내의 상기 불순물을 매립영역(2)으로 확산시키기 위해 열처리를 행하는 단계; 베이스 폴리실리콘부(17)를 형성하기 위해 주입된 불순물과 함께 상기 개구(9)에 대해 폴리실리콘을 퇴적하는 단계; 반도체 장치 전체에 대해 이산화 실리콘 막을 형성하는 단계; 에미터 개구(19)를 형성하기 위해 상기 이산화 실리콘막(18)과 상기 베이스 폴리실리콘부(17)를 이방성으로 에칭하는 단계; 고유의 베이스 영역(21)을 형성하기 위해 상기 에미터 개구(19)를 통해 상기 반도체 기판으로 불순물을 주입하는 단계; 에미터 측벽(22)과 에미터 폴리실콘부(23)를 형성하는 단계; 에미터 영역(24)을 형성하기 위해 열처리를 행하고 동시에 외부 베이스 영역(20)을 형성하기 위해 상기 에피택셜영역(3)에 상기 베이스 폴리실리콘부(17)에 포함된 불순물을 주입하는 단계; 상기 이산화 실리콘 막(44,18)내에 이산화 실리콘막(44)과 배선 컨택트 호울(25;wiring contact hole)을 형성하는 단계; 알루미늄이 반도체 장치의 전체 표면에 대해 퇴적된 후 패터닝 하므로써 알루미늄 배선(27)을 형성하는 단계를 부가로 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제4항에 있어서, 리소그래피(lithography)에 사용되는 상기 포토레지스트의 마스크 패턴이 선택적으로 변경됨으로서 상기 환형 홈(12)은 상기 소자 분리홈(4)의 세변을 따라 중첩되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 막층(13,14)을 에치 백하는 단계; 열산화로 게이트 절연막(37)을 형성하는 단계; 상기 게이트 절연막 상에 게이트 전극(38)을 형성하기 위해 소자에 대해 폴리실리콘을 퇴적하고 패터닝하는 단계; 소스 영역(35)과 드레인 영역(36)을 형성하도록 상기 게이트 전극을 마스크로 사용해서 상기 반도체 기판으로 불순물을 주입하는 단계를 부가로 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 반도체 기판이 저항 폴리실리콘 아래의 제1부분과 상기 제1부분과 다른 제2부분으로 절연 분리되도록, 상기 반도체 기판에 놓여진 상기 막층(13,14)상에 저항 폴리실리콘부(39)를 형성하는 단계를 부가로 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5235379A JP2914117B2 (ja) | 1993-08-28 | 1993-08-28 | 半導体装置の製造方法 |
| JP93-235379 | 1993-08-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007035A true KR950007035A (ko) | 1995-03-21 |
| KR0139596B1 KR0139596B1 (ko) | 1998-07-15 |
Family
ID=16985213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940021739A KR0139596B1 (ko) | 1993-08-28 | 1994-08-27 | 감소된 접합용량의 반도체 장치 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5426067A (ko) |
| JP (1) | JP2914117B2 (ko) |
| KR (1) | KR0139596B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5895255A (en) * | 1994-11-30 | 1999-04-20 | Kabushiki Kaisha Toshiba | Shallow trench isolation formation with deep trench cap |
| KR100200297B1 (ko) * | 1995-06-30 | 1999-06-15 | 김영환 | 반도체 소자의 콘택홀 형성방법 |
| DE19632412A1 (de) * | 1996-08-05 | 1998-02-12 | Sifu Hu | Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung |
| US8269312B2 (en) | 2008-06-05 | 2012-09-18 | Rohm Co., Ltd. | Semiconductor device with resistive element |
| JP7059556B2 (ja) * | 2017-10-05 | 2022-04-26 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5956741A (ja) * | 1982-09-24 | 1984-04-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59219938A (ja) * | 1983-05-30 | 1984-12-11 | Hitachi Ltd | Ｍｏｓ形半導体装置およびその製造方法 |
| JPS6038832A (ja) * | 1983-08-12 | 1985-02-28 | Hitachi Ltd | 半導体装置とその製造方法 |
| JPS6054453A (ja) * | 1983-09-05 | 1985-03-28 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS61191043A (ja) * | 1985-02-20 | 1986-08-25 | Toshiba Corp | 半導体装置 |
| JPH0215637A (ja) * | 1988-07-04 | 1990-01-19 | Hitachi Ltd | ヘテロ接合型バイポーラトランジスタの製造方法 |
| US5004703A (en) * | 1989-07-21 | 1991-04-02 | Motorola | Multiple trench semiconductor structure method |
| US5256592A (en) * | 1989-10-20 | 1993-10-26 | Oki Electric Industry Co., Ltd. | Method for fabricating a semiconductor integrated circuit device |
| KR940006696B1 (ko) * | 1991-01-16 | 1994-07-25 | 금성일렉트론 주식회사 | 반도체 소자의 격리막 형성방법 |
| JPH05218064A (ja) * | 1991-09-30 | 1993-08-27 | Samsung Electron Co Ltd | 半導体装置の製造方法 |
| JP2608513B2 (ja) * | 1991-10-02 | 1997-05-07 | 三星電子株式会社 | 半導体装置の製造方法 |
| US5254218A (en) * | 1992-04-22 | 1993-10-19 | Micron Technology, Inc. | Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer |
-
1993
- 1993-08-28 JP JP5235379A patent/JP2914117B2/ja not_active Expired - Lifetime
-
1994
- 1994-08-18 US US08/291,998 patent/US5426067A/en not_active Expired - Fee Related
- 1994-08-27 KR KR1019940021739A patent/KR0139596B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766283A (ja) | 1995-03-10 |
| JP2914117B2 (ja) | 1999-06-28 |
| US5426067A (en) | 1995-06-20 |
| KR0139596B1 (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2744808B2 (ja) | 自己整合トランジスタの製造方法 | |
| US4306915A (en) | Method of making electrode wiring regions and impurity doped regions self-aligned therefrom | |
| KR890015391A (ko) | Mos 트랜지스터의 자기 정합 소스/드레인 컨택트의 형성방법 | |
| JPH05304297A (ja) | 電力用半導体装置およびその製造方法 | |
| KR910020895A (ko) | 고밀도집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법 | |
| KR930001484A (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
| KR960002884A (ko) | 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법 | |
| JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
| KR960039222A (ko) | 반도체장치 및 그 제조방법 | |
| JP2501806B2 (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| KR950002064A (ko) | 자기 정합된 정전 유도 트랜지스터 제조방법 | |
| KR950007035A (ko) | 감소된 접합용량의 반도체 장치 제조방법 | |
| KR0146864B1 (ko) | 반도체 장치 제조방법 | |
| US5147810A (en) | Process for producing semiconductor device | |
| KR100218538B1 (ko) | 반도체 기판 및 그 제조 방법 | |
| KR970018525A (ko) | 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same) | |
| JPH1174283A (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
| US5091323A (en) | Process for the fabrication of bipolar device | |
| KR20040044205A (ko) | 소오스/드레인을 감싸는 확산방지막을 구비하는 반도체소자 및 그 형성 방법 | |
| JP3737449B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01114042A (ja) | 半導体装置の製造方法 | |
| KR19980071823A (ko) | 반도체 집적 회로 장치 | |
| KR0147416B1 (ko) | 반도체 소자의 저장전극 제조방법 | |
| JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| KR920003557A (ko) | 반도체 장치 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020227 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |