ITMI962099A1 - Struttura di terminazione per dispositivi a semiconduttori e processo per la loro fabbricazione - Google Patents

Struttura di terminazione per dispositivi a semiconduttori e processo per la loro fabbricazione Download PDF

Info

Publication number
ITMI962099A1
ITMI962099A1 IT96MI002099A ITMI962099A ITMI962099A1 IT MI962099 A1 ITMI962099 A1 IT MI962099A1 IT 96MI002099 A IT96MI002099 A IT 96MI002099A IT MI962099 A ITMI962099 A IT MI962099A IT MI962099 A1 ITMI962099 A1 IT MI962099A1
Authority
IT
Italy
Prior art keywords
layer
polysilicon
regions
insulation material
type
Prior art date
Application number
IT96MI002099A
Other languages
English (en)
Inventor
Daniel M Kinzer
Kenneth Wagers
Original Assignee
Int Rectifier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Rectifier Corp filed Critical Int Rectifier Corp
Publication of ITMI962099A1 publication Critical patent/ITMI962099A1/it
Application granted granted Critical
Publication of IT1285780B1 publication Critical patent/IT1285780B1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Description

DESCRIZIONE
a corredo di una domanda di Brevetto d'invenzione dal titola: "STRUTTURA DI TERMINAZIONE PER DISPOSITIVI A SEMICONDUTTORI E PROCESSO PER LA LORO FABBRICAZIONE "
FONDAMENTI DELL'INVENZIONE
La presente invenzione si riferisce ai dispositivi a semiconduttori e, più in particolare, ad una struttura di terminazione per i dispositivi a saniconduttori, come i dispositivi a semiconduttori controllati da gate MOS ("a gate MOS").
I dispositivi a gate MOS sono ben noti nella tecnica e includono dispositivi come i dispositivi a gate MOS illustrati nella domanda di brevetto USA con numero di serie 08/299.533, registrata il 1° settembre 1994 (IR-1113), l'oggetto della quale è incorporato qui come riferimento. I dispositivi a gate MOS includono anche i MOSFET di potenza, i tiristor! a gate MOS, i dispositivi di disinserzione a gate e simili.
I dispositivi a gate MOS sono tipicamente formati da una pluralità di celle attive che includono celle disposte sulla periferia del chip di silicio. Le celle periferiche, quando sottoposte alla massima tensione di source-verso la drain, sono soggette al guasto a valanga fra la porzione più esterna della cella e il bordo adiacente.
E' pertanto necessario prevedere una struttura del dispositivo che eviti il guasto sulle periferie attive del chip.
Il processo di fabbricazione dei dispositivi che includono tali strutture include un certo numero di operazioni di mascheratura fotolitografica e di operazioni di allineamento di mascheratura critica, ciascuna delle quali aggiunge un tempo ed un costo di fabbricazione ed inoltre costituisce una delle possibili cause di difetti del dispositivo.
Pertanto è anche desiderabile utilizzare una struttura di terminazione che occupi un'area di superficie minima del chip e non richieda operazioni di mascheratura addizionali.
SOMMARIO DELL'INVENZIONE
La presente invenzione fornisce una struttura di terminazione che realizza la terminazione delle periferie attive di un dispositivo a semiconduttori per evitare il guasto sulle periferie del dispositivo. Una piastra di campo è formata dallo stesso strato di polisilicio che forma l'elettrodo di gate e modifica la curvatura dei campi elettrici generati nel bordo delle regioni di diffusione.
Un aspetto della presente invenzione si riferisce ad una struttura di terminazione per un dispositivo a semiconduttori e ad un processo per la fabbricazione della struttura di terminazione. Uno strato del materiale di isolamento di campo viene formato sopra un substrato di silicio. Una o più di una delle regioni dello strato di isolamento di campo è configurata e attaccata chimicamente per formare almeno un 'apertura e almeno una porzione rimanente.
Uno strato di polisilicio viene depositato nelle aperture e sopra le porzioni rimanenti dello strato di materiale di isolamento di carpo, e le porzioni selezionate dello strato di polisilicio vengono configurate e attaccate chimicamente per formare aperture distanziate. Ciascuna delle aperture distanziate ha almeno una prima parte formata in una rispettiva apertura del materiale di isolamento di carpo ed è adiacente al materiale di isolamento di carpo. Una porzione dello strato di polisilicio che è sopra lo strato di isolamento di carpo definisce una piastra di carpo di polisilicio. Le prime regioni diffuse sono formate introducendo inpurità di un primo tipo di conduttività nelle regioni superficiali del substrato di silicio che sono disposte sotto la prima parte delle aperture nello strato di polisilicio. Le seconde regioni diffuse sono formate da inpurità di un secondo tipo di conduttività, che è di tipo opposto al primo tipo di conduttività, e vengono introdotte nelle regioni superficiali del substrato di silicio. Le prime regioni diffuse sono più profonde e più larghe della seconde regioni diffuse. Viene depositato uno strato di isolamento sovrapposto e quindi le porzioni scelte vengono configurate e attaccate chimicamente per esporre le regioni superficiali sottostanti della piastra di campo di polisilicio e le aree sottostanti delle regioni superficiali del substrato di silicio. Uno strato conduttivo viene depositato sopra lo strato di isolamento e sopra le regioni superficiali della piastra di campo di polisilicio sottostanti e sopra le regioni superficiali del substrato di silicio sottostanti. Io strato conduttivo viene attaccato chimicamente per formare uno o più elettrodi che sono in contatto con la piastra di campo di polisilicio e con uno o più elettrodi che sono in contatto con le aree sottostanti delle regioni superficiali del substrato di silicio.
In accordo con questo aspetto della presente invenzione, la piastra di carpo di polisilicio può sovrapporsi alle prime regioni diffuse. Una sporgenza di polisilicio può essere realizzata in una regione localizzata fra una rispettiva coppia di aperture nello strato di polisilicio. La larghezza della sporgenza di polisilicio può essere sufficentemente piccola di modo che le prime regioni diffuse di una coppia di aperture siano sovrapposte.
Un 'apertura nel materiale di isolamento di campo può circondare il dispositivo a semiconduttori per formare una regione di bordo, ed un anello equipotenziale può essere realizzato sopra il materiale di isolamento di carpo e sopra la regione di bordo per mantenere la regione di bordo ad un potenziale predefinito.
Il materiale di isolamento di campo può essere attaccato isottopicamente per avere un bordo inclinato, e delle inpurità possono essere introdotte attraverso il bordo inclinato. Una piastra di campo di polisilicio può estendersi sopra il bordo inclinato del materiale di isolamento di campo.
Il primo tipo di conduttività può essere del tipo P e il secondo tipo di conduttività può essere del tipo N.
In alternativa il primo tipo di conduttività è il tipo N e il secondo tipo di conduttività è il tipo P. La piastra di campo di polisilicio può estendersi sopra un bordo dello strato del materiale di isolamento di campo.
Le aperture nello strato di polisilicio possono includere una seconda parte che è formata sopra la porzione rimanente dello strato del materiale di isolamento di campo. Il materiale di isolamento di campo può essere biossido di silicio, e le impurità del primo e secondo tipo di conduttività possono essere introdotte impiantando l'impurità nel substrato di silicio e quindi conficcando l'inpurità. Lo strato di isolamento sovrapposto può essere uno strato di ossido depositato a bassa temperatura.
Un altro aspetto della presente invenzione è un dispositivo a semiconduttori avente la struttura di terminazione della presente invenzione ed un processo per fabbricare il dispositivo a semiconduttori. Il dispositivo e il suo processo di fabbricazione includono uno strato di materiale di isolamento di gate che è formato sopra il substrato di silicio in almeno un’apertura dello strato del materiale di isolamento di campo.
Le aperture distanziate sono formate nello strato di polisilicio e includono aperture periferiche che hanno una prima parte formata sopra lo strato del materiale di isolamento di gate e adiacente allo strato di materiale di isolamento di campo rimanente. Le terze regioni diffuse sono anche introdotte nelle regioni superficiali del substrato di silicio. Le seconde regioni diffuse hanno una profondità finale che è inferiore a quella delle terze regioni diffuse, e le prime regioni diffuse sono più profonde e più larghe delle e hanno una concentrazione inferiore alle terze regioni diffuse. Le depressioni sono attaccate chimicamente nelle aree sottostanti delle regioni superficiali del substrato di silicio ed hanno una profondità superiore alla profondità delle seconde regioni diffuse. Altre porzioni della superficie di substrato di silicio vengono esposte adiacenti alle e perifericamente alle depressioni delle aree sottostanti. Lo strato conduttivo conprende almeno un contatto a gate che è in contatto con la piastra di campo di polisilicio e con almeno un contatto di source che è in contatto con le terze regioni diffuse nel fondo delle depressioni e con le seconde regioni diffuse nelle porzioni superiori delle depressioni e in altre porzioni .
In accordo con questo aspetto della presente invenzione, il materiale di isolamento di gate può essere biossido di silicio, e la 'piastra di campo di polisilicio può estendersi sopra una porzione dello strato di isolamento di gate.
Altre caratteristiche e vantaggi della presente invenzione diverranno evidenti dalla descrizione seguente dell'invenzione, che si riferisce ai disegni allegati.
BREVE DESCRIZIONE DEI DISEGNI
L'invenzione verrà ora descritta in maggiori dettagli nella descrizione dettagliata seguente con riferimento ai disegni allegati, nei quali: _
- La Figura 1 illustra una vista dall'alto di un dispositivo a gate MOS in accordo con una forma di realizzazione della presente invenzione;
- La Figura 2 illustra la tipologia delle celle della superficie di un dispositivo a gate MOS noto;
- La Figura 3 illustra una vista in sezione trasversale del dispositivo a gate MOS della Figura 2 eseguita lungo linea di sezione trasversale 2-2;
- La Figura 4 illustra la tipologia delle celle di una porzione delle celle attive più esterne e della regione di terminazione del dispositivo a gate MOS della Figura 1;
- La Figura 5 illustra una vista in sezione trasversale del dispositivo a gate MOS della Figura 4 eseguita lungo la linea di sezione trasversale 5-5;
- La Figura 6 illustra una vista in sezione trasversale del dispositivo a gate MOS della Figura 4 eseguita lungo la linea di sezione trasversale 6-6;
- La Figura 7 illustra una vista in sezione trasversale di una regione del dispositivo a gate MOS della Figura 1 che include un cavo bus a gate centrale;
- La Figura 8 illustra una vista ingrandita della porzione a gradini di ossido di gate della regione illustrata nella Figura 7;
- La Figura 9 è un diagramma che illustra le caratteristiche di guasto I-V di un dispositivo a canali P noto e di un dispositivo a canali P in accordo con una forma di realizzazione della presente invenzione; e
- La Figura 10 illustra una vista ingrandita di una porzione a gradini di ossido di gate di un dispositivo a canali P in accordo con una forma di realizzazione dell 'invenzione .
DESCRIZIONE DETTAGLIATA DELLE FORME DI REALIZZAZIONE PREFERITE
La presente invenzione è rivolta ad una struttura di terminazione e ad un processo di fabbricazione che possono essere usati per terminare un qualsiasi tipo di dispositivo a semiconduttori.
Tuttavia essa è particolarmente applicabile per l'uso con un dispositivo ed un processo come quello descritto nella suddetta domanda di brevetto USA con numero di serie 08/299.533.
La Figura 1 illustra una vista in pianta di una matrice di MOSFET 20, nella quale può essere incorporata la struttura di terminazione della presente invenzione. La matrice del MOSFET 20 può essere una matrice di MOSFET HEX 2,5 di potenza come viene venduta dalla Soc. International Rectifier Corporation di E1 Segundo, California. Tipicamente la matrice 20 ha una dimensione di 110 x 140 mil e ha una superficie di contatto di source 21, una piattina di gate 22 e ha i cavi bus di gate 24, 25 e 26 che si estendono da esse. Un contatto di drain (non rappresentato) è disposto sul fondo della matrice 20.
Tuttavia il dispositivo può avere una qualsiasi configurazione di giunzioni desiderata che definisce un dispositivo controllato da gate MOS desiderato. La Figura 2 e la Figura 3, che è una sezione trasversale della Figura 2 eseguita lungo la linea di sezione trasversale 2-2, illustrano una configurazione di giunzione tipica che può essere usata come nell'area evidenziata da un cerchio della Figura 1 marcata "Figure 2 e 3", vale a dire quella della domanda contemporanea suddetta con numero di serie 08/299.533. Le Figure 2 e 3 illustrano una serie degli elementi MOSFET cellulari esagonali distanziati collegati in parallelo che sono realizzati entro una regione N- 30 formata in modo epitassiale e che includono regioni di diffusione di base o dei canali P<- >40 e 41, ciascuna delle quali contiene una regione di source N<+ >51 e una regione P<+ >50 che è disposta sotto le regioni di source N<+>. il canale P- invertibile 52 è disposto sotto uno strato di ossido di gate 31 ed uno strato di gate di polisilicio 32 illustrato nella Figura 3.
Uno strato di ossido ottenuto a bassa temperatura (LTO) 80, 82, 83 (LTO) è sovrapposto ed isola i segmenti del polisilicio della gate 32 per evitare che il polisilicio 32 si colleghi alle source N<+ >tramite il metallo di suorce (alluminio) 84.
Il processo che forma la configurazione di giunzione illustrata nelle Figure 2 e 3 è descritto similarmente nella suddetta domanda contemporanea con numero di serie 08/299.533. In accordo con una forma di realizzazione descritta qui, il corpo N<- >30 illustrato nella Figura 3 può essere uno strato epitassiale depositato sopra un substrato N<+ >(non rappresentato). Uno strato di isolamento di gate 31 viene formato sopra il corpo N<- >30 e può essere uno strato di biossido di silicio depositato per via termica. Lo strato di ossido di gate 31 viene quindi coperto, a sua volta, da uno strato di polisilicio 32.
Uno strato di materiale fotoresistente viene quindi depositato sopra lo strato di polisilicio e configurato utilizzando una opportuna operazione di mascheratura fotolitografica. Le aperture sono formate attraverso il materiale fotoresistente sulla superficie dello strato di polisilicio 32. Dopo la formazione delle aperture nello strato di materiale fotoresistente, un attacco chimico anisatropo viene utilizzato per attaccare chimicamente le porzioni esposte di polisilicio. L'attacco chimico è abbastanza selettivo da rimuovere le porzioni di polisilicio esposte ma si arresta prima di rimuovere completamente l'ossido in una qualsiasi posizione del wafer. Successivamente può essere rimosso il biossido di silicio esposto sottostante, se desiderato, con un attacco chimico umido isotropico. Tuttavia è anche possibile lasciare l'ossido di gate per la maggior parte intatto in questo stadio del processo e successivamente impiantare droganti con un'energia sufficientemente elevata da penetrare nell'ossido di gate.
Successivamente un impianto viene eseguito attraverso le finestre del polisilicio e utilizzando boro cerne specie da inpiantare. Dopo questa operazione di inpianto, il materiale fotoresistente 33 viene strappato e gli inpianti di tipo P vengono conficcati per formare le regioni di tipo P 40 e 41. Quindi una dose di arsenico o fosforo N<+ >relativamente elevata viene inpiantata attraverso le finestre di polisilicio, e, successivamente, una dose di boro P<+ >viene impiantata attraverso le finestre.
Successivamente uno strato di ossido depositato a bassa temperatura ("LIO") 80, 82, 83 viene depositato sulla superficie del wafer, e quindi gli inpianti di N<+ >e P<+ >vengono conficcati per formare le regioni 50 e 51. Lo strato N<+ >sarà più sottile dello strato P<+ >50 di una quantità scelta dal progettista e determinata dalle specie e dosi utilizzate.
Un altro strato di materiale fotoresistente viene quindi applicato sopra gli strati LTO 80, 82, 83 e viene configurato tramite una seconda operazione di mascheratura per formare le aperture ,centrali piccole allineate dei dispersori disposte sull'asse di ciascuna delle celle individuali. Lo strato LTO 80, 82, 83 viene quindi attaccato chimicamente con un attacco chimico di ossido anisotropico per aprire un'apertura centrale sulla superficie di silicio.
Successivamente un altro attacco chimico anisotropico attacca la superficie di silicio esposta di modo che vengono formati fori nella superficie di silicio che penetrano negli strati N<+ >51 e raggiungono lo strato P<+ >50 in ciascuna cella. Il wafer viene quindi esposto ad un attacco chimico umido isotropico che esegue sottosquadri nello strato LTO 80, 82, 83. Quindi il materiale fotoresistente viene strappato ed un materiale di contatto di source 84, come l'alluminio, viene depositato su tutta la superficie del dispositivo per riempire le aperture dello strato LTO e le aperture del substrato di silicio e per sovrapporsi agli spallamenti di silicio esposti formati dai sottosquadri dello strato LTO . Pertanto il materiale di contatto di source 84 collega le regioni di source N<+ >alle loro rispettive regioni P<+ >sottostanti. Un contatto di drain (o anodo) (non rappresentato) può essere collegato al substrato N<+ >e può essere messo a disposizione per il collegamento su una delle superfici del chip. Se il dispositivo deve essere realizzato in un circuito IGBT, uno strato tampone N<+ >sottile e uno strato inferiore P<+ >vengono aggiunti al fondo della struttura del wafer nel modo convenzionale.
Mentre le celle possono avere una qualsiasi dimensione desiderata, le celle illustrate nella Figura 3 tipicamente hanno una larg ezza di circa 5,8 micron e una separazione tipica di circa 5,8 micron. L'apertura di contatto ha una dimensione corta di, tipicamente, circa 2 micron. Ciascuna cella può essere allungata, come illustrato, ad una dimensione orizzontale non critica.
Mentre il suddetto dispositivo è illustrato per un dispositivo a canali N-, sarà evidente alle persone esperte della tecnica che i tipi di conduttività opposta possono essere sostituiti in ciascuna regione per realizzare il dispositivo come un dispositivo a canale P. I dispositivi completi possono anche essere montati in un gruppo da montare su superficie o un gruppo da non montare su superficie come un gruppo T0220.
Le Figure 4-7 illustrano una forma di realizzazione di una nuova struttura di terminazione che è adatta per i dispositivi a canali N o P e che può essere fabbricata utilizzando le stesse fasi di procedimento che sono usate per realizzare le celle illustrate nelle Figure 2 e 3.
L'area evidenziata con cerchio della Figura 1, marcata "Figure 4, 5 e 6" conprende la struttura di terminazione del cavo bus di gate 24 della Figura 1. L'area evidenziata con cerchio della Figura 1, marcata "Figura 7" comprende la struttura di terminazione dei cavi bus di gate 25 e 26.
Con riferimento dapprima alla Figura 4, sono illustrate due delle celle 100 e 101 dell'area attiva completa ultime o più esterne. La Figura 4 illustra queste celle con la soninità dello strato di polisilicio 31 esposta di modo che siano illustrate la source N<+ >102 e gli strati P<+ >delle celle. Le celle dell'area attiva 100 e 101 sono illustrate nella Figura 6 in una vista in sezione trasversale della Figura 4 eseguita lungo la linea 6-6. La Figura 6, tuttavia, illustra anche lo strato di ossido depositato a bassa temperatura sovrapposto ed anche il contatto di source 84 e il cavo bus di gate 24.
Le celle attive 100 e 101 sono adiacenti alle semicelle di ter inazione 103 e 104, illustrate nelle Figure 4 e 5, che sono formate durante le stesse operazioni di processo che formano le celle 100 e 101. La Figura 5 è una vista in sezione trasversale della Figura 4 eseguita lungo la linea 5-5.
Uno strato di ossido di carpo 110, illustrato nelle Figure 5 e 6, è formato sopra il corpo di tipo N prima del processo descritto nella suddetta domanda con numero di serie 08/299.533. Uno strato di materiale fotoresistente viene depositato sopra l'ossido di campo e quindi configurato usando un'opportuna operazione di mascheratura fotolitografica per formare aperture sullo strato di ossido di carpo. Le porzioni esposte dell'ossido di carpo vengono quindi attaccate chimicamente per esporre le aree attive del dispositivo. Preferibilmente un attacco chimico umido isotropico viene utilizzato per fare in modo che i bordi dell'ossido di campo abbiano un profilo inclinato.
Tuttavia può anche essere usato un processo di attacco chimico anisotropo. Lo strato di ossido di gate viene quindi depositato sopra le aree di dispositivo attivo, ed uno strato di polisilicone viene quindi depositato sopra l'ossido di gate e sopra gli strati di ossido di campo. Il dispositivo viene quindi lavorato nel modo descritto sopra.
Lo strato di ossido di campo 110 serve come uno strato isolante fra il cavo bus di gate e il substrato di silicio. Il bordo dell'ossido di campo 110 si combina anche con il bordo del polisilicio dell'area attiva per servire come una finestra di diffusione per definire le porzioni P-, N<+ >e P<+ >delle semicelle di terminazione 103 e 104 che, in parte, stanno sotto l'ossido di campo 110. La superficie superiore dell'ossido di campo 110 è anche coperta parzialmente con una striscia di polisilicio 32a che viene depositata e configurata nelle stesse operazioni di processo della gate di polisilicio principale 32 dell'area attiva.
Come illustrato nella Figura 6, le sporgenze strette 32b dello strato di polisilicio si estendono dalla nervatura principale 32 dello strato di polisilicio e si collegano alla striscia 32a. La larghezza delle sporgenze dovrebbe essere minimizzata per permettere che le regioni P<- >si diffondono assieme sotto le sporgenze 32b e formino una regione ininterrotta nel bordo del chip (2 /um di larghezza per esempio). Le separazioni più larghe provocano una tensione a valanga più bassa. La striscia 32a è, a sua volta, collegata al cavo bus di gate 24 che è semplicemente una striscia isolata dello stesso strato di metallo che viene depositato per formare il contatto di source 84.
Lo strato LTO illustrato nelle Figure 5 e 6 viene depositato nello stesso tempo dello strato LTO 80, 82, 83 della Figura 3. Un anello equipotenziale di polisilicio (anello EQR) 32C è anche formato durante la formazione del polisilicio 32 di area attiva ma è sovrapposto al bordo dell'ossido di campo 110, come illustrato. L'anello EQR è anche in contatto con lo strato di ossido di gate disposto sopra la regione adiacente al bordo per evitare la formazione di un canale di inversione, che può provocare una corrente dispersa. Esso è collegato alla regione di bordo che è tipicamente al potenziale di drain.
La Figura 7 illustra il modo nel quale la struttura di terminazione delle Figure 4, 5 e 6 può essere applicata alle semicelle di terminazione che sono adiacenti al cavo bus di gate 25 o 26 disposto all'interno della matrice. Pertanto le semicelle di terminazione 140 e 141, che sono simili alle celle 103 e 104 illustrate nelle Figure 4 e 5, sono terminate da una struttura simile al lato simmetrico sinistro, rispetto al cavo bus 24, delle Figure 5 e 6.
In accordo con una caratteristica importante dell'invenzione e come illustrato nelle Figure 5 e 7 la piastra di polisilicio 32a dovrebbe essere vicina a, e in modo ottimale sovrapporsi al bordo della regione di base P<- >delle celle del terminale 103, 104 o 140, 141. Il polisilicio agisce come una piastra di campo per disperdere all'esterno il campo elettrico prodotto nelle celle di bordo. Una separazione di diversi micron fra il bordo della regione di base P<- >e la piastra di campo è ancora accettabile, ma provocherà una tensione di guasto che si riduce quando aumenta la separazione.
La Figura 8 illustra una vista ingrandita della regione di bordo dell'ossido di campo 110, Come descritto sopra, l'ossido di carpo è preferibilmente attaccato chimicamente in modo isotropico e il bordo dell'ossido di campo pertanto ha un profilo inclinato.
Questa inclinazione 200 nell'ossido di carpo è vantaggiosa per i dispositivi a canali N<- >in quanto la regione P<+ >impiantata in profondità è parzialmente inpiantata attraverso 1'inclinazione e circonda la source per raggiungere la superficie. L'inclinazione allarga anche il profilo nella regione P<- >che è anche parzialmente impiantata attraverso l'inclinazione. Questi profili delle regioni P<- >e P<+ >evitano la dispersione di canali e riducono la resistenza di base delle celle di bordo.
Come indicato sopra, la struttura di terminazione della presente invenzione è anche applicabile ai dispositivi a canali P.
Più in particolare una regione di source P<+ >viene sostituita con la regione di source N<+ >illustrata nella Figura 8, una regione N<+ >è sostituita al posto della regione P<+>, una regione di base N<- >è sostituita al posto della regione di base P-, e viene usato un substrato di tipo P. Quando la struttura di terminazione viene usata con i dispositivi a canali P, tuttavia, è stato rilevato che il dispositivo a canali P ha una caratteristica di guasto I-V "lenta" illustrata dalla curva 90 della Figura 9. La caratteristica di guasto lenta è provocata in parte dall'angolo improvviso formato dall'intersezione del polisilicio e delle maschere di ossido di campo. Questo riduce la concentrazione di drogaggio di picco della regione di base N<- >negli angoli, cosa che a sua volta provoca un guasto prematuro per foratura passante. Questo effetto è ulteriormente rinforzato dall'inclinazione dell'ossido, che permette che la regione di source impiantata P<+ >si estenda ulteriormente sotto l'ossido.
Per indirizzarsi sul problema e in accordo con un altro aspetto della presente invenzione, lo strato di polisilicio 32a viene fatto estendere leggermente sopra il bordo dell'ossido di campo 110 (di circa 0,5 micron) per "squadrare" lo spailamento della inclinazione dell'ossido di campo 200 come illustrato nella Figura 10. Sebbene sia illustrato un dispositivo a canali P-, l'estensione del polisilicio è anche vantaggiosa per i dispositivi a canali N-. L'estensione di polisilicio inoltre maschera l'introduzione di droganti nel substrato per la porzione della cella illustrata.
E' stato rilevato che questo progetto evita il guasto limitato, particolarmente per i dispositivi a canali P, e provoca una caratteristica di guasto più squadrata illustrata dalla curva tratteggiata 91 nella Figura 9.
L'estensione del polisilicio può variare fra zero e diversi micron ma, opzionalmente, dovrebbe essere la più piccola possibile in base alle norme di progetto in quanto estensioni più elevate provocano maggiore sollecitazione di campo nel gradino fra l'ossido di gate e l'ossido di campo. Questa sollecitazione può ridurre l 'affidabilità della terminazione a causa dell'iniezione a caldo del collegamento portante e del guasto del dielettrico dipendente dal tempo. Essa provoca anche una caratteristica I-V "deviente", nella quale il dispositivo si porta a valanga in una tensione ridotta e quindi aumenta gradualmente la tensione quando i collegamenti portanti vengono iniettati ed intrappolati nell'ossido nel punto di sollecitazione.
Sebbene la presente invenzione sia stata descritta in relazione alle sue forme di realizzazione particolari, molte altre varianti e modifiche e altri usi diverranno evidenti alle persone sperte della tecnica. Pertanto si preferisce che la presente invenzione sia limitata non dalla rivelazione .specifica illustrata qui ma solo dalle rivendicazioni allegate.

Claims (53)

  1. RIVENDICAZIONI 1. Un processo per fabbricare una struttura di terminazione di un dispositivo a semiconduttori, il detto processo conprendendo le operazioni di: - formare uno strato di materiale di isolamento di campo sopra un substrato di silicio; - configurare e attaccare chimicamente almeno una regione scelta del detto strato di materiale di isolamento di campo per formare almeno un'apertura nel detto strato di materiale di isolamento di campo e almeno una porzione rimanente; - depositare uno strato di polisilicio in almeno una detta apertura del detto strato del materiale di isolamento di campo e sopra la detta porzione rimanente del detto strato del materiale di isolamento di campo; - configurare e attaccare chimicamente porzioni scelte del detto strato di polisilicio per formare una pluralità di aperture distanziate nel detto strato di polisilicio, ciascuna avente almeno un rispettiva prima parte formata in almeno una detta apertura del detto strato di materiale di isolamento di campo ed adiacente alla detta porzione rimanente di detto strato di materiale di isolamento di campo, una porzione del detto strato di polisilicio che è sopra il detto strato del materiale di isolamento di campo definendo una piastra di campo di polisilicio; - introdurre inpurità di un primo tipo di conduttività nelle regioni superficiali del detto substrato di silicio disposto sotto la detta rispettiva prima parte delle dette aperture plurime nel detto strato di polisilicio per formare le prime regioni diffuse; - introdurre impurità di un secondo tipo di conduttività che è di tipo di conduttività opposta al detto primo tipo di conduttività nelle dette regioni superficiali corrispondenti del detto substrato di silicio per formare le seconde regioni diffuse, le dette prime regioni diffuse essendo più profonde e più larghe delle dette seconde regioni diffuse; - depositare uno strato di isolamento sovrapposto; - configurare e attaccare chimicamente porzioni selezionate del detto strato di isolamento sovrapposto per formare in esse le prime aperture che espongono le regioni superficiali sottostanti della detta piastra di campo di polisilicio ed le seconde aperture che espongono le rispettive aree sottostanti delle dette regioni superficiali del detto substrato di silicio; - depositare uno strato conduttivo sopra il detto strato di isolamento sovrapposto e sopra le dette regioni superficiali sovrapposte della detta piastra di carpo di polisilicio e sopra le dette aree sottostanti delle dette regioni superficiali del detto substrato di silicio; e - configurare e attaccare chimicamente porzioni del detto strato conduttivo per formare almeno un elettrodo che è in contatto con la detta piastra di carpo di polisilicio e con almeno un elettrodo che è in contatto con le dette aree sottostanti delle dette regioni superficiali del detto substrato di silicio.
  2. 2. Il metodo della rivendicazione 1, nel quale una porzione della detta piastra di campo di polisilicio è sovrapposta ad una porzione delle dette prime regioni diffuse.
  3. 3. Il metodo della rivendicazione 1, nel quale una regione del detto strato di polisilicio disposto fra Una coppia rispettiva delle dette aperture distanziate forma una sporgenza di polisilicio.
  4. 4. Il metodo della rivendicazione 3, nel quale la larghezza della detta sporgenza di polisilicio è sufficientemente piccola di modo che la prima regione diffusa di un 'apertura della detta coppia rispettiva di aperture distanziate si sovrapponga alla prima regione diffusa di un'altra apertura della detta detta coppia di rispettive aperture distanziate.
  5. 5. Il metodo della rivendicazione 1, nel quale il detto strato di materiale di isolamento di campo include una seconda apertura che delimita il detto dispositivo a semiconduttori e forma una regione di bordo, il detto strato di polisilicio include un anello equipotenziale avente una prima porzione disposta sopra il detto strato di materiale di isolamento di campo e una seconda porzione disposta sopra la detta regione di bordo per mantenere la detta regione di bordo ad un potenziale predeterminato.
  6. 6. Il metodo della rivendicazione 1, nel quale la detta operazione di configurare e attaccare chimicamente il detto strato di materiale di isolamento di campo include l'attacco chimico isotropico del detto materiale di isolamento di modo che un bordo del detto strato di materiale di isolamento di carpo che delimita la detta prima parte della detta pluralità di aperture distanziate abbia una superficie inclinata.
  7. 7. Il metodo della rivendicazione 6, nel quale le dette operazioni di introdurre inpurità di un primo e secondo tipo di conduttività include l'introduzione delle dette inpurità attraverso il detto bordo inclinato nel detto strato di materiale di isolamento di campo.
  8. 8. Il metodo della rivendicazione 6, nel quale la detta piastra di campo di polisilicio si estende sopra il detto bordo inclinato nel detto strato del materiale di isolamento di campo.
  9. 9. Il metodo della rivendicazione 1, nel quale il detto primo di tipo di conduttività è di tipo P e il detto secondo tipo di conduttività è di tipo N.
  10. 10. Il metodo della rivendicazione 1, nel quale il detto primo di tipo di conduttività è di tipo N e il detto secondo tipo di conduttività è di tipo P.
  11. 11. Il metodo della rivendicazione 10, nel quale la detta piastra di carpo di polisilicio si estende sopra un bordo nel detto strato di materiale di isolamento di carpo che si collega con la detta prima parte delle dette aperture distanziate nel detto strato di polisilicio.
  12. 12. Il metodo della rivendicazione 1, nel quale ciascuna apertura della detta pluralità di aperture distanziate include una rispettiva seconda parte formata sopra la detta porzione rimanente del detto strato di materiale di isolamento di campo.
  13. 13. Il metodo della rivendicazione 1, nel quale il detto materiale di isolamento di campo è biossido di silicio.
  14. 14. Il metodo della rivendicazione 1, nel quale le dette operazioni di introdurre inpurità del detto primo e secondo tipo di conduttività includono l'impianto di ciascuna delle dette impurità entro il detto substrato di silicio e quindi lo spostamento in profondità delle dette impurità.
  15. 15. Il metodo della rivendicazione 1, nel quale il detto strato di isolamento sovrapposto è uno strato di ossido applicato a bassa temperatura.
  16. 16. Una struttura di terminazione per un dispositivo a semiconduttori, la detta struttura di terminazione comprendendo: - uno strato di materiale di isolamento di campo formato sopra un substrato di silicio ed avente almeno un'apertura in esso e almeno una porzione rimanente; - uno strato di polisilicio depositato in almeno una detta apertura nel detto strato di materiale di isolamento di campo e sopra la detta porzione rimanente del detto strato del materiale di isolamento di campo, il detto strato di polisilicio conprendendo una pluralità di aperture distanziate formate in esso, ciascuna -avente almeno una rispettiva prima parte formata in almeno una detta apertura del detto strato del materiale di isolamento di campo e adiacente alla detta porzione rimanente del detto strato di materiale di isolamento di campo, una porzione del detto strato di polisilicone che è sopra il detto strato di materiale.di isolamento di campo definendo una piastra di campo di polisilicio; - le prime regioni diffuse formate dalle inpurità di un primo tipo di conduttività introdotte nelle regioni superiiciali del detto substrato di silicio disposte sotto la detta rispettiva prima parte delle dette aperture multiple nel detto strato di polisilicio; - le seconde regioni diffuse formate dalle inpurità di un secondo tipo di conduttività, che è di tipo di conduttività opposta al detto primo di conduttività, introdotte nelle dette regioni superficiali corrispondenti del detto substrato di silicio, le dette prime regioni diffuse essendo più profonde e più larghe della dette seconde regioni diffuse; - uno strato di isolamento sovrapposto avente le prime aperture formate su di esso che espongono le regioni superficiali sottostanti della detta piastra di campo di polisilicio ed avente le seconde aperture che espongono le aree rispettive sottostanti delle dette regioni superficiali del detto substrato di silicio; e - uno strato conduttivo depositato sopra il detto strato di isolamento sovrapposto e nelle dette prima e seconda apertura nel detto strato di isolamento sovrapposto e che comprende almeno un elettrodo che è in contatto con la detta piastra di campo di polisilicio e almeno un elettrodo che è in contatto con le dette aree sottostanti delle dette regioni superficial del detto substrato di silicio.
  17. 17. Il dispositivo della rivendicazione 16, nel quale una porzione della detta piastra di campo di polisilicio è sovrapposta ad una porzione delle dette prime regioni diffuse.
  18. 18. Il dispositivo della rivendicazione 16, nel quale una regione del detto strato di polisilicio disposta fra una coppia rispettiva delle dette aperture distanziate forma una sporgenza di polisilicio.
  19. 19. Il dispositivo della rivendicazione 18, nel quale la larghezza della detta sporgenza di polisilicio è sufficientemente piccola di modo che la prima regione diffusa di un'apertura della detta coppia rispettiva di aperture distanziate si sovrappone alla prima regione diffusa della seconda apertura della detta detta coppia di aperture distanziate rispettive.
  20. 20. Il dispositivo della rivendicazione 16, nel quale il detto strato di materiale di isolamento di campo include una seconda apertura che delimita il detto dispositivo a semiconduttori e forma una regione di bordo, il detto strato di polisilicio include un anello equipotenziale avente una prima porzione disposta sopra il detto strato di materiale di isolamento di campo e una seconda porzione disposta sopra la detta regione di bordo per mantenere la detta regione di bordo ad un potenziale predeterminato.
  21. 21. Il dispositivo della rivendicazione 16, nel quale la detta piastra di campo di polisilicio si estende sopra il detto bordo inclinato nel detto strato di materiale di isolamento di carpo.
  22. 22. Il dispositivo della rivendicazione 16, nel quale il detto primo di tipo di conduttività è di tipo P e il detto secondo tipo di conduttività è di tipo N.
  23. 23. Il dispositivo della rivendicazione 16, nel quale il detto primo di tipo di conduttività è di tipo N e il detto secondo tipo di conduttività è di tipo P.
  24. 24. Il dispositivo della rivendicazione 23, nel quale la detta piastra di carpo di polisilicio si estende sopra un bordo nel detto strato di materiale di isolamento di carpo che si collega con la detta prima parte delle dette aperture distanziate nel detto strato di polisilicio.
  25. 25. Il dispositivo della rivendicazione 16, nel quale ciascuna apertura della detta pluralità di aperture distanziate include una rispettiva seconda parte formata sopra la detta porzione rimanente del detto strato di materiale di isolamento di carpo.
  26. 26. Il dispositivo della rivendicazione 16, nel quale il detto materiale di isolamento di campo è biossido di silicio.
  27. 27. Il dispositivo della rivendicazione 16, nel quale il detto strato di isolamento sovrapposto è uno strato di ossido applicato a bassa temperatura.
  28. 28. Un processo di fabbricazione di un dispositivo a saniconduttori avente una struttura di terminazione, il detto processo comprendendo le operazioni di: - formare uno strato del materiale di isolamento di campo sopra un substrato di silicio; - configurare e attaccare chimicamente almeno una regione scelta del detto strato del materiale di isolamento di campo per formare almeno un'apertura nel detto strato del materiale di isolamento di campo e almeno una porzione rimanente; - formare uno strato di materiale,di isolamento di gate sopra il detto substrato di silicio in almeno una detta apertura del detto strato di materiale di isolamento di campo; - depositare uno strato di polisilicio sopra la detta porzione rimanente del detto strato del materiale di isolamento di carpo e sopra il detto strato di materiale di isolamento di gate; - configurare e attaccare chimicamente delle porzioni scelte del detto strato di polisilicio per formare una pluralità di aperture distanziate nel detto strato di polisilicio che includono una pluralità di aperture periferiche, ciascuna avente almeno una rispettiva prima parte forn ata sopra il detto strato di materiale di isolamento di gate ed adiacente alla detta porzione rimanente del detto strato del materiale di isolamento di carpo, una porzione del detto strato di polisilicio che è sopra il detto strato di materiale di isolamento di campo definendo in tal modo una piastra di campo di polisilicio; - introdurre impurità di un primo tipo di conduttività nelle regioni superficiali del detto substrato di silicio disposto sotto la detta rispettiva prima parte delle dette aperture periferiche nel detto strato di polisilicio per formare le prime regioni diffuse; - introdurre inpurità di un secondo tipo di conduttività che è di tipo di conduttività opposta al detto primo tipo di conduttività nelle dette regioni superficiali corrispondenti del detto substrato di silicio per formare le seconde regioni diffuse; - introdurre inpurità del detto primo tipo di conduttività nelle dette regioni stperficiali del detto substrato di silicio per formare le terze regioni diffuse; le dette seconde regioni diffuse avendo una profondità finale che è inferiore a quella delle dette terze regioni diffuse, le dette prime regioni diffuse essendo più profonde e più larghe delle e avendo una concentrazione inferiore a quella delle dette terze regioni diffuse; - depositare uno strato di isolamento sovrapposto; - configurare e attaccare chimicamente porzioni selezionate del detto strato di isolamento sovrapposto per formare le prime aperture nel detto strato di isolamento sovrapposto che espongono le regioni superficiali sottostanti della detta piastra di campo di polisilicio e le seconde aperture che espongono le rispettive aree sottostanti delle dette regioni superficiali del detto substrato di silicio ed aventi pareti laterali; - attaccare chimicamente le depressioni nelle dette aree sottostanti delle dette regioni superf iciali del detto substrato di silicio ad una profondità superiore alla profondità delle dette seconde regioni diffuse; - attaccare chimicamente le dette pareti laterali per formare porzioni di sottosquadro che espongono ulteriori porzioni della superf icie del detto substrato di silicio che sono adiacenti alle e che circondano le dette depressioni nelle dette aree sottostanti delle dette regioni superf iciali del detto substrato di silicio; - depositare uno strato conduttivo sopra il detto strato di isolamento sovrapposto e sopra le dette regioni superf iciali sottostanti della piastra di campo di polisilicio, le dette terze regioni diffuse sul fondo delle dette depressioni e le dette seconde regioni diffuse nelle porzioni superiori delle dette depressioni e nelle dette ulteriori porzioni della superf icie del detto substrato di silicio; e - configurare e attaccare chimicamente porzioni del detto strato conduttivo per formare almeno un contatto di gate che è in contatto con la detta piastra di campo di polisilicio e con almeno un contatto di source che è in contatto con le dette seconda e terza regione diffuse.
  29. 29. Il metodo della rivendicazione 28, nel quale una porzione della detta piastra di campo di polisilicio è sovrapposta ad una porzione delle dette prime regioni diffuse.
  30. 30. Il metodo della rivendicazione 28, nel quale una regione del detto strato di polisilicio disposta fra una coppia rispettiva delle dette aperture periferiche forma una sporgenza di polisilicio.
  31. 31. Il metodo della rivendicazione 30, nel quale la larghezza della detta sporgenza di polisilicio è sufficientemente piccola di modo che la prima regione diffusa di una apertura della detta coppia rispettiva di aperture periferiche si sovrappone alla prima regione diffusa della seconda apertura della detta detta coppia di aperture periferiche rispettive.
  32. 32. Il metodo della rivendicazione 28, nel quale il detto strato di materiale di isolamento di campo include una seconda apertura che delimita il detto dispositivo a semiconduttori e forma una regione di bordo, il detto strato di polisilicio include un anello equipotenziale avente una prima porzione disposta sopra il detto strato di materiale di isolamento di carpo e una seconda porzione disposta sopra la detta regione di bordo per mantenere la detta regione di bordo ad un potenziale predeterminato.
  33. 33. Il metodo della rivendicazione 28, nel quale la detta operazione di configurare e attaccare chimicamente il detto strato di materiale di isolamento di campo include l'attacco chimico isotropico del detto materiale di isolamento di campo di modo che un bordo del detto strato di materiale di isolamento di carpo che delimita la detta prima parte della detta pluralità di aperture periferiiche abbia un profilo inclinato.
  34. 34. Il metodo della rivendicazione 33, nel quale le dette operazioni di introdurre impurità di un primo e secondo tipo di conduttività include l'introduzione delle dette impurità attraverso il detto bordo inclinato nel detto strato di materiale di isolamento di campo.
  35. 35. Il metodo della rivendicazione 33, nel quale la detta piastra di campo di polisilicio si estende sopra il detto bordo inclinato nel detto strato del materiale di isolamento di campo.
  36. 36. Il metodo della rivendicazione 28, nel quale il detto primo di tipo di conduttività è di tipo P e il detto secondo tipo di conduttività è di tipo N.
  37. 37. Il metodo della rivendicazione 28, nel quale il detto primo di tipo di conduttività è di tipo N e il detto secondo tipo di conduttività è di tipo P.
  38. 38. Il metodo della rivendicazione 37, nel quale la detta piastra di carpo di polisilicio si estende sopra un bordo nel detto strato di materiale di isolamento di campo che si collega con la detta prima parte delle dette aperture distanziate nel detto strato di polisilicio.
  39. 39. Il metodo della rivendicazione 28, nel quale ciascuna apertura della detta pluralità di aperture distanziate include una rispettiva seconda parte forn ata sopra la detta porzione rimanente del detto strato di materiale di isolamento di carpo.
  40. 40. Il metodo della rivendicazione 28, nel quale il detto strato di materiale di isolamento di gate è biossido di silicio.
  41. 41. Il metodo della rivendicazione 38, nel quale la detta piastra di campo di polisilicio si estende ulteriormente sopra una porzione del detto strato nel materiale di isolamento di gate.
  42. 42. Un dispositivo a semiconduttori avente una struttura di terminazione, il detto dispositivo comprendendo: - uno strato di materiale di isolamento di carpo formato sopra un substrato di silicio ed avente almeno un'apertura in esso e almeno una porzione rimanente; - uno strato di materiale di isolamento di gate formato sopra il detto substrato di silicio in almeno una detta apertura nel detto strato di materiale di isolamento di canpo; - uno strato di polisilicio depositato sopra la detta porzione rimanente del detto strato di materiale di isolamento di carpo e il detto strato del materiale di isolamento di carpo, il detto strato di polisilicio conprendendo una pluralità di aperture distanziate che includono una pluralità di aperture periferiche, ciascuna avente almeno una rispettiva prima parte formata sopra il detto strato di materiale di isolamento di gate ed adiacente alla detta porzione rimanente del detto strato di materiale di isolamento di campo, una porzione del detto strato di polisilicio che è sopra il detto strato del materiale di isolamento di campo definendo una piastra di campo di polisilicio; - le prime regioni diffuse formate dalle impurità di un primo tipo di conduttività introdotte nelle regioni superficiali del detto substrato di silicio disposte sotto la detta rispettiva prima parte delle dette aperture periferiche nel detto strato di polisilicio; - le seconde regioni diffuse formate dalle inpurità di un secondo tipo di conduttività, che è di tipo di conduttività opposta al detto primo di conduttività, nelle dette regioni superficiali corrispondenti del detto substrato di silicio; - le terze regioni diffuse formate dalle inpurità del detto primo tipo di conduttività introdotte nelle dette regioni superficiali del detto substrato di silicio; le dette seconde regioni diffuse avendo una profondità finale che è inferiore a qùella delle dette terze regioni diffuse, le dette prime regioni diffuse essendo più profonde e più larghe delle e avendo una concentrazione inferiore a guella delle dette terze regioni diffuse; - uno strato di isolamento sovrapposto avente le prime aperture formate su di esso che espongono le regioni superficiali sottostanti della detta piastra di campo di polisilicio ed avente le seconde aperture che espongono le aree rispettive sottostanti delle dette regioni superficiali del detto substrato di silicio; le dette aree sottostanti delle dette regioni superficiali del detto substrato di silicio avendo depressioni foniate in esse di una profondità superiore alla profondità delle dette seconde regioni diffuse; le dette seconde aperture esponendo altre porzioni della superficie del detto substrato di silicio che sono adiacenti alle e che circondano le dette depressioni nelle dette aree sottostanti delle dette regioni superficiali del detto substrato di silicio; e - uno strato conduttivo depositato sopra il detto strato di isolamento sovrapposto e nelle dette prima e seconda apertura nel detto strato di isolamento sovrapposto e che comprende almeno un contatto di gate che è in contatto con là detta piastra di campo di polisilicio e conprende almeno un contatto di source che è in contatto con le dette terze regioni diffuse nel fondo delle dette depressioni e delle dette seconde regioni diffuse sulle porzioni superiori delle dette depressioni e sulle dette altre porzioni superficiali del detto substrato di silicio.
  43. 43. Il dispositivo della rivendicazione 42, nel quale una porzione della detta piastra di campo di polisilicio è sovrapposta ad una porzione delle dette prime regioni diffuse.
  44. 44. Il dispositivo della rivendicazione 42, nel quale una regione del detto strato di polisilicio disposta fra una coppia rispettiva delle dette aperture periferiche forma una sporgenza di polisilicio.
  45. 45. Il dispositivo della rivendicazione 44, nel quale la larghezza della detta sporgenza di polisilicio è sufficientemente piccola di modo che la prima regione diffusa di un'apertura della detta coppia rispettiva di aperture periferiche si sovrapponga alla prima regione diffusa della seconda apertura della detta detta coppia di apertura periferiche rispettive.
  46. 46. Il dispositivo della rivendicazione 42, nel quale il detto strato di materiale di isolamento di campo include una seconda apertura che delimita il detto dispositivo a semiconduttori e forma una regione di bordo, il detto strato di polisilicio include un anello equipotenziale avente una prima porzione disposta sopra il detto strato di materiale di isolamento di campo e una seconda porzione disposta sopra la detta regione di bordo per mantenere la detta regione di bordo ad un potenziale predeterminato.
  47. 47. Il dispositivo della rivendicazione 42, nel quale la detta piastra di campo di polisilicio si estende sopra il detto bordo inclinato nel detto strato di materiale di isolamento di campo.
  48. 48. Il dispositivo della rivendicazione 42, nel quale il detto primo di tipo di conduttività è di tipo P e il detto secondo tipo di conduttività è di tipo N.
  49. 49. Il dispositivo della rivendicazione 42, nel quale il detto primo di tipo di conduttività è di tipo N e il detto secondo tipo di conduttività è di tipo P.
  50. 50. Il dispositivo della rivendicazione 49, nel quale la detta piastra di campo di polisilicio si estende sopra un bordo del detto strato di materiale di isolamento di campo che si collega con la detta prima parte delle dette aperture distanziate nel detto strato di polisilicio.
  51. 51. Il dispositivo della rivendicazione 42, nel quale ciascuna apertura della detta pluralità di aperture distanziate include una rispettiva seconda parte formata sopra la detta porzione rimanente del detto strato di materiale di isolamento di campo.
  52. 52. Il dispositivo della rivendicazione 42, nel quale il detto strato di materiale di isolamento di gate è biossido di silicio.
  53. 53. Il dispositivo della rivendicazione 49, nel quale la detta piastra di campo di polisilicio inoltre si estende sopra una porzione del detto strato nel materiale di isolamento di gate.
IT96MI002099A 1995-10-11 1996-10-10 Struttura di terminazione per dispositivi a semiconduttori e processo per la loro fabbricazione IT1285780B1 (it)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US507695P 1995-10-11 1995-10-11
US668895P 1995-11-14 1995-11-14

Publications (2)

Publication Number Publication Date
ITMI962099A1 true ITMI962099A1 (it) 1998-04-10
IT1285780B1 IT1285780B1 (it) 1998-06-18

Family

ID=26673893

Family Applications (1)

Application Number Title Priority Date Filing Date
IT96MI002099A IT1285780B1 (it) 1995-10-11 1996-10-10 Struttura di terminazione per dispositivi a semiconduttori e processo per la loro fabbricazione

Country Status (8)

Country Link
US (1) US5940721A (it)
JP (1) JP3069054B2 (it)
KR (1) KR100214408B1 (it)
DE (1) DE19641838A1 (it)
FR (1) FR2739976B1 (it)
GB (1) GB2306249B (it)
IT (1) IT1285780B1 (it)
SG (1) SG47184A1 (it)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6022790A (en) * 1998-08-05 2000-02-08 International Rectifier Corporation Semiconductor process integration of a guard ring structure
US6355508B1 (en) 1998-09-02 2002-03-12 Micron Technology, Inc. Method for forming electrostatic discharge protection device having a graded junction
US7098506B2 (en) * 2000-06-28 2006-08-29 Renesas Technology Corp. Semiconductor device and method for fabricating the same
JP2000196075A (ja) * 1998-12-25 2000-07-14 Hitachi Ltd 半導体装置及びその製造方法
US6642558B1 (en) * 2000-03-20 2003-11-04 Koninklijke Philips Electronics N.V. Method and apparatus of terminating a high voltage solid state device
US6833984B1 (en) 2000-05-03 2004-12-21 Rambus, Inc. Semiconductor module with serial bus connection to multiple dies
US6781203B2 (en) * 2001-11-09 2004-08-24 International Rectifier Corporation MOSFET with reduced threshold voltage and on resistance and process for its manufacture
US6744117B2 (en) * 2002-02-28 2004-06-01 Motorola, Inc. High frequency semiconductor device and method of manufacture
US6721189B1 (en) * 2002-03-13 2004-04-13 Rambus, Inc. Memory module
JP2003318395A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
US20050259368A1 (en) * 2003-11-12 2005-11-24 Ted Letavic Method and apparatus of terminating a high voltage solid state device
JP5128100B2 (ja) * 2006-09-29 2013-01-23 三菱電機株式会社 電力用半導体装置
JP2007036299A (ja) * 2006-11-13 2007-02-08 Renesas Technology Corp 半導体装置及びその製造方法
JP5353093B2 (ja) * 2008-07-15 2013-11-27 株式会社デンソー 半導体装置の製造方法
US20110084332A1 (en) * 2009-10-08 2011-04-14 Vishay General Semiconductor, Llc. Trench termination structure
US9269765B2 (en) * 2013-10-21 2016-02-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having gate wire disposed on roughened field insulating film
US9543208B2 (en) 2014-02-24 2017-01-10 Infineon Technologies Ag Method of singulating semiconductor devices using isolation trenches

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3012430A1 (de) * 1980-03-31 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Planare halbleiteranordnung mit erhoehter durchbruchsspannung
US4414560A (en) * 1980-11-17 1983-11-08 International Rectifier Corporation Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
DE3382294D1 (de) * 1982-02-22 1991-07-04 Toshiba Kawasaki Kk Mittel zum verhindern des durchbruchs einer isolierschicht in halbleiteranordnungen.
US4532534A (en) * 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
US4966858A (en) * 1989-11-02 1990-10-30 Motorola, Inc. Method of fabricating a lateral semiconductor structure including field plates for self-alignment
US5240872A (en) * 1990-05-02 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions
JP2934325B2 (ja) * 1990-05-02 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
IT1254799B (it) * 1992-02-18 1995-10-11 St Microelectronics Srl Transistore vdmos con migliorate caratteristiche di tenuta di tensione.
US5430324A (en) * 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
IT1272567B (it) * 1992-09-15 1997-06-23 Int Rectifier Corp Dispositivo transistore di potenza, dotato di una regione ultraprofonda a concentrazione maggiorata
TW290735B (it) * 1994-01-07 1996-11-11 Fuji Electric Co Ltd
JP2870402B2 (ja) * 1994-03-10 1999-03-17 株式会社デンソー 絶縁ゲート型電界効果トランジスタ

Also Published As

Publication number Publication date
SG47184A1 (en) 1998-03-20
IT1285780B1 (it) 1998-06-18
KR100214408B1 (ko) 1999-08-02
US5940721A (en) 1999-08-17
JP3069054B2 (ja) 2000-07-24
JPH09172175A (ja) 1997-06-30
FR2739976B1 (fr) 1999-04-02
DE19641838A1 (de) 1997-06-05
FR2739976A1 (fr) 1997-04-18
GB2306249B (en) 1999-11-17
KR970024163A (ko) 1997-05-30
GB9621156D0 (en) 1996-11-27
GB2306249A (en) 1997-04-30

Similar Documents

Publication Publication Date Title
ITMI962099A1 (it) Struttura di terminazione per dispositivi a semiconduttori e processo per la loro fabbricazione
JP5154347B2 (ja) 超接合半導体ディバイスおよび超接合半導体ディバイスの製造方法
JP3117426B2 (ja) 自己整合セルを有するｍｏｓゲート型デバイスおよびその製造方法
JP3506676B2 (ja) 半導体装置
US6051488A (en) Methods of forming semiconductor switching devices having trench-gate electrodes
ITMI980409A1 (it) Interrutore fotovoltaico integrato con dispositivo di alimentazione integrato
US6780714B2 (en) Semiconductor devices and their manufacture
US7192872B2 (en) Method of manufacturing semiconductor device having composite buffer layer
TWI818228B (zh) 用於功率半導體元件之高壓終端結構及其製造方法
KR100297703B1 (ko) 반절연폴리실리콘(sipos)을이용한전력반도체장치및그제조방법
US6969657B2 (en) Superjunction device and method of manufacture therefor
US20080116520A1 (en) Termination Structures For Semiconductor Devices and the Manufacture Thereof
JP3354127B2 (ja) 高電圧素子及びその製造方法
US6451645B1 (en) Method for manufacturing semiconductor device with power semiconductor element and diode
WO2021147626A1 (zh) 半导体器件及其制备方法
JP3646343B2 (ja) 半導体装置の製造方法
US6180981B1 (en) Termination structure for semiconductor devices and process for manufacture thereof
CN114141625B (zh) 一种用于充电管理的t型柱芯片的制备方法
JPS584829B2 (ja) 半導体集積回路
KR100298573B1 (ko) 플레이너형트라이악소자
GB2380318A (en) Semiconductor power device
TW202341479A (zh) 碳化矽半導體功率電晶體及其製造方法
JPH09289314A (ja) 縦型電界効果トランジスタおよびその製造方法
JP2001284585A (ja) 電界効果トランジスタ
JP2001515658A (ja) 集積可能な平面状半導体装置のための接点配置と、この接点配置を形成する方法

Legal Events

Date Code Title Description
0001 Granted