TWI282623B - MOSFET device having geometry that permits frequent body contact - Google Patents

MOSFET device having geometry that permits frequent body contact Download PDF

Info

Publication number
TWI282623B
TWI282623B TW092112458A TW92112458A TWI282623B TW I282623 B TWI282623 B TW I282623B TW 092112458 A TW092112458 A TW 092112458A TW 92112458 A TW92112458 A TW 92112458A TW I282623 B TWI282623 B TW I282623B
Authority
TW
Taiwan
Prior art keywords
region
body contact
regions
mosfet device
source
Prior art date
Application number
TW092112458A
Other languages
English (en)
Other versions
TW200308092A (en
Inventor
Richard A Blanchard
Original Assignee
Gen Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Semiconductor Inc filed Critical Gen Semiconductor Inc
Publication of TW200308092A publication Critical patent/TW200308092A/zh
Application granted granted Critical
Publication of TWI282623B publication Critical patent/TWI282623B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1282623 (1) 玖、發明說明 【發明所屬之技術領域】 MOSFET (金屬氧化物半導體場效電晶體）裝置經常 被製造爲具有三個分離之端子’這些端子分別爲源極、閘 極及汲極。於這些裝置中’源極及主體區典型地彼此短路 【先前技術】 然而，於其他設計中，M0SFET裝置被製造爲具有四 個分離端子，第四個端子爲主體端子。典型四端M0SFET 結構係如第1圖所示。此結構包含一 P型主體區1 〇 2，具 有P +主體接觸區103，N +源極區104’ N +汲極區106及 一閘極區，其係構成摻雜之多晶矽導體區1 〇 8及一閘極介 電層109。一絕緣層1 10係提供在該導體區108上。 於很多應用中，針對有關源極在所有情況下，控制主 體的電壓係重要的。例如，由本技藝中所知，有一寄生雙 極性電晶體，其對於MOSFET裝置係爲本質上的。參考 第1圖，例如，寄生雙極性PNP電晶體本質上係由N型 源極區1 04作爲射極，P型主體區1 〇2作爲基極及N型汲 極區1 〇6作爲集極所形成。此寄生PNP電晶體可以當在 MOSFET內之源極至主體電壓超出存在於源極及主體區間 之PN接面的順向偏壓時，變成作動。寄生電晶體的作動 可能造成回栓，干擾了 MOSFET及包含MOSFET之電路 的想要操作。 藉由在該裝置內供給分離之主體，相對源極之主體的 -4- 1282623 (2) 電壓可以加以控制。或者，裝置的源極及汲極端可以允許 父換其功能’因此’允許電流有時流動於一方向，而其他 時間則流於第二方向。這時，在裝置內之寄生電晶體的負 面影響被加以處理。 於一想要供給大電流或快速切換之Μ 0 S F E T裝置中 ’主體接觸及其位置數量對於栓回的防止係重要的，即對 於裝置的成功操作係相當重要的。各種幾何形狀已經提議 用於具有分離主體接觸的MOSFET裝置。例如，具有主 體接觸區位在Μ 0 S F Ε Τ陣列邊界及陣列之區域間之蜂巢 式幾何形狀已經加以提出。具有分離之主體接觸區之相互 交指式之源極及汲極爲另一例子。 【發明內容】 本發明係有關於一特別有效系列之Μ 0 S F Ε Τ裝置設 計，其中主體接觸區係被接近源極及汲極區。 依據本發明之一實施例，一 MOSFET裝置包含：（a )一主體區；（b)多數主體接觸區；（c)多數源極區； (d)多數汲極區；及（e) —閘極區，其中，在平面圖中 ，源極區及汲極區係被安排呈正交列及行，及至少一部份 之主體接觸區與四個源極汲極區交界，較佳與兩源極區及 兩汲極區交界。 於更多較佳實施例中，MOSFET裝置包含：（1 ) 一 第一導電類型之半導體區，其具有一上表面；（2)多數 第二導電類型之源極區，形成在該半導體區鄰近上表面之 上部份內；（3)多數第二導電類型之汲極區形成在該半 -5- 1282623 (3) 導體區鄰近上表面之上部份內；（4)多數第一導電型之 主體接觸區，形成在該半導體區鄰近上表面之上部份，主 體接觸區具有高於半導體區之淨摻雜濃度；及（5 ) —閘 極^ ’女排在該半導體區之上表面上》該闊極區包含（a )一閘極電極區及（b ) —閘極介電層，安排於該閘極電 極區及該半導體區之間。當由上表面看（即於平面圖中） ’此MOSFET裝置的源極區及汲極區係被安排呈正交列 及行，及至少一部份之主體接觸區爲四個源極汲極區所界 定，更好是兩個源極區及兩個汲極區所界定。 較佳地，半導體區爲矽半導體區，其第一導電類型爲 P型導電率，第二導電類型爲N型導電率。閘極電極較佳 係爲摻雜多晶矽電極，及該閘極介電質較佳爲二氧化矽。 於較佳實施例中，源極區及汲極區係被交替地配置於 正交列及行中。 於部份實施例中，當由上表面看時，源極區及汲極區 係爲八角形狀。八角形狀可以例如正八角形或具有兩對稱 平面之長八角形。 同樣地，當由上表面看時，主體接觸區於部份實施例 中爲八角形狀。於其他實施例中，主體接觸區當由上表面 看時，則可以爲正方形或鑽石形狀。 源極區對主體接觸區之比例可以加以變化。例如，每 一源極區可以平均提供以（a ) —鄰近主體接觸區，（b ) 兩鄰近主體接觸區，或（c)四鄰近主體接觸區。 於較佳實施例中，多層內連線結構被提供於MOSFET 裝置上。 -6- 1282623 (6) 源極區104及兩個爲汲極區1〇6。因此，主體接觸區103 係沿著源極區1 04及汲極區1 06之正交列及行的對角線安 排。此配置允許主體接觸區103出現於整個MOSFET裝 置結構上。再者，於此設計中，離開主體接觸區最遠之源 極圓周部份係爲源極圓周的中心，在兩主體接觸區之間， 由防止栓回的觀點看來，爲一很有效配置。此幾何同時也 允許源極及汲極區以逆向方式動作，而不會改變效能。 第4圖爲一依據本發明之一實施例之MOSFET源極 區104、汲極區106及主體接觸區103之另一佈局平面圖 。應注意的是，以上之第2圖的MOSFET裝置設計利用 正八角形，其具有四平面之幾何（即一垂直、一水平、及 兩對角）。相反地，，第4圖之MOSFET裝置設計包含 長形八角形源極區1 04及汲極區1 06，其具有兩平面之對 稱性（即一垂直、一水平）。藉由利用此長八角形，也可 以提供其他之裝置彈性。例如，藉由使八角形長相對其寬 ，則每單位面積之源極及汲極間之共用圓周面積可以增加 。於此時，八角形的長度可以依克服栓回所需加以更改。 同時應注意的是，第2圖之MOSFET裝置設計包含鑽石 狀（或正方形，取決於發展而定）主體接觸區，而於第4 圖設計中之主體接觸區1 〇 3爲八角形。 於上述實施例中，主體接觸區1 03對源極區1 04之比 例基本上爲2: 1，每一源極區104係爲四個主體接觸區 103所包圍（以及，每一內主體接觸區103係爲兩源極區 104及兩汲極區106所包圍）。於其他實施例中，也可以 用較低比例。於此等實施例中，源極區1 0 4及汲極區1 0 6 -9- 1282623 (7) 較佳由八角形衍生，以最大化其共用圓周面積。 此一裝置設計的特定例係示於第5 A及5 B圖中，其 爲用於依據本發明之另一實施例之MOSFET源極區104、 汲極區106及主體接觸區1〇3之佈局平面圖。於第5A圖 之裝置中，主體接觸區1 03對源極區1 04之比例基本上爲 〇·5:1，及每一源極區104係鄰近一單一主體接觸區103 ’而於第5B圖之裝置中，比例基本上爲1: 1，及每一源 極區104係鄰近兩主體接觸區103。（於每一例中，每一 內主體接觸區103係爲兩源極區1〇4及兩汲極區106所包 圍。） 本發明之MOS裝置可以使用若干已知製程加以生產 。用以製造本發明之MOS裝置的製程係如下，但也可以 使用其他製程。 該製程開始於一 p型半導體1 02，其可以例如一 p型 半導體晶圓、一 p井、或一 p型磊晶區已經成長於一半導 體晶圓上者。晶圓開始時受到一氧化步驟，形成一場氧化 物層（未示出）。一遮罩層（未示出）然後提供在該裝置 上，及場氧化物被於主動區移去。隨後，一閘氧化層1〇9 ，厚度範圍由50至1000埃係成長在曝露之主動區表面上 ，例如藉由濕式及/或乾式氧化法。 一多晶矽層1 0 8然後提供在結構上，較佳使用c V D 。多晶矽典型爲摻雜N型，以降低其電阻率。摻n型可 以例如於具有磷氣之CVD、使用磷氧氯之熱預沉積、或 佈植以砷及/或磷加以執行。所得結構係例示於第6A圖中 -10- 1282623 (8) ^ 一層光阻層係施加至該多晶矽上，及一圖案被由一遮 1 罩轉印至光阻層，如同本技藝中所知者。多晶矽層然後藉 由例如一非等向蝕刻步驟加以鈾刻，以建立多晶矽區1 0 8 ’其中在顯影步驟後，光阻殘留在該多晶矽上，（如上所 述，多晶矽層1 〇 8典型爲單一區的一部份，即一連續多晶 矽網或格）。一濕式或乾式氧化步驟、一氧化沉積製程、 或其組合然後被執行，以形成一氧化物層1 1 0於曝露之多 晶矽上。所得結構係如第6B圖所示。 一有圖案之光阻層（未示出）然後提供在裝置上，作 ® 爲一源極/汲極遮罩。源極/汲極佈植物然後被執行，使用 例如砷及/或磷作爲摻雜物。光阻層然後被去除。另一有 圖案光阻層（未示出）然後提供在裝置上，作爲一主體接 觸遮罩。一主體接觸佈植物然後例如使用硼作爲摻雜材料 加以執行。光阻被再次移除。此結構然後受到一回火步驟 ’其中摻雜物被擴散進入半導體中，形成主體接觸區1 03 ’汲極區（未示於特定剖面圖中）及源極區1 04。所得結 構係如第6 C圖所示。 籲 此結構然後被遮罩及相關於源極區1 04、汲極區1 06 及主體接觸區1 03之接觸孔被蝕刻於氧化物層1 09中。一 例如金屬層，如鋁層之導電層然後沉積在該結構上。然後 ’提供一遮罩層及導電層然後被蝕刻，以提供個別源極金 屬化1 12s、汲極金屬化丨12d及主體金屬化1 12b (見如上 之第3A及3B圖）。 雖然，未示出，但一多層內連線結構（未示出）係較 佳提供於裝置上，以允許個別與源極區、汲極區及主體接 -11 - 1282623 (9) 觸區接觸。此等多層內連線結構係爲電晶體技藝中已知， 並可以例如以已知技術，例如傳統多層金屬技術、具有_ 孔之導電層或雙層嵌入技術加以形成。 雖然，各種實施例已經特定說明及顯示，但可以了 $ 的是，本發明之修改及變化可以在上述教導下加以涵蓋， 並不會脫離本發明之精神及隨附申請專利範圍的範圍。 【圖式簡單說明】 第1圖爲先前技藝具有四分離端之傳統MOSFET裝 φ 置的部份剖面圖。 第2圖爲依據本發明一實施例之MOSFET裝置的部 份平面圖。 第3 A圖爲第2圖之MOSFET裝置沿著線A-A'所取之 部份剖面圖。 第3B圖爲第2圖之MOSFET裝置沿著線取之 部份剖面圖。 第4圖爲依據本發明之一實施例之MOSFET裝置的 φ 源極、汲極及主體接觸區之佈局圖的部份平面圖。 第5A及5B圖爲依據本發明之實施例之MOSFET裝 置的源極、汲極及主體接觸區之另一佈局圖之部份平面圖 〇 第6A-6C圖爲依據本發明之一實施例，製造第2圖 之MOSFET之方法，沿著第2圖之線B-B'所取之部份剖 面圖。 -12- 1282623 (10) 【主要元件對照表】 102 P型主體區 103 P +主體接觸區 104 N +源極區 106 N +汲極區 108 導體區 109 閘介電層 110 絕緣層 1 12b 主體金屬化 1 1 2d 汲極金屬化 1 12s 源極金屬化 -13-

Claims (1)

1282623 ⑴ 拾、申請專利範圍 附件4 : 第921 1 2458號專利申請案 中文申請專利範圍替換本 民國96年1月11日修正 1 · 一種金屬氧化物半導體場效電晶體（Μ 0 S F E T )裝 置，包含： 一第一導電類型之半導體區，具有一上表面； 多數第二導電類型之源極區，形成在該半導體區的上 部份內，鄰近上表面處； 多數第二導電類型之汲極區，形成在該半導體區的上 部份內，鄰近上表面處； 多數第一導電類型之主體接觸區，形成在該半導體區 的上部份內，鄰近上表面處，該等主體接觸區具有一淨摻 雜濃度，其係高於半導體區的摻雜濃度；及 一閘極區，安排於該半導體區的該上表面上，該閘極 區包含：（a) —閘極電極區及（b) —閘極介電層，安排 於該閘極電極區及該半導體區之間， 其中，當由上述上表面看來，該源極區及汲極區係安 排於正交列及行中，其中該主體接觸區的至少一部份係與 四個該源極及汲極區交界。 2. 如申請專利範圍第1項所述之MOSFET裝置，其中 上述之第一導電類型爲P型導電性及第二導電類型爲N 型導電性。 3. 如申請專利範圍第1項所述之MOSFET裝置，其中 1282623 (2) > 、 上述之半導體區爲矽半導體區。 4 4·如申請專利範圍第1項所述之MOSFET裝置，其中 上述之閘極電極區係爲一摻雜之多晶矽電極區。 5 ·如申請專利範圍第1項所述之Μ 0 S F E T裝置，其中 上述之閘極介電質爲二氧化矽。 6.如申請專利範圍第1項所述之MOSFET裝置，其中 上述之源極區及汲極區當由該上表面看時係呈八角形形式 〇 7 .如申請專利範圍第6項所述之Μ 0 S F E T裝置，其中 Φ 上述之八角形爲正八角形。 8.如申請專利範圍第6項所述之MOSFET裝置，其中 上述之八角形爲長形八角形，具有兩對稱面。 9·如申請專利範圍第6項所述之MOSFET裝置，其中 上述之主體接觸區當由該上表面看時呈八角形形式。 10·如申請專利範圍第6項所述之MOSFET裝置，其 中上述之主體接觸區當由該上表面看時係呈正方形或鑽石 形形式。 _ 1 1 .如申請專利範圍第1項所述之MOSFET裝置，其 中上述之每一源極區被平均設有四個鄰接之主體接觸區。 12·如申請專利範圍第〗項所述之MOSFET裝置，其 中上述之每一源極區被平均設有兩鄰近主體接觸區。 13·如申請專利範圍第1項所述之MOSFET裝置，其 中上述之每一源極區被平均設有一鄰近主體接觸區。 14·如申請專利範圍第】項所述之MOSFET裝置，其 中上述之主體接觸區的該部份與兩源極區及兩汲極區交界 -2- 1282623 (3) 1 5 ·如申請專利範圍第1項所述之MO SFET裝置，其 中上述之源極區及汲極區係以交替配置，設於上述之正交 列及行內。 1 6 ·如申請專利範圍第}項所述之μ Ο S F E T裝置，其 中一多層內連線結構係設在該Μ Ο S F Ε Τ裝置上。 17。一種金屬氧化物半導體場效電晶體（MOSFET)裝 置’包含：（Ο —主體區；（b)多數主體接觸區；（c )多數源極區；（d )多數汲極區；及（d ) —閘極區，其 Φ 中’於平面視圖中’該等源極區及汲極區係安排於正交列 及行中，及其中至少該主體接觸區的一部份係與四個源極 及汲極區交界。 1 8.如申請專利範圍第1 7項所述之MOSFET裝置，其 中上述之源極區及汲極區於平面圖中呈八角形形式。 1 9·如申請專利範圍第1 8項所述之MOSFET裝置，其 中上述之八角形爲正八角形。 2 0.如申請專利範圍第18項所述之MOSFET裝置，其 鲁 中上述之八角形爲長形八角形，具有兩對稱面。 2 1·如申請專利範圍第17項所述之MOSFET裝置，其 中上述之主體接觸區於平面圖中呈八角形形式。 22. 如申請專利範圍第17項所述之MOSFET裝置，其 中上述之主體接觸區於平面圖中呈正方形或鑽石形形式。 23. 如申請專利範圍第17項所述之MOSFET裝置，其 中上述之源極區及汲極區係以交替配置，設於正交列及行 中。 -3- 1282623 (4) 24. 如申請專利範圍第17項所述之MOSFET裝置，其 中上述之主體接觸區之部份係與兩源極區及兩汲極區交界 〇 25. 如申請專利範圍第17項所述之MOSFET裝置，其 中上述之每一源極區平均設有四鄰近主體接觸區。 26. 如申請專利範圍第17項所述之MOSFET裝置，其 中上述之每一源極區平均設有兩鄰近主體接觸區。 2 7.如申請專利範圍第17項所述之MOSFET裝置，其 中上述之每一源極區平均設有一鄰近主體接觸區。
TW092112458A 2002-05-10 2003-05-07 MOSFET device having geometry that permits frequent body contact TWI282623B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/142,674 US6724044B2 (en) 2002-05-10 2002-05-10 MOSFET device having geometry that permits frequent body contact

Publications (2)

Publication Number Publication Date
TW200308092A TW200308092A (en) 2003-12-16
TWI282623B true TWI282623B (en) 2007-06-11

Family

ID=29399965

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092112458A TWI282623B (en) 2002-05-10 2003-05-07 MOSFET device having geometry that permits frequent body contact

Country Status (7)

Country Link
US (2) US6724044B2 (zh)
EP (1) EP1540737A4 (zh)
JP (1) JP5031985B2 (zh)
CN (1) CN100539185C (zh)
AU (1) AU2003265236A1 (zh)
TW (1) TWI282623B (zh)
WO (1) WO2003103016A2 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323367B1 (en) * 2002-12-31 2008-01-29 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US6936898B2 (en) * 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7174528B1 (en) 2003-10-10 2007-02-06 Transmeta Corporation Method and apparatus for optimizing body bias connections in CMOS circuits using a deep n-well grid structure
US7960833B2 (en) * 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7851872B2 (en) * 2003-10-22 2010-12-14 Marvell World Trade Ltd. Efficient transistor structure
US7645673B1 (en) * 2004-02-03 2010-01-12 Michael Pelham Method for generating a deep N-well pattern for an integrated circuit design
US7388260B1 (en) 2004-03-31 2008-06-17 Transmeta Corporation Structure for spanning gap in body-bias voltage routing structure
US20050280053A1 (en) * 2004-06-22 2005-12-22 Hayes Monty B Semiconductor device with diagonal gate signal distribution runner
JP2006261437A (ja) * 2005-03-17 2006-09-28 Mitsumi Electric Co Ltd 半導体装置
US7305647B1 (en) 2005-07-28 2007-12-04 Transmeta Corporation Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage
TWI407566B (zh) 2006-05-08 2013-09-01 Marvell World Trade Ltd 有效率電晶體結構
JP2008078469A (ja) * 2006-09-22 2008-04-03 Texas Instr Japan Ltd 電界効果トランジスタ
US9466596B2 (en) * 2006-12-28 2016-10-11 Marvell World Trade Ltd. Geometry of MOS device with low on-resistance
WO2008115468A2 (en) * 2007-03-15 2008-09-25 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
WO2010013195A1 (en) * 2008-07-28 2010-02-04 Nxp B.V. Integrated circuit and method for manufacturing an integrated circuit
JP4577428B2 (ja) * 2008-08-11 2010-11-10 ソニー株式会社 表示装置、表示方法及びプログラム
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
EP2465141B1 (en) * 2009-08-04 2021-04-07 GaN Systems Inc. Gallium nitride microwave and power switching transistors with matrix layout
JP2011040675A (ja) * 2009-08-18 2011-02-24 Sumitomo Electric Ind Ltd 半導体装置
DE102010001788A1 (de) * 2010-02-10 2011-08-11 Forschungsverbund Berlin e.V., 12489 Skalierbarer Aufbau für laterale Halbleiterbauelemente mit hoher Stromtragfähigkeit
CN102623496B (zh) * 2011-01-27 2014-11-05 无锡华润上华半导体有限公司 矩阵型mos场效应晶体管
US8941175B2 (en) * 2013-06-17 2015-01-27 United Microelectronics Corp. Power array with staggered arrangement for improving on-resistance and safe operating area
KR20150092828A (ko) * 2014-02-06 2015-08-17 정덕영 배터리의 충방전 제어회로를 위한 4-단자 fet
US10345967B2 (en) * 2014-09-17 2019-07-09 Red Hat, Inc. User interface for a device
CN104881181B (zh) * 2015-05-27 2019-07-26 联想(北京)有限公司 显示方法及电子设备
US10410957B2 (en) * 2016-03-31 2019-09-10 Skyworks Solutions, Inc. Body contacts for field-effect transistors
US20200013901A1 (en) * 2018-07-03 2020-01-09 Stmicroelectronics Sa Substrate contact for a transistor, intended in particular for a matrix-array arrangement
CN110299356A (zh) * 2019-07-26 2019-10-01 宁波芯浪电子科技有限公司 一种用于mos管的静电保护方法
CN112447836A (zh) 2019-08-30 2021-03-05 广东致能科技有限公司 一种具有高耐压能力的高电子迁移率晶体管
CN110534512B (zh) * 2019-09-07 2023-02-07 电子科技大学 一种抗闩锁版图结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104173A (ja) * 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
US5079605A (en) * 1988-07-29 1992-01-07 Texas Instruments Incorporated Silicon-on-insulator transistor with selectable body node to source node connection
JPH03206667A (ja) * 1990-01-09 1991-09-10 Seiko Instr Inc Ｍｏｓトランジスタ
JP3156300B2 (ja) * 1991-10-07 2001-04-16 株式会社デンソー 縦型半導体装置
US5355008A (en) * 1993-11-19 1994-10-11 Micrel, Inc. Diamond shaped gate mesh for cellular MOS transistor array
JP3369388B2 (ja) * 1996-01-30 2003-01-20 株式会社東芝 半導体装置
KR100225944B1 (ko) * 1996-06-24 1999-10-15 김영환 가변 드레인 전류형 트랜지스터를 갖는 반도체 장치
EP0845815A3 (en) * 1996-11-28 1999-03-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of designing the same and semiconductor integrated circuit device
JP3276325B2 (ja) * 1996-11-28 2002-04-22 松下電器産業株式会社 半導体装置
US5972804A (en) * 1997-08-05 1999-10-26 Motorola, Inc. Process for forming a semiconductor device
JP3855386B2 (ja) * 1997-08-27 2006-12-06 日産自動車株式会社 半導体装置
US6140167A (en) * 1998-08-18 2000-10-31 Advanced Micro Devices, Inc. High performance MOSFET and method of forming the same using silicidation and junction implantation prior to gate formation
TW447129B (en) * 2000-06-30 2001-07-21 United Microelectronics Corp Array type SOI transistor layout

Also Published As

Publication number Publication date
EP1540737A4 (en) 2010-11-24
CN100539185C (zh) 2009-09-09
TW200308092A (en) 2003-12-16
US20030209759A1 (en) 2003-11-13
AU2003265236A8 (en) 2003-12-19
CN1777997A (zh) 2006-05-24
JP5031985B2 (ja) 2012-09-26
EP1540737A2 (en) 2005-06-15
JP2005530337A (ja) 2005-10-06
WO2003103016A3 (en) 2005-04-21
US6724044B2 (en) 2004-04-20
US20050001272A1 (en) 2005-01-06
AU2003265236A1 (en) 2003-12-19
WO2003103016A2 (en) 2003-12-11

Similar Documents

Publication Publication Date Title
TWI282623B (en) MOSFET device having geometry that permits frequent body contact
TW201405822A (zh) 半導體元件與高電壓半導體元件的形成方法
JP2007103902A (ja) 半導体装置
CN100490062C (zh) 半导体装置的制造方法
KR970018304A (ko) 반도체장치 및 그의 제조방법 (a semiconductor device and a method of fabricating the same)
JP2003008009A (ja) 半導体装置
KR0128339B1 (ko) Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법
KR100731087B1 (ko) 바이씨모스 소자 및 그의 제조방법
US20040227194A1 (en) Increasing switching speed of geometric construction gate MOSFET structures
JP2008511973A (ja) パワー半導体デバイス
JP2000058823A (ja) 半導体装置およびその製造方法
EP0951074A2 (en) Multi-emitter bipolar transistor
KR970030898A (ko) 바이시모스 트랜지스터 및 그 제조 방법
US11322414B2 (en) Concurrent manufacture of field effect transistors and bipolar junction transistors with gain tuning
JP3653963B2 (ja) 半導体装置およびその製造方法
US5001538A (en) Bipolar sinker structure and process for forming same
TWI557904B (zh) 半導體裝置及其製造方法
JPH07130898A (ja) 半導体装置およびその製造方法
RU2111578C1 (ru) Комплементарная биполярная транзисторная структура интегральной схемы
JP2002158290A (ja) 上に増加したルート形成領域を有するフィールドプレート抵抗
TW202232762A (zh) 利用新的單元幾何結構增強固態功率半導體器件特性
JPS6218767A (ja) 縦形半導体装置及びその製造方法
JP2023182419A (ja) 半導体装置及びその製造方法
KR100971212B1 (ko) 반도체 소자 및 그 제조 방법
JP3977201B2 (ja) 半導体装置