TWI429078B - 有效率電晶體結構 - Google Patents

有效率電晶體結構 Download PDF

Info

Publication number
TWI429078B
TWI429078B TW096116398A TW96116398A TWI429078B TW I429078 B TWI429078 B TW I429078B TW 096116398 A TW096116398 A TW 096116398A TW 96116398 A TW96116398 A TW 96116398A TW I429078 B TWI429078 B TW I429078B
Authority
TW
Taiwan
Prior art keywords
region
source
drain
gate
regions
Prior art date
Application number
TW096116398A
Other languages
English (en)
Other versions
TW200802870A (en
Inventor
Sutardja Sehat
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/524,113 external-priority patent/US7851872B2/en
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW200802870A publication Critical patent/TW200802870A/zh
Application granted granted Critical
Publication of TWI429078B publication Critical patent/TWI429078B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

有效率電晶體結構
本發明係有關一種電晶體結構，尤其是一種可縮小晶片面積的電晶體結構。
積體電路或晶片可包括大量互連的電晶體。這些電晶體和其他電路元件係以多種方式互連，以提供所需要的電路功能。通常在單一晶圓上製造多個積體電路是最有效率的。在處理之後，製造在晶圓上的積體電路被分割然後予以封裝。在給定的積體電路大小情況下，晶片可容納固定數目的積體電路。縮小積體電路中的各個電晶體的大小可有助於縮小積體電路的總體大小。然後又可在每個晶圓上製造更多數目的積體電路或晶片，而降低積體電路的成本。
現在參考圖1和2，示例之電晶體10包括汲極12、閘極14、源極16和基極(body)18或基板接頭(substrate tap)。例如，圖1中的電晶體10是NMOS電晶體。在一些情形中，如圖2所示，基極18被連接到源極16。
現在參考圖3，基極18包括p＋區域，並且可包括接觸接頭(contact tap)30。源極16包括n＋區域，並且可包括接觸接頭32。汲極12包括n＋區域，並且可包括接觸接頭34。在電晶體10的一側或多側可製造額外的電晶體，如圖3中的“...”所示。
現在參考圖4，基極18可在相鄰電晶體的源極16之間被重復設置。基極18不但佔用寶貴的晶片面積，並且增大了電晶體和積體電路的大小。在電晶體10的一側或多側可設置額外的電晶體，如圖4中的“...”所示。
本發明提供一種積體電路，包括：第一源極、第一汲極、第二源極、在該第一源極與該第一汲極之間設置的第一閘極、以及在第一汲極與該第二源極之間設置的第二閘極。第一閘極和第二閘極在汲極中定義出交替設置的第一和第二區域。第一閘極和第二閘極在第一區域中比在第二區域中被設置得分離較遠。
在其他特徵中，阱基板接觸被設置在第一區域中。或者，R個阱基板接觸被設置在第一區域中，其中R是大於1的整數。R是大於3小於7的整數。該積體電路包括多個電晶體。這些電晶體包括PMOS電晶體。該R個阱基板接觸係與該R個電晶體中其對應的電晶體相關聯。
在其他特徵中，該積體電路包括：第二汲極、設置在第二源極和第二汲極之間的第三閘極。第二和第三閘極定義出交替設置的第三和第四區域。第二和第三閘極在第三區域中比在第四區域中被設置得分離較遠。
在其他特徵中，第一區域係設置為與第四區域相鄰，並且第二區域係設置為與第三區域相鄰。第一和第三區域包括R個阱基板接觸。
本發明亦提供一種提供積體電路的方法，包括：提供第一源極；提供第一汲極；提供第二源極；在第一源極和第一汲極之間設置第一閘極；在第一汲極和第二源極之間設置第二閘極；利用第一和第二閘極在汲極中定義出交替設置的第一和第二區域；以及將第一和第二閘極設置為在第一區域中比在第二區域中分離較遠。
在其他特徵中，該方法包括在第一區域中設置阱基板接觸。該方法更包括在第一區域中設置R個阱基板接觸，其中R是大於1的整數。R是大於3小於7的整數。該積體電路包括多個電晶體。這些電晶體包括PMOS電晶體。該方法更包括將該R個阱基板接觸與R個電晶體中其對應的電晶體結合。
在其他特徵中，該方法更包括：提供第二汲極；在第二源極和第二汲極之間提供第三閘極；利用第二和第三閘極定義出交替設置的第三和第四區域；以及將第二和第三閘極設置為在第三區域中比在第四區域中分離較遠。
在其他特徵中，該方法包括將第一區域設置為與第四區域相鄰，並且將第二區域設置為與第三區域相鄰。第一和第三區域包括R個阱基板接觸，其中R是大於1的整數。
本發明提供一種積體電路，包括具有大體上矩形形狀的第一汲極區。第一、第二、第三和第四源極區具有大體上矩形形狀，並且被設置為與第一汲極區的側面相鄰。閘極區被設置在第一、第二、第三和第四源極區與第一汲極區之間。第一、第二、第三和第四基板接觸區被設置為與第一汲極區的邊角角落相鄰。
在其他特徵中，第一、第二、第三和第四源極區的長度實質上等於汲極區的長度。第一、第二、第三和第四源極區的寬度小於第一汲極區的寬度。第一、第二、第三和第四源極區的寬度大約是第一汲極區的寬度的一半。
在其他特徵中，第二汲極區具有大體上矩形形狀，並且其一邊被設置為與第一源極區相鄰。第五、第六和第七源極區具有大體上矩形形狀。第五、第六和第七源極區被設置為與第二汲極區的其他邊相鄰。
在其他特徵中，閘極區被設置在第一、第五、第六和第七源極區與第二汲極區之間。第五和第六基板接觸區被設置為與第二汲極區的邊角角落相鄰。該積體電路包括橫向擴散MOSFET電晶體。
本發明提供一種提供積體電路的方法，包括提供具有大體上矩形形狀的第一汲極區；將具有大體上矩形形狀的第一、第二、第三和第四源極區的側面設置為與第一汲極區的側面相鄰；在第一、第二、第三和第四源極區與第一汲極區之間設置閘極區；以及將第一、第二、第三和第四基板接觸區設置為與第一汲極區的邊角角落相鄰。
在其他特徵中，第一、第二、第三和第四源極區的長度實質上等於汲極區的長度。第一、第二、第三和第四源極區的寬度小於第一區域汲極的寬度。第一、第二、第三和第四源極區的寬度大約是第一汲極區的寬度的一半。
在其他特徵中，該方法包括將具有大體上矩形形狀的第二汲極區的一側設置為與第一源極區相鄰；並且將具有大體上矩形形狀的第五、第六和第七源極區設置為與第二汲極區的其他側相鄰。該方法包括在第一、第五、第六和第七源極區與第二汲極區之間設置閘極區。該方法包括將第五和第六基板接觸區設置為與第二汲極區的邊角角落相鄰。該積體電路包括橫向擴散MOSFET電晶體。
本發明提供一種積體電路，包括對水平中線或垂直中線中之至少一者而言具有對稱形狀的第一汲極區。第一閘極區具有圍繞著第一汲極區的第一形狀。第二汲極區具有對稱形狀。第二閘極區具有圍繞著第二汲極區的第一形狀。連接閘極區連接第一和第二閘極區。第一源極區被設置為與第一閘極區、第二閘極區、和連接閘極區的一側相鄰，並且被設置在該側上。第二源極區被設置為與第一閘極區、第二閘極區、和連接閘極區的一側相鄰，並且被設置在該側上。
在其他特徵中，該對稱形狀隨距離該對稱形狀的中心的距離增大而逐漸變得尖細。第一和第二基板接觸被設置在第一和第二源極區中。該積體電路包括橫向擴散MOSFET電晶體。
在其他特徵中，該對稱形狀是圓形。該對稱形狀是橢圓形。該對稱形狀是多邊形。該對稱形狀是六邊形。
本發明提供一種提供積體電路的方法，包括：提供對水平中線或垂直中線中之至少一者而言具有對稱形狀的第一汲極區；提供具有圍繞著第一汲極區的第一形狀的第一閘極區；提供具有對稱形狀的第二汲極區；提供具有圍繞著第二汲極區的第一形狀的第二閘極區；將連接閘極區連接至第一和第二閘極區；將第一源極區設置為與連接閘極區、第二閘極區和第一閘極區的一側相鄰，並且設置在該側上；以及將第二源極區設置為與連接閘極區、第二閘極區和第一閘極區的一側相鄰，並且設置在該側上。
在其他特徵中，該對稱形狀隨距離該對稱形狀的中心的距離增大而逐漸變得尖細。在其他特徵中，該方法包括將第一和第二基板接觸設置在第一和第二源極區中。該積體電路包括橫向擴散MOSFET電晶體。
在其他特徵中，該對稱形狀是圓形。該對稱形狀是橢圓形。該對稱形狀是多邊形。該對稱形狀是六邊形。
本發明提供一種積體電路，包括具有大體上矩形形狀的第一和第二汲極區。第一、第二和第三源極區具有大體上矩形形狀，其中，第一源極區被設置在第一和第二汲極區的第一側之間，並且第二和第三源極區被設置為與第一和第二汲極區的第二側相鄰。第四源極區被設置為與第一和第二汲極區的第三側相鄰。第五源極區被設置為與第一和第二汲極區的第四側相鄰。閘極區被設置在第一、第二、第三、第四和第五源極區與第一和第二汲極區之間。第一和第二汲極接觸被設置在第一和第二汲極區中。
本發明提供一種提供積體電路的方法，包括：提供具有大體上矩形形狀的第一和第二汲極區；在第一和第二汲極區的第一側之間設置第一源極區；將第二和第三源極區設置為與第一和第二汲極區的第二側相鄰；將第四源極區設置為與第一和第二汲極區的第三側相鄰；將第五源極區設置為與第一和第二汲極區的第四側相鄰；在第一、第二、第三、第四和第五源極區與第一和第二汲極區之間設置閘極區；以及將第一和第二汲極接觸設置在第一和第二汲極區中。
在該積體電路和方法的其他特徵中，第一、第二和第三源極區的長度實質上等於第一汲極區的長度，並且其中第四和第五源極區的長度大於或等於第一和第二汲極區的長度。第一、第二和第三源極區的寬度小於第一汲極區的寬度。第一、第二和第三源極區的寬度大約等於第一汲極區的寬度的一半。第四和第五源極區係從其側面驅動。第一和第二汲極接觸的大小係大於最小汲極接觸的大小。汲極接觸具有規則形狀和不規則形狀中之一者。汲極接觸是正方形、矩形和十字形中之一者。第一、第二和第三源極區包括源極接觸。第一和第二汲極區以及第一、第二和第三源極區係設置在第一橫列(row)中，並且更包括N個額外的橫列，其中這N個額外的橫列中的至少一橫列的汲極區共用第四和第五源極區中之一者。
本發明提供一種積體電路，包括具有大體上矩形形狀的第一和第二汲極區。第一、第二和第三源極區具有大體上矩形形狀，其中第一源極區被設置在第一和第二汲極區的第一側之間，並且第二和第三源極區被設置為與第一和第二汲極區的第二側相鄰。第四源極區被設置為與第一和第二汲極區的第三側相鄰。第五源極區被設置為與第一和第二汲極區的第四側相鄰。閘極區被設置在第一、第二、第三、第四和第五源極區與第一和第二汲極區之間。第一和第二汲極接觸被設置在第一和第二汲極區中。
本發明提供一種提供積體電路的方法，包括：提供具有大體上矩形形狀的第一和第二汲極區；在第一和第二汲極區的第一側之間設置第一源極區；將第二和第三源極區設置為與第一和第二汲極區的第二側相鄰；將第四源極區設置為與第一和第二汲極區的第三側相鄰；將第五源極區設置為與第一和第二汲極區的第四側相鄰；在第一、第二、第三、第四和第五源極區與第一和第二汲極區之間設置閘極區；以及將第一和第二汲極接觸設置在第一和第二汲極區中。
在該積體電路和方法的其他特徵中，第一、第二和第三源極區的長度實質上等於第一汲極區的長度，並且其中第四和第五源極區的長度大於或等於第一和第二汲極區的長度。第一、第二和第三源極區的寬度小於第一汲極區的寬度。第一、第二和第三源極區的寬度大約等於第一汲極區的寬度的一半。第四和第五源極區係從其側面驅動。第一和第二汲極接觸的大小係大於最小汲極接觸大小。汲極接觸具有規則形狀和不規則形狀中之一者。汲極接觸是正方形、矩形和十字形中之一者。第一、第二和第三源極區包括源極接觸。第一和第二汲極區以及第一、第二和第三源極區被設置在第一橫列中，並且更包括N個額外的橫列，其中這N個額外的橫列中的至少一橫列的汲極區共用第四和第五源極區中之一者。
從下述的詳細說明可清楚本發明的其他應用領域。一般應當理解下述的詳細說明和具體實例僅顯示出本發明的較佳實施例，但是僅是出於說明目的，而不是要限制本發明的範圍。
下述較佳實施例只用於說明本發明，而非用於限制本發明、其應用或用途。為了清楚起見，在圖式中將使用相同的元件符號來標識相同的元件。在圖式中所示的電晶體的一側或者多側可設置額外的電晶體，如圖中的“...”所示。
現在參考圖5A和5B，本發明的電晶體50包括一個或多個源極54和一個或多個汲極56。源極54和汲極56包括n＋區域。儘管僅顯示出NMOS電晶體，但是熟悉此技藝者瞭解也可將本發明應用到其他類型的電晶體，例如，PMOS電晶體。閘極58位於多對相鄰的源極54和汲極56之間。在一實施方式中，將位於與源極54相對兩側的閘極58連接在一起，如64所示。然而在其他配置中，無需將各閘極58連接在一起。
包括p＋區域的基極66係設置在源極54內側，並且被源極54圍繞。基極66較佳具有隨著基極66的中間部份和相鄰閘極之間的距離減小而逐漸變得尖細的形狀。基極66在圖5A和5B的平面視圖中可與閘極58接觸或者不接觸。換言之，在平面視圖中基極66的一個或者兩個邊緣可與閘極58間隔開(如圖5A所示)，和/或在平面視圖中實質上與閘極對齊(如圖5B所示)。藉由將源極54的一部份面積用作基極66，電晶體50的總體大小與傳統的電晶體相比被縮小了。在圖5所示之實施方式中，基極66具有菱形形狀。
現在參考圖6和7，係顯示基極66的其他示例形狀。在圖6中，基極66具有六邊形形狀。在圖7中，基極是大體上足球形狀。熟悉此技藝者瞭解基極66可具有多種其他適當的形狀。例如，在圖8中顯示出圓形基極。其他適當的形狀包括橢圓形、八邊形等。
現在參考圖8和9，可如此設置閘極58，以使得在無接觸接頭時閘極58之間比較接近，而在有接觸接頭時閘極58之間分離較遠。在圖8中，不位於基極66中之源極接觸接頭70係位於相鄰閘極58之間分離較遠的區域中。在圖9中，位於基極66中之基極接觸接頭80係位於相鄰閘極58之間分離較遠的源極54中。
現在參考圖10，係顯示PMOS電晶體120。電晶體120包括閘極接觸(gate contact)122、源極接觸126、汲極接觸128和負(N)型阱(well)接觸130。經由源極接觸126可連接至在N型基板層138中形成之P＋＋區域134的路徑。然後N型基板層138係形成在P型基板140中。P＋＋區域134形成源極。經由汲極接觸128可電性連接至在N型基板層138中形成的P＋＋區域136。P＋＋區域136形成汲極。經由N阱接觸130可連接至N＋＋區域141或者N阱。
現在參考圖11，係顯示第六個例示之佈置的平面視圖。對於諸如PMOS和/或NMOS電晶體的一些電晶體的設計而言，靜電放電(ESD)與其他設計標準相比較不重要。因此，N阱接觸面積可被最小化。對於PMOS電晶體而言，N阱接觸面積可大約是NMOS電晶體中之面積的2.5到3倍。源極－汲極電阻可能較不重要。因此，圖11中的佈置使N阱接觸面積和源極－汲極面積最小化。熟悉此技藝者將瞭解儘管前面僅述及PMOS電晶體，但是類似的原理適用於NMOS電晶體。
在圖11所示之佈置圖中，閘極區200－1、200－2、...和200－G(總稱為閘極區或閘極200)被定義在源極區224－1、224－2、...和224－S(總稱為源極區224)和汲極區220－1、220－2、...和220－D(總稱為汲極區220)之間。相鄰的閘極200－1和200－2定義出區域210，而該區域210具有較寬的寬度，其相鄰區域212具有較窄的寬度。汲極區220和源極區224被交替定義在相鄰的閘極200之間。
電晶體群組230－11、230－12、...和230－XY(總稱為電晶體群組230)係設置成彼此相鄰。相鄰的電晶體群組230共用R個N阱接觸260，其中R是大於1的整數。該R個N阱接觸260可位於相鄰的電晶體群組230之間的區域210中，而在區域210中，閘極200的間隔較遠。
這種佈置會使源極－汲極面積最小化。例如，每個群組可包括4至6個電晶體。該R個N阱接觸260係設置在垂直方向和水平方向上的相鄰群組。因此，不具有R個N阱接觸260的相鄰群組其鄰接邊緣係位於區域212中，而在區域212中之閘極間隔較近。換言之，閘極200可被設置得較近，以使沒有R個N阱接觸260的區域212的面積最小化。
現在參考圖12A，係顯示橫向擴散金屬氧化物半導體場效應電晶體(laterally diffused MOSFET，簡寫為LDMOS)300的示例高密度佈置圖。該佈置圖趨向於減小導通的源極－汲極電阻RDSon 。電晶體300包括源極(S)區304、汲極(D)區306和閘極310。部份、沒有或者全部的源極區304可包括一個或多個源極接觸311。為了說明目的，並不是所有的源極區304都顯示出源極接觸311。
複數個閘極310定義一棋盤狀圖案(checkerboard pattern)。源極區304係沿著汲極區306的側邊設置。更具體而言，汲極區306可具有大體上矩形形狀。源極區304可沿著具有大體上矩形形狀的汲極區306的每一邊設置。基板接觸330可被設置為在相鄰源極區304之間的交接處(Intersection)，並與汲極區306的邊角角落相鄰。汲極接觸334也可被設置在汲極區306內的中央位置處。
每個汲極區306可被設置為和源極區304相鄰，並與其他相鄰汲極區306共用此源極區304。例如，在圖12A中的虛線區域331內，汲極區306－1與汲極區306－2共用源極區304－1。汲極區306－1與汲極區306－3共用源極區304－2。汲極區306－1與汲極區306－4共用源極區304－3。汲極區306－1與汲極區306－5共用源極區304－4。對相鄰的汲極區306而言，可重復這種圖案。
每個汲極區306可具有大於或等於每個源極區304之面積兩倍的面積。在圖12A中，汲極區306具有寬度“b”和高度“a”。源極區304具有寬度(或高度)“d”和高度(或寬度)“c”。汲極區306可具有與源極304實質上相同的長度。汲極區306可具有大於或等於源極區304之寬度兩倍的寬度。
現在參考圖12B，係顯示一部份圖12A中之佈置的更詳細視圖。汲極接觸334－1和334－3可分別與汲極區306－1和306－3相關聯。基板接觸330與汲極區306－1的邊角角落相鄰。源極接觸311－1、311－2、...和311－B可被設置在源極區304－2和304－4中，其中B是整數。汲極接觸334－1和334－3可分別被設置在汲極區306－1和306－3中。汲極接觸334－1可定義比源極區304－2中的源極接觸311－1之面積更大的面積。
實質上所有在汲極區306－3和其相鄰源極區304－2的源極接觸311－1、311－2、...和311－B之間流動的電流係在汲極接觸334－3的面對部份(facing portion)335和源極區304－2中之源極接觸311－1、311－2、...和311－B的面對之半部份(facing halves)337－1、337－2、...和337－S之間流動。電流係以類似的方式在汲極接觸334－3的其他面對部份和在其他相鄰源極區304－5、304－6和304－7中的源極接觸(未示出)之間流動。
現在參考圖12C，係顯示橫向擴散MOSFET(LDMOS)電晶體340的另一示例之高密度佈置圖。該佈置圖趨向於提供低的導通之汲極－源極電阻RDSon 。電晶體340包括源極區304－11、304－12、...和304－4Q；汲極區306－11、306－12、...和306－4T；以及閘極310，其中Q和T是整數。儘管在圖12C中僅顯示出4個橫列(rows)，但是也可採用更多和/或更少的橫列和/或直行(columns)。部份、沒有或者全部的源極區304可包括源極接觸311。為了說明目的，並不是所有的源極區304都顯示出源極接觸。例如，源極區304－12包括源極接觸311－1、311－2、...和311－B，其中B是整數。
其他伸長的源極區344－1、344－2、344－3、...和344－R被設置在橫列(或直行)的汲極區306之間，並且可經由設置在圖12C中的佈置圖的一側或者兩側(或者頂端)的驅動器346－1、346－2、...和346－R驅動。伸長的源極區344－1、344－2、344－3、...和344－R可延著至少兩個相鄰之汲極區306(例如至少汲極區306－11和306－12)的側面延伸。
每個汲極區306(例如，汲極區306－11)可具有大於或等於每個源極區304(例如，源極區304－12)的面積的兩倍的面積。汲極區306(例如，汲極區306－11)可具有與源極區304實質上相同的長度(例如，源極區304－12)。汲極區306(例如，汲極區306－11)可具有大於或等於源極區304(例如，源極區304－12)的寬度兩倍的寬度。
基板接觸347－11、347－12、347－21、347－22、347－23、...、347－51、347－52(總稱為基板接觸347)可被設置在部份或者全部伸長的源極區344中，或者不被設置在伸長的源極區344中。基板接觸347的設置和數目對於每個伸長的源極區344可是一致的或者多樣化的。僅作為示例，圖12C中示出相對於相鄰的伸長的源極區344中的基板接觸347，基板接觸347的位置偏移。每個伸長的源極區344可包括與相鄰伸長的源極區344相同數目或者不同數目的基板接觸347。基板接觸347可彼此對準或者偏移(如圖所示)。一些伸長的源極區344可不包括基板接觸347。也可預期其他的設置變化。
現在參考圖12D，第一區域345－A1、345－A2、345－A3和345－A4可提供有用的電晶體區域。例如，第一區域345－A1、345－A2、345－A3和345－A4可分別位於汲極區306－12和源極區304－12、344－1、304－13和344－2之間。第二區域345－B1、345－B2、345－B3和345－B4則提供較不那麼有用的電晶體區域。例如，第二區域345－B1、345－B2、345－B3和345－B4可位於源極區304－12、344－1、304－13和344－2之間。
在一些實施方式中，基板接觸347－11、347－12、347－21、347－22、347－23...可被設置在例如圖12D中示出的源極區344－1、344－2、...和344－R的第二區域345－B1、345－B2、345－B3和345－B4的部份或者全部中，或者不被設置在其中。基板接觸347－11、347－12、347－21、347－22、347－23...被示為設置在伸長的基板區域344－1和344－2中，並且趨向於降低RDS_ON 。基板接觸347－11、347－12、347－21、347－22、347－23...可具有小於或等於源極區304的寬度“c”的高度(如圖12A所示)和小於或等於源極區304的寬度“d”的寬度(如圖12A所示)。
現在參考圖12E，基板接觸330－1和330－2分別被設置在一對伸長的源極區344－1A和344－1B以及一對344－2A和344－2B之間。伸長的源極區344－1A和344－2A由驅動器346－1A和346－2A從一側驅動。伸長的源極區344－1B和344－2B由驅動器346－1B和346－2B從另一側驅動。
圖12A至12E中的汲極接觸334可具有最小的大小或者比最小大小更大的大小。汲極接觸334可具有簡單的或者規則的形狀和/或不規則或複雜的形狀。例如，汲極接觸334可具有正方形或者矩形形狀(如圖12A中344處所示)、十字形狀(如圖12F中344－W處所示)、三葉形狀(分別如圖12G和12H中334－X和334－Y所示)、經修飾的十字形狀區域(如圖12I中的334－Z處所示)和/或其他合適的形狀，例如，但不限於，菱形、圓形、對稱的和不對稱的形狀等。與汲極接觸334類似，基板接觸347同樣地可具有簡單的或者規則的形狀和/或不規則的或複雜的形狀。
在一些實施方式中，給定的源極區中的源極接觸B的數目可是大於1小於6的整數。在一些實施方式中，B可等於3或者4。汲極接觸334－3的面積可大於或等於2*B*(源極接觸311－1、311－2、...或311－B的面積)。例如，在B等於3時，汲極接觸區334－3可具有大約大於或等於一個源極接觸311－1、311－2、...或311－B的面積的6倍的面積。在B等於4時，汲極接觸區334－3可具有大約大於或等於一個源極接觸311－1、311－2、...或311－B的面積的8倍的面積。
隨著汲極接觸334的大小相對於對應的汲極區306增大，可能發生過度蝕刻(over－etching)。換言之，蝕刻過程可能不利地影響相鄰區域和/或下面的層。為了減輕過度蝕刻的問題，圖12F－12I中的複雜的形狀和/或其他複雜的形狀可被用於汲極接觸334。或者，汲極接觸334可採用將離子深植入汲極接觸334之中和/或其下方的方法。
將基板接觸330放置在伸長的源極區344中的另一項選擇即為，可在區域345－B1、345－B2、345－B3和345－B4中的源極區344之一側或者兩側設置緩衝區(relief area)。基板接觸區330可被設置在該緩衝區中。在緩衝區的相對側上之伸長的源極區344的形狀可予以調整來抵消緩衝區的影響，並且防止該伸長源極區344接近緩衝區之區域中的電流密度降低。
現在參考圖13－15，汲極區、源極區和閘極區也可具有能用來使RDSON 最小化的其他形狀。例如，汲極區348可具有如圖13所示的圓形、如圖14所示的橢圓形和/或其他合適的形狀。閘極區349包括由線狀閘極連接區352連接的圓形閘極區350。相似的元件在圖14中利用符號“’”標識。汲極區348位於圓形閘極區350中。源極區360位於除圓形閘極區350內部之外的區域的閘極區349之間。基板接觸364位於源極區360中。汲極區348也可包括接觸區366。線狀閘極區352可具有垂直間隔“g”，該垂直間隔“g”被最小化以增大密度。類似地，在相鄰圓形閘極區350之間由“f”標識的橫向間隔也可被最小化以增大密度。
汲極區368也可具有多邊形形狀。例如，儘管可使用其他多邊形形狀，但汲極區可具有如圖15所示的六邊形形狀。閘極區369包括由線狀閘極連接區372連接的六邊形閘極區370。汲極區368位於該六邊形閘極區370中。源極區380位於除六邊形閘極區370內部之外的區域的閘極區369之間。基板接觸384位於源極區380中。汲極區也可包括接觸區386。線狀閘極連接區372較佳具有被最小化的垂直間隔“j”以增大密度。類似地，在相鄰六邊形閘極區370之間由“i”標識的橫向間隔也被最小化以增大密度。
可瞭解到，圖13－15中的汲極區和閘極區的形狀可是對汲極區的水平中線與垂直中線中之至少一者對稱的任何形狀。圖13－15中的電晶體可是LDMOS電晶體。汲極區的形狀可包括任何對稱形狀。該形狀可隨離汲極區的中心點的距離增大而逐漸變得尖細和/或可隨離汲極區的中心點在朝向一個或多個其他電晶體的方向上的距離增大而逐漸變得尖細。
現在參考圖16A－16G，其係顯示採用了本發明教導的各種示例之實施方式。
現在參考圖16A，本發明的教導可實施在硬碟驅動器(HDD)400的電晶體中。HDD 400包括硬碟總成(HDA)401和HDD印刷電路板(PCB)402。HDA 401可包括磁介質403(例如，儲存資料的一個或多個碟片)以及讀/寫元件404。讀/寫元件404可被設置在致動臂405上，並且可讀取磁介質403上的資料和將資料寫入到磁介質403上。另外，HDA 401包括使磁介質403旋轉的主軸馬達406和促動該致動臂405的音圈馬達(VCM)407。前置放大器(preamplifier)408在讀取操作期間對由讀/寫元件404產的信號進行放大，並且在寫入操作期間將信號提供給讀/寫元件404。
HDD PCB 402包括讀/寫通道模組(下文稱作“讀取通道”)409、硬碟控制器(HDC)模組410、緩衝器411、非揮發性記憶體412、處理器413和主軸/VCM驅動器模組414。讀取通道409可對接收自或者發送至前置放大器408的資料進行處理。HDC模組410可控制HDA 401的元件，並且經由I/O介面415與外部裝置(未示出)進行通信。外部裝置可包括電腦、多媒體裝置、移動型計算裝置等。I/O介面415可包括有線和/或無線通信鏈路(communication links)。
HDC模組410可接收來自HDA 401、讀取通道409、緩衝器411、非揮發性記憶體412、處理器413、主軸/VCM驅動器模組414和/或I/O介面415的資料。處理器413可對資料進行處理，包括編碼、解碼、過濾和/或格式化。可將處理後的資料輸出到HDA 401、讀取通道409、緩衝器411、非揮發性記憶體412、處理器413、主軸/VCM驅動器模組414和/或I/O介面415。
HDC模組410可利用緩衝器411和/或非揮發性記憶體412來儲存與HDD 400的控制和操作相關的資料。緩衝器411可包括DRAM、SDRAM等。非揮發性記憶體412可包括快閃記憶體(包括NAND和NOR快閃記憶體)、相變記憶體、磁RAM或者多重狀態(multi－state)記憶體(其中每個記憶體單元具有兩個以上的狀態)。主軸/VCM驅動器模組414可控制主軸馬達406和VCM 407。HDD PCB 402包括對HDD 400的元件提供電能的電源416。
現在參考圖16B，本發明的教導可實施在DVD驅動器418或者CD驅動器(未示出)的電晶體中。DVD驅動器418包括DVD PCB 419和DVD總成(DVDA)420。DVD PCB 419包括DVD控制模組421、緩衝器422、非揮發性記憶體423、處理器424、主軸/FM(進給馬達)驅動器模組425、類比前端模組426、寫策略(write strategy)模組427和DSP模組428。
DVD控制模組421可控制DVDA 420的元件，並且經由I/O介面429與外部裝置(未示出)進行通信。外部裝置可包括電腦、多媒體裝置、移動型計算裝置等。I/O介面429可包括有線和/或無線通信鏈路。
DVD控制模組421可接收來自緩衝器422、非揮發性記憶體423、處理器424、主軸/FM驅動器模組425、類比前端模組426、寫策略模組427、DSP模組428和/或I/O介面429的資料。處理器424可對資料進行處理，包括編碼、解碼、過濾和/或格式化。DSP模組428執行信號處理，例如，視頻和/或音頻編碼/解碼。處理後的資料可被輸出到緩衝器422、非揮發性記憶體423、處理器424、主軸/FM驅動器模組425、類比前端模組426、寫策略模組427、DSP模組428和/或I/O介面429。
DVD控制模組421可利用緩衝器422和/或非揮發性記憶體423來儲存與DVD驅動器418的控制和操作相關的資料。緩衝器422可包括DRAM、SDRAM等。非揮發性記憶體423可包括快閃記憶體(包括NAND和NOR快閃記憶體)、相變記憶體、磁RAM或者多重狀態記憶體(其中每個記憶體單元具有兩個以上的狀態)。DVD PCB 419包括對DVD驅動器418的元件提供電能的電源430。
DVDA 420可包括前置放大器431、雷射驅動器432和光學元件433，該光學元件433可是光學讀/寫(ORW)元件或者光學唯讀型(OR)元件。主軸馬達434可使光儲存媒體435旋轉，並且進給馬達(feed motor)436相對於光儲存媒體435驅動該光學元件433。
在從光儲存媒體435讀數據時，雷射驅動器對光學元件433提供讀取功率(read power)。光學元件433檢測來自光儲存媒體435的資料，並且將該資料發送到前置放大器431。類比前端模組426從前置放大器431接收到資料，並且執行諸如過濾和A/D轉換之類的功能。為了寫入至光儲存媒體435，寫策略模組427將功率位準和定時資訊發送到雷射驅動器432。雷射驅動器432可控制光學元件433以將資料寫入到光儲存媒體435。
現在參考圖16C，本發明的教導可實施在高清晰電視(HDTV)437的電晶體中。HDTV 437包括HDTV控制模組438、顯示器439、電源440、記憶體441、儲存裝置442、WLAN介面443和其相關聯天線444、以及外部介面445。
HDTV 437可接收來自經由纜線、寬頻網際網路(broadband Internet)和/或衛星發送和接收資訊的WLAN介面443和/或外部介面445的輸入信號。HDTV控制模組438可對輸入信號進行處理，包括編碼、解碼、過濾和/或格式化，並且產生輸出信號。輸出信號可被傳輸到顯示器439、記憶體441、儲存裝置412、WLAN介面443和外部介面445中之一者或多者。
記憶體441可包括隨機存取記憶體(RAM)和/或非揮發性記憶體，非揮發性記憶體例如是快閃記憶體、相變記憶體或者多重狀態記憶體(其中每個記憶體單元具有兩個以上的狀態)。儲存裝置442可包括光儲存驅動器(例如，DVD驅動器)和/或硬碟驅動器(HDD)。HDTV控制模組438可經由WLAN介面443和/或外部介面445與外部通信。電源440對HDTV 437的元件提供電能。
現在參考圖16D，本發明的教導可實施在車輛446的電晶體中。車輛446可包括車輛控制系統447、電源448、記憶體449、儲存裝置450，以及WLAN介面452和其相關聯天線453。車輛控制系統447可是動力控制系統(powertrain control system)、車身控制系統、娛樂控制系統、防鎖死煞車系統(ABS)、導航系統、遠端資訊處理系統、車道偏離系統、自適應巡航控制系統等。
車輛控制系統447可與一個或多個感測器454通信，並且產生一個或多個輸出信號456。感測器454可包括溫度感測器、加速度感測器、壓力感測器、轉動感測器、氣流感測器等。輸出信號456可控制引擎操作參數、傳動操作參數、懸吊系統設計參數等。
電源448對車輛446的組件提供電能。車輛控制系統447可將資料儲存到記憶體449和/或儲存裝置450中。記憶體449可包括隨機存取記憶體(RAM)和/或非揮發性記憶體，非揮發性記憶體例如是快閃記憶體、相變記憶體或者多重狀態記憶體(其中每個記憶體單元具有兩個以上的狀態)。儲存裝置450可包括光儲存驅動器(例如，DVD驅動器)、和/或硬碟驅動器(HDD)。車輛控制系統447可利用WLAN介面452與外部通信。
現在參考圖16E，本發明的教導可實施在蜂巢式行動電話458的電晶體中。蜂巢式行動電話458包括電話控制模組460、電源462、記憶體464、儲存裝置466，以及蜂巢式網路介面467。蜂巢式行動電話458可包括WLAN介面468和其相關聯天線469、麥克風470、音頻輸出器472(例如，揚聲器和/或音頻輸出插孔)、顯示器474，以及使用者輸入裝置476(例如，鍵盤和/或點選裝置)。
電話控制模組460可接收來自蜂巢式網路介面467、WLAN介面468、麥克風470和/或使用者輸入裝置476的輸入信號。電話控制模組460可對信號進行包括編碼、解碼、過濾和/或格式化的處理，並且產生輸出信號。輸出信號可被傳輸到記憶體464、儲存裝置466、蜂巢式網路介面467、WLAN介面468和音頻輸出器472中之一者或多者。
記憶體464可包括隨機存取記憶體(RAM)和/或非揮發性記憶體，非揮發性記憶體例如是快閃記憶體、相變記憶體或者多重狀態記憶體(其中每個記憶體單元具有兩個以上的狀態)。儲存裝置466可包括光儲存驅動器(例如，DVD驅動器)和/或硬碟驅動器(HDD)。電源462對蜂巢式行動電話458的組件提供電能。
現在參考圖16F，本發明的教導可實施在機上盒(set top box)478的電晶體中。機上盒478包括機上盒控制模組480、顯示器481、電源482、記憶體483、儲存裝置484，以及WLAN介面485和其相關聯天線486。
機上盒控制模組480可接收來自WLAN介面485和外部介面487的輸入信號，而WLAN介面485和外部介面487可經由纜線、寬頻網際網路和/或衛星來發送和接收資訊。機上盒控制模組480可對信號進行包括編碼、解碼、過濾和/或格式化的處理，並且產生輸出信號。輸出信號可包括標準和/或高清晰格式的音頻和/或視頻信號。輸出信號可被傳輸到WLAN介面485和/或顯示器481。顯示器481可包括電視、投影機和/或監視器。
電源482對機上盒478的組件提供電能。記憶體483可包括隨機存取記憶體(RAM)和/或非揮發性記憶體，非揮發性記憶體例如是快閃記憶體、相變記憶體或者多重狀態記憶體(其中每個記憶體單元具有兩個以上的狀態)。儲存裝置484可包括光儲存驅動器(例如，DVD驅動器)和/或硬碟驅動器(HDD)。
現在參考圖16G，本發明的教導可實施在媒體播放機489的電晶體中。媒體播放機489可包括媒體播放機控制模組490、電源491、記憶體492、儲存裝置493、WLAN介面494和其相關聯天線495、以及外部介面499。
媒體播放機控制模組490可接收來自WLAN介面494和外部介面499的輸入信號。外部介面499可包括USB、紅外線和/或乙太網路。輸入信號可包括經壓縮的音頻和/或視頻，並且可符合MP3格式。另外，媒體播放機控制模組490可接收來自使用者輸入裝置496(例如鍵盤、觸控板或各按鈕)的輸入信號。媒體播放機控制模組490可對輸入信號進行包括編碼、解碼、過濾和/或格式化的處理，並且產生輸出信號。
媒體播放機控制模組490可將音頻信號輸出到音頻輸出器497，並將視頻信號輸出到顯示器498。音頻輸出器497可包括揚聲器和/或輸出插孔。顯示器498可呈現圖形使用者介面，該圖形使用者介面可包括功能表、圖示(icons)等。電源491對媒體播放機489的組件提供電能。記憶體492可包括隨機存取記憶體(RAM)和/或非揮發性記憶體，非揮發性記憶體例如是快閃記憶體、相變記憶體或者多重狀態記憶體(其中每個記憶體單元具有兩個以上的狀態)。儲存裝置493可包括光儲存驅動器(例如，DVD驅動器)和/或硬碟驅動器(HDD)。
對所有熟習此技藝者而言，本發明明顯地可作出多種修改及變化而不脫離本發明的精神和範圍。因此，本發明包括該些修改及變化，且其皆被包括在下附之申請專利範圍及其均等者中。
10．．．電晶體
12．．．汲極
14．．．閘極
16．．．源極
18．．．基極
30．．．接觸接頭
32．．．接觸接頭
34．．．接觸接頭
50．．．電晶體
54．．．源極
56．．．汲極
58．．．閘極
64．．．閘極與源極連接之處
66．．．基極
70．．．源極接觸接頭
80．．．基極接觸接頭
120．．．PMOS電晶體
122．．．閘極接觸
126．．．源極接觸
128．．．汲極接觸
130．．．負(N)阱接觸
134．．．P＋＋區域
136．．．P＋＋區域
138．．．N型基板層
140．．．P型基板
141．．．N＋＋區域
200．．．閘極區
200－1~200－5．．．閘極區
210．．．區域
212．．．區域
220．．．汲極
220－1、220－2．．．汲極區
224．．．源極
224－1、224－2．．．源極區
230．．．電晶體群組
230－1~230－XY．．．電晶體群組
260．．．N阱接觸
300．．．電晶體
304．．．源極(S)區
304－1~304－7．．．源極區
304－11~304－1Q．．．源極區
304－21~304－2Q．．．源極區
304－31~304－3Q．．．源極區
304－41~304－4Q．．．源極區
306－11~306－1T．．．汲極區
306－21~306－2T．．．汲極區
306－31~306－3T．．．汲極區
306－41~306－4T．．．汲極區
310．．．閘極
311－1、311－2、311－B．．．源極接觸
334－11~334－1T．．．汲極接觸
334－21~334－2T．．．汲極接觸
334－31~334－3T．．．汲極接觸
334－41~334－4T．．．汲極接觸
340．．．橫向擴散MOSFET電晶體
344－1~344－R．．．源極區
346－1~346－R．．．驅動器
347－11、347－12．．．基板接觸
347－21~347－23．．．基板接觸
347－31、347－32．．．基板接觸
347－41~347－43．．．基板接觸
347－51、347－52．．．基板接觸
306．．．汲極(D)區
306－1~306－5．．．汲極區
311．．．源極接觸
330．．．基板接觸
331．．．虛線區域
334．．．汲極接觸
334－1、334－3．．．汲極接觸
335．．．汲極接觸之面對部份
337－1、337－2．．．源極接觸面對之半部份
344．．．源極區
344－1~344－R．．．源極區
345－A1~－A4．．．第一區域
345－B1~－B4．．．第二區域
348．．．汲極區
349．．．閘極區
350．．．圓形閘極區
352．．．線狀閘極區
360．．．源極區
364．．．基板接觸
366．．．接觸區
368．．．汲極區
369．．．閘極區
370．．．閘極區
372．．．線狀閘極連接區
380．．．源極區
384．．．基板接觸
386．．．接觸區
400．．．硬碟驅動器(HDD)
401．．．硬碟總成(HAD)
402．．．HDD印刷電路板
403．．．磁介質
404．．．讀/寫元件
405．．．致動臂
406．．．主軸馬達
407．．．音圈馬達
408．．．前置放大器
409．．．讀/寫通道模組
410．．．硬碟控制器(HDC)模組
411．．．緩衝器
412．．．非揮發性記憶體
413．．．處理器
414．．．主軸/VCM驅動器模組
415．．．輸入/輸出(I/O)介面
416．．．電源
418．．．DVD驅動器
419．．．DVD印刷電路板
420．．．DVD總成(DVDA)
421．．．DVD控制模組
422．．．緩衝器
423．．．非揮發性記憶體
424．．．處理器
425．．．主軸/FM(進給馬達)驅動器模組
426．．．類比前端模組
427．．．寫策略模組
428．．．DSP模組
429．．．輸入/輸出(I/O)介面
430．．．電源
431．．．前置放大器
432．．．雷射驅動器
433．．．光學元件
434．．．主軸馬達
435．．．光學儲存媒體
436．．．進給馬達
437．．．高清晰畫質電視(HDTV)
438．．．HDTV控制模組
439．．．顯示器
440．．．電源
441．．．記憶體
442．．．儲存裝置
443．．．WLAN介面
444．．．相關聯天線
445．．．外部介面
446．．．車輛
447．．．車輛控制系統
448．．．電源
449．．．記憶體
450．．．儲存裝置
452．．．WLAN介面
453．．．相關聯天線
454．．．感測器
456．．．輸出信號
458．．．蜂巢式行動電話
460．．．電話控制模組
462．．．電源
464．．．記憶體
466．．．儲存裝置
467．．．蜂巢式網路介面
468．．．WLAN介面
469．．．相關聯天線
470．．．麥克風
472．．．音頻輸出器
474．．．顯示器
476．．．使用者輸入裝置
478．．．機上盒
480．．．機上盒控制模組
481．．．顯示器
482．．．電源
483．．．記憶體
484．．．儲存裝置
485．．．WLAN介面
486．．．相關聯天線
487．．．外部介面
489．．．媒體播放機
490．．．媒體播放機控制模組
491．．．電源
492．．．記憶體
493．．．儲存裝置
494．．．WLAN介面
495．．．相關聯天線
496．．．使用者輸入裝置
497．．．音頻輸出器
498．．．顯示器
499．．．外部介面
圖1是根據習知技術的具有汲極、源極、閘極和基極之電晶體的電路符號；圖2是根據習知技術的具有汲極、源極、閘極和基極之電晶體的電路符號，其中基極係連接到源極；圖3是根據習知技術的圖2的電晶體的實例之佈置圖；圖4是根據習知技術以橫列設置的多個電晶體的實例之佈置圖；圖5A是包括設置在源極中之基極的電晶體的第一實例之佈置圖；圖5B是包括基極的電晶體的第二實例之佈置圖，其中在平面視圖中基極的邊緣與閘極對齊；圖6是包括設置在源極中之基極的電晶體的第二實例之佈置圖；圖7是包括設置在源極中之基極的電晶體的第三實例之佈置圖；圖8是包括設置在源極中之基極的電晶體的第四實例之佈置圖；圖9是包括設置在源極中之基極的電晶體的第五實例之佈置圖；圖10是根據習知技術的PMOS電晶體的截面圖；圖11是包括阱基板接觸的第六實例之佈置圖的平面視圖；圖12A是用於降低RDSon 的第七實例之佈置的平面視圖；圖12B是圖12A的第七實例之佈置的平面視圖；圖12C是用於降低RDSon 的第八實例之佈置的平面視圖；圖12D是與圖12C類似的用於降低RDSon 的第九實例之佈置的平面視圖；圖12E是與圖12C類似的用於降低RDSon 的第十實例之佈置的平面視圖；圖12F－12I係顯示其他實例之汲極接觸；圖13是用於降低RDSon 的第十一實例之佈置的平面視圖；圖14是用於降低RDSon 的第十二實例之佈置的平面視圖；圖15是用於降低RDSon 的第十三實例之佈置的平面視圖；圖16A是硬碟驅動器的功能方塊圖；圖16B是DVD驅動器的功能方塊圖；圖16C是高清晰電視的功能方塊圖；圖16D是車輛控制系統的功能方塊圖；圖16E是蜂巢式行動電話的功能方塊圖；圖16F是機上盒的功能方塊圖；以及圖16G是媒體播放機的功能方塊圖。
200－1~200－5．．．閘極區
210．．．區域
212．．．區域
220－1、220－2．．．汲極區
224－1、224－2．．．源極區
230．．．電晶體群組
230－11~230－XY．．．電晶體群組
260．．．N阱接觸

Claims (12)

  1. 一種積體電路，包括：一第一源極；一第一汲極；一第二源極；一第一閘極，係設置在該第一源極與該第一汲極之間；一第二閘極，係設置在該第一汲極與該第二源極之間，其中該第一閘極和該第二閘極在該汲極中定義出交替設置的一第一區域和一第二區域，其中該第一閘極和該第二閘極在該第一區域中比在該第二區域中被設置得分離較遠；以及R個設置在該第一區域中的阱基板接觸，其中R是大於3小於7的整數。
  2. 如申請專利範圍第1項所述之積體電路，其中該積體電路包括複數個電晶體。
  3. 如申請專利範圍第2項所述之積體電路，其中該些電晶體包括PMOS電晶體。
  4. 如申請專利範圍第1項所述之積體電路，其中該R個阱基板接觸係與該R個電晶體中其對應的電晶體相關聯。
  5. 如申請專利範圍第1項所述之積體電路，更包括：一第二汲極；一第三閘極，係設置在該第二源極和該第二汲極之間，其中該第二閘極和該第三閘極定義出交替設置的一第三區域和一第四區域，該第二閘極和該第三閘極在該第三區域中比在該第四區域中被設置得分離較遠。
  6. 如申請專利範圍第5項所述之積體電路，其中該第一區域係設置為與該第四區域相鄰，並且該第二區域係設置為與該第三區域相鄰。
  7. 一種提供積體電路的方法，包括：提供一第一源極； 提供一第一汲極；提供一第二源極；在該第一源極和該第一汲極之間設置一第一閘極；在該第一汲極和該第二源極之間設置一第二閘極；利用該第一閘極和該第二閘極在該汲極中定義出交替設置的一第一區域和一第二區域；將該第一閘極和該第二閘極設置為在該第一區域中比在該第二區域中分離較遠；以及在該第一區域中設置R個阱基板接觸，其中R是大於3小於7的整數。
  8. 如申請專利範圍第7項所述之提供積體電路的方法，其中該積體電路包括複數個個電晶體。
  9. 如申請專利範圍第8項所述之的提供積體電路的方法，其中該些電晶體包括PMOS電晶體。
  10. 如申請專利範圍第7項所述之提供積體電路的方法，更包括將該R個阱基板接觸與R個電晶體中其對應的電晶體結合。
  11. 如申請專利範圍第7項所述之提供積體電路的方法，更包括：提供一第二汲極；在該第二源極和該第二汲極之間提供一第三閘極；利用該第二閘極和該第三閘極定義出交替設置的一第三區域和一第四區域；以及將該第二閘極和該第三閘極設置為在該第三區域中比在該第四區域中分離較遠。
  12. 如申請專利範圍第11項所述之提供積體電路的方法，更包括將該第一區域設置為與該第四區域相鄰，並且將該第二區域設置為與該第三區域相鄰。
TW096116398A 2006-05-08 2007-05-08 有效率電晶體結構 TWI429078B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US79856806P 2006-05-08 2006-05-08
US82100806P 2006-08-01 2006-08-01
US82333206P 2006-08-23 2006-08-23
US82435706P 2006-09-01 2006-09-01
US82551706P 2006-09-13 2006-09-13
US11/524,113 US7851872B2 (en) 2003-10-22 2006-09-20 Efficient transistor structure

Publications (2)

Publication Number Publication Date
TW200802870A TW200802870A (en) 2008-01-01
TWI429078B true TWI429078B (zh) 2014-03-01

Family

ID=38723776

Family Applications (4)

Application Number Title Priority Date Filing Date
TW096116398A TWI429078B (zh) 2006-05-08 2007-05-08 有效率電晶體結構
TW096116401A TW200805663A (en) 2006-05-08 2007-05-08 Efficient transistor structure
TW096116397A TWI407566B (zh) 2006-05-08 2007-05-08 有效率電晶體結構
TW096116400A TWI420665B (zh) 2006-05-08 2007-05-08 有效率電晶體結構

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW096116401A TW200805663A (en) 2006-05-08 2007-05-08 Efficient transistor structure
TW096116397A TWI407566B (zh) 2006-05-08 2007-05-08 有效率電晶體結構
TW096116400A TWI420665B (zh) 2006-05-08 2007-05-08 有效率電晶體結構

Country Status (6)

Country Link
EP (1) EP2030237B1 (zh)
JP (1) JP5137947B2 (zh)
KR (1) KR101373792B1 (zh)
CN (1) CN101490843B (zh)
TW (4) TWI429078B (zh)
WO (1) WO2007136556A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5360829B2 (ja) * 2006-12-28 2013-12-04 マーベル ワールド トレード リミテッド 低オン抵抗のｍｏｓデバイス配置
CN102623496B (zh) * 2011-01-27 2014-11-05 无锡华润上华半导体有限公司 矩阵型mos场效应晶体管
JP5586546B2 (ja) * 2011-03-23 2014-09-10 株式会社東芝 半導体装置
CN111599862A (zh) * 2020-05-21 2020-08-28 Oppo广东移动通信有限公司 晶体管以及集成电路
DE112021003691T5 (de) * 2020-07-10 2023-04-20 Sony Group Corporation Ansteuerungsschaltkreisarraysubstrat, anzeigevorrichtung und elektronische einrichtung

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409499A (en) * 1982-06-14 1983-10-11 Standard Microsystems Corporation High-speed merged plane logic function array
JPS6076160A (ja) * 1983-10-03 1985-04-30 Seiko Epson Corp 半導体集積回路
JPH01207976A (ja) * 1988-02-15 1989-08-21 Nec Corp 半導体装置
EP0466463A1 (en) * 1990-07-10 1992-01-15 Kawasaki Steel Corporation Basic cell and arrangement structure thereof
JPH07161984A (ja) * 1993-12-06 1995-06-23 Mitsubishi Electric Corp 半導体集積回路装置
JPH07283377A (ja) * 1994-01-03 1995-10-27 Texas Instr Inc <Ti> 小型ゲートアレイおよびその製造方法
JP2611687B2 (ja) * 1995-06-26 1997-05-21 セイコーエプソン株式会社 半導体装置
US5838050A (en) * 1996-06-19 1998-11-17 Winbond Electronics Corp. Hexagon CMOS device
US6236258B1 (en) * 1998-08-25 2001-05-22 International Business Machines Corporation Wordline driver circuit using ring-shaped devices
JP2000208759A (ja) * 1999-01-12 2000-07-28 Rohm Co Ltd 半導体装置
DE19958906A1 (de) * 1999-12-07 2001-07-05 Infineon Technologies Ag Herstellung von integrierten Schaltungen
JP2001339047A (ja) * 2000-05-29 2001-12-07 Matsushita Electric Ind Co Ltd 半導体装置
TW447129B (en) * 2000-06-30 2001-07-21 United Microelectronics Corp Array type SOI transistor layout
JP4124981B2 (ja) * 2001-06-04 2008-07-23 株式会社ルネサステクノロジ 電力用半導体装置および電源回路
US6566710B1 (en) * 2001-08-29 2003-05-20 National Semiconductor Corporation Power MOSFET cell with a crossed bar shaped body contact area
US6724044B2 (en) * 2002-05-10 2004-04-20 General Semiconductor, Inc. MOSFET device having geometry that permits frequent body contact
JP5179692B2 (ja) * 2002-08-30 2013-04-10 富士通セミコンダクター株式会社 半導体記憶装置及びその製造方法
US7079829B2 (en) * 2002-11-15 2006-07-18 Matsushita Electric Industrial Co, Ltd. Semiconductor differential circuit, oscillation apparatus, switching apparatus, amplifying apparatus, mixer apparatus and circuit apparatus using same, and semiconductor differential circuit placement method
KR100485174B1 (ko) 2002-12-24 2005-04-22 동부아남반도체 주식회사 모스 트랜지스터 제조 방법
JP3708082B2 (ja) * 2003-02-27 2005-10-19 株式会社ルネサステクノロジ 電力半導体装置
US7091565B2 (en) * 2003-10-22 2006-08-15 Marvell World Trade Ltd. Efficient transistor structure
TWI241720B (en) * 2004-01-16 2005-10-11 Super Nova Optoelectronics Cor Replaceable light emitting diode packaging structure
JP2005311131A (ja) * 2004-04-22 2005-11-04 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2007258314A (ja) * 2006-03-22 2007-10-04 Seiko Npc Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN101490843B (zh) 2011-01-26
WO2007136556B1 (en) 2008-08-28
WO2007136556A3 (en) 2008-07-03
TW200805662A (en) 2008-01-16
TW200802870A (en) 2008-01-01
KR101373792B1 (ko) 2014-03-13
EP2030237B1 (en) 2011-02-09
WO2007136556A2 (en) 2007-11-29
JP5137947B2 (ja) 2013-02-06
CN101490843A (zh) 2009-07-22
JP2009536789A (ja) 2009-10-15
EP2030237A2 (en) 2009-03-04
TW200802869A (en) 2008-01-01
TWI420665B (zh) 2013-12-21
TW200805663A (en) 2008-01-16
KR20090013219A (ko) 2009-02-04
TWI407566B (zh) 2013-09-01

Similar Documents

Publication Publication Date Title
US7851872B2 (en) Efficient transistor structure
US9343302B2 (en) Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications
JP5726230B2 (ja) 低オン抵抗のｍｏｓデバイス配置
US7961506B2 (en) Multiple memory cells with rectifying device
CN109417097A (zh) 采用单和双扩散中断以提高性能的鳍式场效应晶体管(finfet)互补金属氧化物半导体(cmos)电路
TWI429078B (zh) 有效率電晶體結構
CN102171813B (zh) 具有独立源漏设计的三栅静态随机存取存储器及由其制成的器件
US9449978B2 (en) Semiconductor devices including a recessed access device and methods of forming same
WO2014126201A1 (ja) 半導体装置
US10431588B2 (en) Semiconductor device, related manufacturing method, and related electronic device
US20190296126A1 (en) Systems and methods for dummy gate tie-offs in a self-aligned gate contact (sagc) cell

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees