JP5726230B2 - 低オン抵抗のｍｏｓデバイス配置 - Google Patents

低オン抵抗のｍｏｓデバイス配置 Download PDF

Info

Publication number
JP5726230B2
JP5726230B2 JP2013098733A JP2013098733A JP5726230B2 JP 5726230 B2 JP5726230 B2 JP 5726230B2 JP 2013098733 A JP2013098733 A JP 2013098733A JP 2013098733 A JP2013098733 A JP 2013098733A JP 5726230 B2 JP5726230 B2 JP 5726230B2
Authority
JP
Japan
Prior art keywords
region
mos device
drain region
regions
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013098733A
Other languages
English (en)
Other versions
JP2013179336A (ja
Inventor
スタルジャ、サハット
クリシュナムーシー、ラヴィシャンカール
Original Assignee
マーベル ワールド トレード リミテッド
マーベル ワールド トレード リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マーベル ワールド トレード リミテッド, マーベル ワールド トレード リミテッド filed Critical マーベル ワールド トレード リミテッド
Publication of JP2013179336A publication Critical patent/JP2013179336A/ja
Application granted granted Critical
Publication of JP5726230B2 publication Critical patent/JP5726230B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本願は、２００６年１２月２８日出願の米国仮特許出願番号第６０／８８２，２５０の恩恵を享受しており、この内容の全体をここに参照として組み込む。
本発明は、低オン抵抗のデバイスを製造する金属酸化膜半導体（ＭＯＳ）デバイスの配置に係り、特に、このような配置を有する方形型二重拡散金属酸化物半導体（ＳＱＤＭＯＳ）デバイスに係る。
比較例として、図１は、ゲート、ソース、およびボディ（バルク）領域を有する従来の金属酸化膜半導体（ＭＯＳ）構造の配置の上面図である。ＭＯＳチャネル（ゲート領域）の幅がＢであり、ＭＯＳチャネルの長さがＧである。それぞれソースおよびドレイン領域の長さＳおよびＤは、一定の信頼性および電圧性能を達成する特定のプロセス技術の設計規則に基づいている。ＭＯＳの全面積はＡｘＢである。
ＭＯＳのオン抵抗（Ｒｏｎ）は、ＭＯＳチャネルの幅Ｂおよび長さＧに依る。幅Ｂが大きいと、Ｒｏｎが小さくなり、長さＧが小さいと、Ｒｏｎも小さくなる。Ｒｏｎを小さくすることでＭＯＳが一定期間内に切り替わる回数が増えるので、切り替えイベント毎の処理速度がより速くなり、利用されるエネルギーがより低くなりうる。
しかし、Ｒｏｎを小さくする際にもしもＭＯＳチャネルの幅Ｂが大きくなると、ＭＯＳの面積も大きくなることが考えられる。ＭＯＳの面積が大きくなると、同じ面積におけるチップの演算能力が低くなり、チップを大きくすることになるので製造コストが増加する。故に、ＭＯＳの面積を大きくせずにＲｏｎを小さくすると有益である。
Ｒｏｎを小さくする技術の１つには、図２の配置に示すように、２つの基本的なＭＯＳ構造をミラーリングして、各構造のドレイン領域同士が重なるようにする方法がある。この技術によれば、実効幅Ｂは二倍になり（つまり、各々が幅Ｂを有する２つのＭＯＳチャネルが存在する）、Ｒｏｎが低減され、一方で、構造の全面積は単一のＭＯＳ構造のものの二倍よりも小さい（つまり、ＡｘＢの二倍より小さい）。この構造を図３のように繰り返すと、さらに小さいＲｏｎを得ることができる。
本発明は、通常はデバイスの領域増加を伴わず、デバイスのＲｏｎをさらに低減させることのできるＭＯＳデバイスの配置を提供する。
本発明は、ゲート領域（チャネル領域の上に形成される）がドレイン領域を取り囲むループ状に形成された場合、任意のＭＯＳ面積に対してチャネル幅が増大する、という発明者達の認識を具現化（capitalize）するものである。このようにすると、チャネルの実効幅が広がるので、ＭＯＳのＲｏｎはＭＯＳの面積をさらに増やすことなく低減される。
故に、１側面においては、本発明は、基板上に形成された金属酸化膜半導体（ＭＯＳ）デバイス、およびＭＯＳデバイスを形成する方法を提供する。ＭＯＳは、ドレイン領域と、ドレイン領域をループ状に取り囲むゲート領域と、ゲート領域の周りに、ドレイン領域と対向するよう配置された複数のソース領域と、ゲート領域の周りに、複数のソース領域を分離するよう配置された複数のバルク領域と、を備える。
このようにすると、ＭＯＳのＲｏｎが低減される。ループ状のゲート領域は、ＭＯＳの面積をさらに増やすことなくゲート幅を広げることができる。Ｒｏｎを低減させることで、ＭＯＳ切り替え時間は増加しうるので、切り替えイベント毎の処理速度がより速くなり、利用されるエネルギーがより低くなりうる。
複数のバルク領域をゲート領域の周りに、複数のソース領域を分離するよう配置することで、ＭＯＳの面積は従来の構造と比してさらに小さくなりうる。バルク領域がゲート領域の周りに配置されるので、追加的なバルク領域を、ソース領域を取り囲むよう配置する必要はないと思われる。ＭＯＳの通常動作においては、バルク領域に含まれるバルク端子は、帯電しない。バルク端子は、ＭＯＳのバルク領域に電圧バイアスを供給する。故に、ＭＯＳの性能に影響を及ぼさずにバルク端子の数を低減することができる。バルク領域がソース領域から取り除かれてもよいことから、ソース領域のサイズを低減することができる。ＭＯＳの面積を低減させることで、同じ面積に提供されうる消費電力が増え、あるいは、製造するチップがより小さくなりうるので、製造コスト低減につながる。
ゲート領域は閉ループ状に形成されてもよく、ゲート領域の形状は、ドレイン領域の形状に対応していてよい。ドレイン領域は円形状であっても、または、正方形、矩形、六角形、および八角形のうちいずれかを含む多面多角形状を有していてもよい。
ゲート領域の下にチャネル領域が形成されてよく、チャネル領域において、電流は各ソース領域からドレイン領域へ流れてよい。基板の形状は、ドレイン領域の形状に対応していてよく、複数のバルク領域は基板の隅にそれぞれ配置されていてよい。複数のバルク領域を基板の隅にそれぞれ配置することで、実効チャネル幅が最大化されうる。
ＭＯＳデバイスはトランジスタであってよく、基板はシリコン基板であってよい。ゲート領域はポリシリコンを含んでよく、ＭＯＳデバイスは方形型ＤＭＯＳ（ＳＱＤＭＯＳ）であってよい。ドレイン領域と、複数のソース領域の少なくとも１つは、それぞれ端子を有し、ドレイン領域のそれぞれの端子と、ゲート領域との間の距離を、複数のソース領域のそれぞれの端子と、ゲート領域との間の距離より長くすることで、ドレイン領域からソース領域へのブレークダウン電圧を大きくしてよい。
別の側面においては、本発明は、基板上にアレイ状に形成された複数のＭＯＳトランジスタセルを備える金属酸化膜半導体（ＭＯＳ）デバイスと、対応するＭＯＳデバイス形成方法とを提供する。各ＭＯＳトランジスタセルは、ドレイン領域と、ドレイン領域を取り囲み、ループ状に形成されたゲート領域と、ゲート領域の周りに、ドレイン領域と対向するよう配置された複数のソース領域と、ゲート領域の周りに、複数のソース領域を分離するよう配置された複数のバルク領域と、を有し、複数のソース領域は、隣接するＭＯＳトランジスタセルにおいて対応する複数のソース領域と重なる。
本発明の概要は、本発明の性質の理解を促すことを目的としている。添付図面との関連で、以下に記すその好適な実施形態の詳細な説明を参照することで、本発明はより完全に理解されよう。
比較例である金属酸化膜半導体（ＭＯＳ）構造または１アレイのＭＯＳセルの上面図である。 比較例である金属酸化膜半導体（ＭＯＳ）構造または１アレイのＭＯＳセルの上面図である。 比較例である金属酸化膜半導体（ＭＯＳ）構造または１アレイのＭＯＳセルの上面図である。
本発明の第１実施形態によるＭＯＳ構造の上面図である。
本発明の第２実施形態による１アレイのＭＯＳセルの上面図である。 本発明の第２実施形態による１アレイのＭＯＳセルの上面図である。
ハードディスクドライブ内の、本発明のブロック図である。
ＤＶＤドライブ内の、本発明のブロック図である。
高精細テレビ（ＨＤＴＶ）内の、本発明のブロック図である。
車両制御システム内の、本発明のブロック図である。
セルラー式または携帯電話機内の、本発明のブロック図である。
セットトップボックス（ＳＴＢ）内の、本発明のブロック図である。
メディアプレーヤ内の、本発明のブロック図である。
ＶｏＩＰプレーヤ内の、本発明のブロック図である。
図４は、本発明の１実施形態による単一のＭＯＳセル４００の金属酸化膜半導体（ＭＯＳ）構造の上面図である。図４に示すように、ＭＯＳセル４００は、正方形状に形成されるが、他の実施形態においては、ＭＯＳセル４００は円形状または任意の多面多角形状（例えば、矩形、六角形、または八角形）であってよい。ＭＯＳセル４００は、例えば、ＮＭＯＳおよびＰＭＯＳトランジスタを含むＭＯＳトランジスタであってよく、ＭＯＳセル４００は方形型ＤＭＯＳ（ＳＱＤＭＯＳ）であってよい。ＭＯＳセル４００においては、基板（例えば、シリコン基板または任意の他の適切な種類の基板）上に、少なくともドレイン領域４０１、ゲート領域４０２、ソース領域４０４および４０５、およびバルク領域４０６が形成されていてよい。
図４に示すように、ドレイン領域４０１は正方形状に形成されるが、他の実施形態においては、ドレイン領域４０１は円形状または任意の多面多角形状（例えば、矩形、六角形、または八角形）であってよい。ドレイン領域４０１はドレイン端子４０９を含む。図では２つのドレイン端子４０９が示されているが、他の実施形態においては、例えば電流要件等の動作要件に部分的に基づいて、他の数のドレイン端子が利用されてよい。ドレイン端子４０９は、任意の電流機能において領域を最適化するよう当接（butted）される。例示されている実施形態では、ドレイン端子４０９とゲート領域４０２との間の距離Ｄ１からＤ４は、実質的に類似しているが、他の実施形態においては、ドレイン領域４０１の形状に部分的に基づいて距離Ｄ１からＤ４が異なっていてもよい。
ゲート領域４０２はドレイン領域４０１を取り囲む。ゲート領域４０２は、ドレイン領域４０１の形状に対応する形状を有する閉ループとして、ドレイン領域４０１の周りに形成されてよい。図示されたゲート領域４０２は正方形状であるが、他の実施形態においては、ゲート領域４０２は、ドレイン領域４０１の形状に部分的に基づいて、円形状または任意の多面多角形状（例えば、矩形、六角形、または八角形）であってよい。ゲート領域４０２は、例えば、ポリシリコン、または任意の他の適切な種類の導電性または半導体性材料を含みうる。ゲート領域４０２の下にはチャネル領域４０８が形成されてよく、チャネル領域４０８は、電流が各ソース領域４０５および４０５からドレイン領域４０１へ流れるように構成されてよい。ゲート端子（不図示）は、ゲート領域４０２に電気的に結合された領域４０７に取り付けられてよい。領域４０７は、ゲート領域４０２と同じ材料を含みうる。
ゲート領域４０２の周りには、ソース領域４０４および４０５、バルク領域４０６、および領域４０７が設けられる。ソース領域４０４または４０５は、ゲート領域４０２の各辺に設けられ、ドレイン領域４０１の各辺がそれと同じかそれより大きい幅を有するソース領域と整列する。このようにして、チャネル領域４０８の電流の流れが最大化されうる。バルク領域４０６および領域４０７は、ゲート領域４０２の周りに、ドレイン領域４０１の一辺と整列しないように設けられる。特に、バルク領域４０６は、ＭＯＳセル４００の隅に配置されて、ゲート領域４０２（およびチャネル４０８）との接触が避けられてよく、領域４０７は、ゲート領域４０２の各部分と接触するように設けられてよい。
従来のＭＯＳセルのように（図１）バルク領域４０６はソース領域４０４および４０５内には設けられないので、ソース領域４０４および４０５のサイズは、従来のＭＯＳセルのソース領域のサイズより小さくてよい。
図示されているソース領域４０４および４０５は矩形形状に形成されており、バルク領域４０６および領域４０７は正方形状に形成されている。しかし他の実施形態においては、ソース領域４０４および４０５、バルク領域４０６、および領域４０７は、ＭＯＳセル４００の形状、および／または、ソース領域４０４および４０５、およびバルク領域４０６および領域４０７の配置および／または形状に部分的に基づいて、円形状または任意の多面多角形状（例えば、三角形、正方形、矩形、六角形、または八角形）であってよい。
上述のように、領域４０７は、ゲート領域４０２に電気的に連結された不図示のゲート端子を含みうる。バルク領域４０６は、バルク端子４１１を含み、ソース領域４０４および４０５は、ソース端子４１０を含む。他の実施形態においては、例えば電流要件等の動作要件に部分的に基づいて、例示した数とは異なる数のソース端子４１０およびバルク端子４１１が採用されてもよい。
図示されているソース端子４１０とゲート領域４０２との間の距離Ｓ１は、ドレイン端子４０９とゲート領域４０２との間の距離Ｄ１からＤ４よりも短いが、他の実施形態においては、ブレークダウン電圧に部分的に基づいて、距離Ｓ１と距離Ｄ１からＤ４との関係が異なってもよい。
図５Ａは、本発明の１例示的実施形態による、４つのＭＯＳセルのアレイ５００の上面図である。各セルは図４のＭＯＳセル４００の構造を有する。セル５０１から５０４は、それぞれのソース領域４０４および４０５が互いに重なるように配置される。このようにして、セルアレイ５００の全面積は、個々のＭＯＳセル４００の領域を４倍したものよりも小さくなりうる。
ゲート領域４０２を、ドレイン領域４０１の周りにループ形状に配置することで、チャネル幅が、ゲート領域部分５１０、５１１、５２０、５２１、５３０、５３１、５４０、および５４１だけ広くなりうる（図５Ｂ参照）。領域４０７下には有効なチャネルがない場合があるので幾らかのチャネル幅は失われるかもしれないが（つまり、領域４０７がソース領域およびドレイン領域を分離していない場合がある）、この損失よりもチャネル幅において得られる利得のほうが大きいであろう。
このようにして、ＭＯＳセル４００（およびＭＯＳセルアレイ５００）の構造は、従来のＭＯＳセル（またはセルアレイ）のＲｏｎより低いＲｏｎを有しうる。ゲート領域４０２がドレイン領域４０１の周りにループ形状に設けられることで、実効チャネル幅（net channel width）を、ＭＯＳ構造の面積を増加させずに増やすことができる。Ｒｏｎを低減させることで、ＭＯＳ切り替え時間は増加しうるので、切り替えイベント毎の処理速度がより速くなり、利用されるエネルギーがより低くなりうる。
バルク領域がゲート領域の周りに配置されるので、追加的なバルク領域を、ソース領域を取り囲むよう配置する必要はなくなると思われる。バルク領域はソース領域内に含まれない場合もあるので、ソース領域のサイズを低減させることができる。ＭＯＳの面積を低減させることで、同じ面積に提供されうる消費電力が増え、あるいは、製造するチップがより小さくなりうるので、製造コスト低減につながる。
図６Ａ−６Ｈには、本発明の様々な例示的実装例が示されている。図６Ａでは、本発明は、ハードディスクドライブ１５００のＭＯＳデバイスとして具現化されうる。本発明は、図６Ａで概して１５０２として特定される信号処理および／または制御回路のいずれかまたは両方を実装しうる。幾らの実装例においては、信号処理および／または制御回路１５０２および／またはＨＤＤ１５００の他の回路（不図示）は、磁気記憶媒体１５０６へ出力および／または磁気記憶媒体１５０６から受信するデータの、データ処理、符号化および／または暗号化、計算、および／またはフォーマッティングを行ってよい。
ＨＤＤ１５００は、コンピュータ、情報携帯端末、セルラー式電話機、媒体、またはＭＰ３プレーヤ等の携帯コンピュータデバイス、および／または他のデバイスなどのホストデバイス（不図示）と、１以上の有線または無線通信リンク１５０８を介して通信しうる。ＨＤＤ１５００は、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ等の低レイテンシー不揮発性メモリ、読み取り専用メモリ（ＲＯＭ）、および／または他の適切な電子データ記憶装置などのメモリ１５０９に接続されてよい。
図６Ｂを参照すると、本発明はデジタルバーサタイルディスク（ＤＶＤ）ドライブ１５１０のＭＯＳデバイスとして具現化されうる。本発明は、概して図６Ｂでは１５１２として示される信号処理および／または制御回路のいずれかまたは両方、および／またはＤＶＤドライブ１５１０の大容量データ記憶装置１５１８を実装してよい。信号処理および／または制御回路１５１２および／またはＤＶＤドライブ１５１０の他の回路（不図示）は、光学記憶媒体１５１６から読み出す、および／または光学記憶媒体１５１６へ書き込むデータの、データ処理、符号化、および／または暗号化、計算、および／またはフォーマッティングを行ってよい。幾らかの実装例においては、信号処理および／または制御回路１５１２および／またはＤＶＤドライブ１５１０の他の回路（不図示）は、さらに、エンコードおよび／またはデコード、および／またはＤＶＤドライブに関する任意の他の信号処理機能を行うこともできる。
ＤＶＤドライブ１５１０は、コンピュータ、テレビ、または他のデバイス等の出力デバイス（不図示）と、１以上の有線または無線の通信リンク１５１７を介して通信してよい。ＤＶＤドライブ１５１０は、不揮発にデータを記憶する大容量データ記憶装置１５１８と通信してよい。大容量データ記憶装置１５１８は、図６Ａに示すようなハードディスクドライブ（ＨＤＤ）を含みうる。ＨＤＤは、直径が約１．８"より小さい１以上のプラッタを含むミニＨＤＤであってもよい。ＤＶＤドライブ１５１０は、ＲＡＭ、ＲＯＭ、フラッシュメモリなどの低レイテンシー不揮発性メモリ、および／または他の適切な電子データ記憶装置などのメモリ１５１９に接続されてもよい。
図６Ｃを参照すると、本発明は高精細テレビ（ＨＤＴＶ）１５２０のＭＯＳデバイスとして具現化されうる。本発明は、概して図６Ｃでは１５２２で示される信号処理および／または制御回路のいずれかまたは両方、ＨＤＴＶ１５２０のＷＬＡＮインタフェースおよび／または大容量データ記憶装置を実装してよい。ＨＤＴＶ１５２０は、有線または無線形式でＨＤＴＶ入力信号を受信して、ＨＤＴＶ出力信号をディスプレイ１５２６用に生成する。幾らかの実装例においては、信号処理回路および／または制御回路１５２２および／またはＨＤＴＶ１５２０の他の回路（不図示）は、データ処理、符号化、および／または暗号化、計算、データフォーマッティング、および／または、必要でありうる任意の他の種類のＨＤＴＶ処理を行ってよい。
ＨＤＴＶ１５２０は、光学および／または磁気記憶デバイスなどの、不揮発式にデータを記憶する大容量データ記憶装置１５２７と通信してよい。少なくとも１つのＨＤＤが図６Ａに示す構成を有してよく、および／または、少なくとも１つのＤＶＤが図６Ｂに示す構成を有してよい。ＨＤＤは、直径が約１．８"より小さい１以上のプラッタを含むミニＨＤＤであってもよい。ＨＤＴＶ１５２０は、ＲＡＭ、ＲＯＭ、フラッシュメモリなどの低レイテンシー不揮発性メモリ、および／または他の適切な電子データ記憶装置などのメモリ１５２８に接続されてもよい。ＨＤＴＶ１５２０はさらに、ＷＬＡＮネットワークインタフェース１５２９を介してＷＬＡＮとの接続をサポートしてよい。
図６Ｄを参照すると、本発明は車両１５３０の制御システム、車両制御システムのＷＬＡＮインタフェースおよび／または大容量データ記憶装置のＭＯＳデバイスとして具現化されうる。幾らかの実装例においては、本発明は、温度センサ、圧力センサ、回転センサ、気流センサ、および／または任意の他の適切なセンサなどの１以上のセンサから入力を受信し、および／または、エンジン動作パラメータ、トランスミッション動作パラメータ、および／または他の制御信号など１以上の出力制御信号を生成する、パワートレイン制御システム１５３２を実装してよい。
本発明は、さらに、車両１５３０の他の制御システム１５４０に具現化されうる。制御システム１５４０は、同様に、入力センサ１５４２からの信号を受信し、および／または、制御信号を１以上の出力デバイス１５４４に出力しうる。幾らかの実装例においては、制御システム１５４０は、アンチロック・ブレーキ・システム（ＡＢＳ）、ナビゲーションシステム、テレマティックスシステム、車両テレマティックスシステム、車線逸脱システム、車間距離適応走行制御システム、ステレオ、ＤＶＤ、コンパクトディスクなどの車両娯楽システムなどの一部であってよい。さらに他の実装例も考えられる。
パワートレイン制御システム１５３２は、データを不揮発式に記憶する大容量データ記憶装置１５４６と通信してよい。大容量データ記憶装置１５４６は、例えばハードディスクドライブＨＤＤおよび／またはＤＶＤなどの光学および／または磁気記憶デバイスを含んでよい。少なくとも１つのＨＤＤが図６Ａに示す構成を有してよく、および／または、少なくとも１つのＤＶＤが図６Ｂに示す構成を有してよい。ＨＤＤは、直径が約１．８"より小さい１以上のプラッタを含むミニＨＤＤであってもよい。パワートレイン制御システム１５３２は、ＲＡＭ、ＲＯＭ、フラッシュメモリなどの低レイテンシー不揮発性メモリ、および／または他の適切な電子データ記憶装置などのメモリ１５４７に接続されてもよい。パワートレイン制御システム１５３２はさらに、ＷＬＡＮネットワークインタフェース１５４８を介してＷＬＡＮとの接続をサポートしてもよい。制御システム１５４０はさらに大容量データ記憶装置、メモリ、および／またはＷＬＡＮインタフェース（全て不図示）を含んでよい。
図６Ｅを参照すると、本発明は、セルラー式アンテナ１５５１を含みうるセルラー式電話機１５５０のＭＯＳデバイスとして具現化されうる。本発明は、概して図６Ｅでは１５５２で示される信号処理および／または制御回路のいずれかまたは両方、セルラー式電話機１５５０のＷＬＡＮインタフェースおよび／または大容量データ記憶装置を実装してよい。幾らかの実装例においては、セルラー式電話機１５５０は、マイクロフォン１５５６、スピーカおよび／または音声出力ジャックなどの音声出力１５５８、ディスプレイ１５６０および／またはキーパッド、ポインティングデバイス、音声駆動および／または他の入力デバイスなどの入力デバイス１５６２を含む。信号処理および／または制御回路１５５２および／またはセルラー式電話機１５５０の他の回路（不図示）は、データ処理、符号化、および／または暗号化、計算、データフォーマッティング、および／または他のセルラー式電話機能を行ってよい。
セルラー式電話機１５５０は、例えばＨＤＤおよび／またはＤＶＤなどの光学および／または磁気記憶デバイスなどの、データを不揮発式に記憶する大容量データ記憶装置１５６４と通信してよい。少なくとも１つのＨＤＤが図６Ａに示すような構成を持ってよく、および／または少なくとも１つのＤＶＤが図６Ｂに示す構成をもってよい。ＨＤＤは、直径が約１．８"より小さい１以上のプラッタを含むミニＨＤＤであってもよい。セルラー式電話機１５５０は、ＲＡＭ、ＲＯＭ、フラッシュメモリなどの低レイテンシー不揮発性メモリ、および／または他の適切な電子データ記憶装置などのメモリ１５６６に接続されてもよい。セルラー式電話機１５５０はさらに、ＷＬＡＮとの接続を、ＷＬＡＮネットワークインタフェース１５６８を介してサポートしてもよい。
図６Ｆを参照すると、本発明は、セットトップボックス１５８０のＭＯＳデバイスとして具現化されうる。本発明は、概して図６Ｆでは１５８４で示される信号処理および／または制御回路のいずれかまたは両方、セットトップボックス１５８０のＷＬＡＮインタフェースおよび／または大容量データ記憶装置を実装してよい。セットトップボックス１５８０は、ブロードバンドソースなどのソースから信号を受信し、テレビおよび／またはモニタおよび／または他のビデオおよび／または音声出力デバイスなどのディスプレイ１５８８に適した標準および／または高精細音声／ビデオ信号を出力する。信号処理回路および／または制御回路１５８４および／またはセットトップボックス１５８０の他の回路（不図示）は、データ処理、符号化および／または暗号化、計算、データフォーマッティング、および／または任意の他のセットトップボックス機能を行ってよい。
セットトップボックス１５８０は、データを不揮発式に記憶する大容量データ記憶装置１５９０と通信してよい。大容量データ記憶装置１５９０は例えばＨＤＤおよび／またはＤＶＤドライブである、光学および／または磁気記憶デバイスを含んでよい。少なくとも１つのＨＤＤが図６Ａに示すような構成を持ってよく、および／または少なくとも１つのＤＶＤが図６Ｂに示す構成をもってよい。ＨＤＤは、直径が約１．８"より小さい１以上のプラッタを含むミニＨＤＤであってもよい。セットトップボックス１５８０は、ＲＡＭ、ＲＯＭ、フラッシュメモリなどの低レイテンシー不揮発性メモリ、および／または他の適切な電子データ記憶装置などのメモリ１５９４に接続されてもよい。セットトップボックス１５８０はさらに、ＷＬＡＮとの接続を、ＷＬＡＮネットワークインタフェース１５９６を介して支援してもよい。
図６Ｇを参照すると、本発明は、メディアプレーヤ６００のＭＯＳデバイスとして具現化しうる。本発明は、概して図６Ｇでは６０４として示される信号処理および／または制御回路のいずれかまたは両方、メディアプレーヤ６００のＷＬＡＮインタフェースおよび大容量データ記憶デバイスを実装しうる。幾らかの実装例においては、メディアプレーヤ６００は、ディスプレイ６０７および／またはキーパッド、タッチパッド等のユーザ入力６０８を含む。幾らかの実装例においては、メディアプレーヤ６００は、通常、メニュー、ドロップダウンメニュー、アイコン、および／またはポイントアンドクリックインタフェースを、ディスプレイ６０７および／またはユーザ入力６０８を介して利用するグラフィカルユーザインタフェース（ＧＵＩ）を利用してよい。メディアプレーヤ６００は、さらに、スピーカおよび／または音声出力ジャックなどの音声出力６０９を含む。信号処理および／または制御回路６０４および／またはメディアプレーヤ６００の他の回路（不図示）は、データ処理、符号化、および／または暗号化、計算、データフォーマッティング、および／または任意の他のメディアプレーヤ機能を行ってよい。
メディアプレーヤ６００は、圧縮音声および／またはビデオコンテンツなどのデータを不揮発式に記憶する大量データ記憶装置６１０と通信してよい。幾らかの実施例においては、圧縮音声ファイルは、ＭＰ３形式あるいは他の適切な圧縮音声および／またはビデオ形式に準拠するファイルを含む。大容量データ記憶装置は、例えばハードディスクドライブＨＤＤおよび／またはＤＶＤドライブなどの、光学および／または磁気記憶デバイスを含んでよい。少なくとも１つのＨＤＤが図６Ａに示すような構成を持ってよく、および／または少なくとも１つのＤＶＤが図６Ｂに示す構成をもってよい。ＨＤＤは、直径が約１．８"より小さい１以上のプラッタを含むミニＨＤＤであってもよい。メディアプレーヤ６００はＲＡＭ、ＲＯＭ、フラッシュメモリなどの低レイテンシー不揮発性メモリ、および／または他の適切な電子データ記憶装置などのメモリ６１４に接続されてもよい。メディアプレーヤ６００はさらに、ＷＬＡＮとの接続を、ＷＬＡＮネットワークインタフェース６１６を介して支援してもよい。さらに他の実施例が、上述されたものに加えて考えられる。
図６Ｈを参照すると、本発明は、アンテナ６２１を含みうるボイスオーバインターネットプロトコル（ＶｏＩＰ）電話機６２０のＭＯＳデバイスとして具現化しうる。本発明は、概して図６Ｈでは６２２として示される信号処理および／または制御回路のいずれかまたは両方、ＶｏＩＰ電話機６２０の無線インタフェースおよび／または大容量データ記憶装置を実装してよい。幾らかの実装例においては、ＶｏＩＰ電話機６２０は、一部に、マイクロフォン６２４、スピーカおよび／または音声出力ジャックなどの音声出力６２５、ディスプレイモニタ６２６、キーパッド、ポインティングデバイス、音声駆動および／または他の入力デバイスなどの入力デバイス６２７、および、ワイヤレスフィデリティ（Ｗｉ−Ｆｉ）通信モジュール６２８を含む。信号処理および／または制御回路６２２および／またはＶｏＩＰ電話機６２０の他の回路（不図示）は、データ処理、符号化、および／または暗号化、計算、データフォーマッティングおよび／または他のＶｏＩＰ電話機能を行いうる。
ＶｏＩＰ電話機６２０は、例えばハードディスクドライブＨＤＤおよび／またはＤＶＤなどの光学および／または磁気記憶デバイスなどの、データを不揮発式に記憶する大容量データ記憶装置６２３と通信してよい。少なくとも１つのＨＤＤが図６Ａに示すような構成を持ってよく、および／または少なくとも１つのＤＶＤが図６Ｂに示す構成をもってよい。ＨＤＤは、直径が約１．８"より小さい１以上のプラッタを含むミニＨＤＤであってもよい。ＶｏＩＰ電話機６２０は、ＲＡＭ、ＲＯＭ、フラッシュメモリなどの低レイテンシー不揮発性メモリ、および／または他の適切な電子データ記憶装置などのメモリ６２９に接続されてもよい。ＶｏＩＰ電話機６２０は、Ｗｉ‐Ｆｉ通信モジュール６２８を介してＶｏＩＰネットワーク（不図示）との通信リンクを構築するよう構成される。
これまで本発明を特定の例示的実施形態に関して記載してきた。本発明は、上述の実施形態に限定されず、当業者であれば本発明の精神および範囲を逸脱せずに様々な変形例および変更例に想到するであろうことを理解されたい。

Claims (22)

  1. 基板上に形成された金属酸化膜半導体デバイス（ＭＯＳデバイス）であって、
    正方形または矩形の形状を有するドレイン領域と、
    （ｉ）前記ドレイン領域を取り囲み、（ｉｉ）前記ドレイン領域の周りに閉ループ状に形成され、前記閉ループが前記ドレイン領域の形状に対応する形状を有するゲート領域と、
    （ｉ）前記ゲート領域の周りに配置され、（ｉｉ）前記ドレイン領域と対向する複数のソース領域と、
    （ｉ）前記ゲート領域の周りに配置され、（ｉｉ）前記複数のソース領域を分離する、正方形または矩形の形状を有する複数のバルク領域と
    を備え
    前記ドレイン領域の対向する２辺と対向するように配置された前記複数のソース領域のうちの２つのソース領域のそれぞれは、前記ドレイン領域の前記対向する２辺のそれぞれと同じ幅を有し、
    前記ドレイン領域の対向する他の２辺と対向するように配置された前記複数のソース領域のうちの他の２つのソース領域のそれぞれは、前記ドレイン領域の前記対向する他の２辺のそれぞれより大きい幅を有する、ＭＯＳデバイス。
  2. 前記複数のバルク領域のうちの第１のバルク領域は、
    前記複数のソース領域のうちの第１のソース領域の表面と隣接する第１の表面と、
    前記ゲート領域に隣接する第１の隅と
    を有する、請求項１に記載のＭＯＳデバイス。
  3. 前記基板は、前記ドレイン領域の形状に対応する形状を有する、請求項１または２に記載のＭＯＳデバイス。
  4. 前記複数のバルク領域は、前記基板の複数の隅にそれぞれ配置されている、請求項１から３のいずれか１項に記載のＭＯＳデバイス。
  5. 前記ゲート領域の下にチャネル領域が形成される、請求項１から４のいずれか１項に記載のＭＯＳデバイス。
  6. 前記チャネル領域は、電流が前記複数のソース領域の各ソース領域から前記ドレイン領域へ流れるよう構成される、請求項５に記載のＭＯＳデバイス。
  7. 前記ＭＯＳデバイスはトランジスタである、請求項１から６のいずれか１項に記載のＭＯＳデバイス。
  8. 前記基板はシリコン基板であり、前記ゲート領域はポリシリコンを含む、請求項１から７のいずれか１項に記載のＭＯＳデバイス。
  9. 前記ＭＯＳデバイスは方形型Ｄｏｕｂｌｅ−Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＳＱＤＭＯＳ）である、請求項１から８のいずれか１項に記載のＭＯＳデバイス。
  10. 前記ドレイン領域はドレイン端子を有し、
    前記複数のソース領域の第１のソース領域は、ソース端子を有し、
    前記ドレイン端子と、前記ゲート領域との間の距離は、前記ソース端子と、前記ゲート領域との間の距離より長い、請求項１から９のいずれか１項に記載のＭＯＳデバイス。
  11. 前記ＭＯＳデバイスが前記ドレイン領域の周りに閉ループ状に形成された前記ゲート領域を備えることによって、前記ＭＯＳデバイスの構造が、前記ゲート領域が前記ドレイン領域の周りに閉ループ状に形成されない場合に比べて、前記ＭＯＳデバイスのオン抵抗（Ｒｏｎ）を小さくする、請求項１から１０のいずれか１項に記載のＭＯＳデバイス。
  12. 前記ゲート領域の周りの前記複数のソース領域と前記複数のバルク領域との間に配置されている複数の領域をさらに備え、前記複数の領域のそれぞれは、前記ゲート領域に電気的に連結されたゲート端子を含む、請求項１から１１のいずれか１項に記載のＭＯＳデバイス。
  13. 基板上に金属酸化膜半導体デバイス（ＭＯＳデバイス）を形成する方法であって、
    正方形又は矩形の形状を有するドレイン領域を形成する工程と、
    （ｉ）前記ドレイン領域を取り囲み、（ｉｉ）前記ドレイン領域の周りに閉ループ状に形成され、前記閉ループが前記ドレイン領域の形状に対応する形状を有するゲート領域を形成する工程と、
    （ｉ）前記ゲート領域の周りに配置され、（ｉｉ）前記ドレイン領域と対向する複数のソース領域を形成する工程と、
    （ｉ）前記ゲート領域の周りに配置され、（ｉｉ）前記複数のソース領域を分離する、正方形又は矩形の形状を有する複数のバルク領域を形成する工程と
    を備え、
    前記ドレイン領域の対向する２辺と対向するように配置された前記複数のソース領域のうちの２つのソース領域のそれぞれは、前記ドレイン領域の前記対向する２辺のそれぞれと同じ幅を有し、
    前記ドレイン領域の対向する他の２辺と対向するように配置された前記複数のソース領域のうちの他の２つのソース領域のそれぞれは、前記ドレイン領域の前記対向する他の２辺のそれぞれより大きい幅を有する、方法。
  14. 前記複数のバルク領域のうちの第１のバルク領域は、
    前記複数のソース領域のうちの第１のソース領域の表面と隣接する第１の表面と、
    前記ゲート領域に隣接する第１の隅と
    を有する、請求項１３に記載の方法。
  15. 前記基板は、前記ドレイン領域の形状に対応する形状を有する、請求項１３または１４に記載の方法。
  16. 前記複数のバルク領域は、前記基板の複数の隅にそれぞれ配置されている、請求項１３から１５のいずれか１項に記載の方法。
  17. 前記ゲート領域の下にチャネル領域を形成する工程をさらに備える、請求項１３から１６のいずれか１項に記載の方法。
  18. 前記チャネル領域は、電流が前記複数のソース領域の各ソース領域から前記ドレイン領域へ流れるよう構成される、請求項１７に記載の方法。
  19. 前記ＭＯＳデバイスはトランジスタである、請求項１３から１８のいずれか１項に記載の方法。
  20. 前記ドレイン領域はドレイン端子を有し、
    前記複数のソース領域の第１のソース領域はソース端子を有し、
    前記ドレイン端子と、前記ゲート領域との間の距離は、前記ソース端子と、前記ゲート領域との間の距離より長い、請求項１３から１９のいずれか１項に記載の方法。
  21. 前記ＭＯＳデバイスが前記ドレイン領域の周りに閉ループ状に形成された前記ゲート領域を備えることによって、前記ＭＯＳデバイスの構造が、前記ゲート領域が前記ドレイン領域の周りに閉ループ状に形成されない場合に比べて、前記ＭＯＳデバイスのオン抵抗（Ｒｏｎ）を小さくする、請求項１３から２０のいずれか１項に記載の方法。
  22. 前記ゲート領域の周りの前記複数のソース領域と前記複数のバルク領域との間に配置される複数の領域を形成する工程をさらに備え、
    前記複数の領域のそれぞれは、前記ゲート領域に電気的に連結されたゲート端子を含む、請求項１３から２１のいずれか１項に記載の方法。
JP2013098733A 2006-12-28 2013-05-08 低オン抵抗のｍｏｓデバイス配置 Expired - Fee Related JP5726230B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88225006P 2006-12-28 2006-12-28
US60/882,250 2006-12-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009544252A Division JP5360829B2 (ja) 2006-12-28 2007-12-26 低オン抵抗のｍｏｓデバイス配置

Publications (2)

Publication Number Publication Date
JP2013179336A JP2013179336A (ja) 2013-09-09
JP5726230B2 true JP5726230B2 (ja) 2015-05-27

Family

ID=39582614

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009544252A Expired - Fee Related JP5360829B2 (ja) 2006-12-28 2007-12-26 低オン抵抗のｍｏｓデバイス配置
JP2013098733A Expired - Fee Related JP5726230B2 (ja) 2006-12-28 2013-05-08 低オン抵抗のｍｏｓデバイス配置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009544252A Expired - Fee Related JP5360829B2 (ja) 2006-12-28 2007-12-26 低オン抵抗のｍｏｓデバイス配置

Country Status (6)

Country Link
US (1) US9466596B2 (ja)
EP (1) EP2100334B1 (ja)
JP (2) JP5360829B2 (ja)
CN (2) CN102709285B (ja)
TW (1) TWI456758B (ja)
WO (1) WO2008083180A2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932577B2 (en) * 2007-12-31 2011-04-26 Silicon Laboratories, Inc. Circuit device and method of forming a circuit device having a reduced peak current density
US8076724B2 (en) * 2008-10-09 2011-12-13 Hvvi Semiconductors, Inc. Transistor structure having an active region and a dielectric platform region
EP2400552A1 (en) * 2010-06-24 2011-12-28 Dialog Semiconductor GmbH Mos transistor structure with easy access to all nodes
CN102403310A (zh) * 2010-09-13 2012-04-04 登丰微电子股份有限公司 金属氧化物半导体场效晶体管布局及结构
CN102142462B (zh) * 2011-02-25 2012-08-29 北京大学 一种非对称结构的功率mos晶体管及其阵列
US9543434B2 (en) 2011-05-19 2017-01-10 Hewlett-Packard Development Company, L.P. Device active channel length/width greater than channel length/width
KR20150092828A (ko) * 2014-02-06 2015-08-17 정덕영 배터리의 충방전 제어회로를 위한 4-단자 fet
CN105097916A (zh) 2014-05-05 2015-11-25 中芯国际集成电路制造(上海)有限公司 Mos晶体管器件及其制作方法
CN104409503B (zh) * 2014-11-21 2017-05-17 中国科学院上海微系统与信息技术研究所 多叉指栅极结构mosfet的版图设计
US9356105B1 (en) * 2014-12-29 2016-05-31 Macronix International Co., Ltd. Ring gate transistor design for flash memory
EP3062349B1 (en) 2015-02-25 2019-10-09 Nxp B.V. Semiconductor device comprising a switch
CN106328508B (zh) * 2016-08-22 2019-02-01 上海华力微电子有限公司 改善有源区边界处的栅极拐角的方法
EP3352224B1 (en) * 2017-01-24 2020-03-11 Nxp B.V. Semiconductor device comprising a switch
US10811497B2 (en) 2018-04-17 2020-10-20 Silanna Asia Pte Ltd Tiled lateral BJT
US11309353B2 (en) * 2020-04-30 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer-defined back-end transistor as memory selector
CN111599807B (zh) * 2020-05-22 2023-09-01 赛卓电子科技(上海)股份有限公司 一种标准mos工艺下提升性能的差分输入对管及提升方法
CN116344530A (zh) * 2021-12-24 2023-06-27 长鑫存储技术有限公司 晶体管单元及其阵列、集成电路

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783349A (en) * 1971-05-25 1974-01-01 Harris Intertype Corp Field effect transistor
JPS5737875A (en) 1980-08-20 1982-03-02 Hitachi Ltd Mos semiconductor device
JPS6173481A (ja) 1984-09-19 1986-04-15 Canon Inc 画像処理装置
JPS61290767A (ja) 1985-06-19 1986-12-20 Hitachi Ltd Ｍｏｓ電界効果トランジスタ
JP2626139B2 (ja) 1990-03-08 1997-07-02 日産自動車株式会社 パワーｍｏｓｆｅｔ
US5192989A (en) * 1989-11-28 1993-03-09 Nissan Motor Co., Ltd. Lateral dmos fet device with reduced on resistance
JPH0582782A (ja) * 1991-09-20 1993-04-02 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓｆｅｔ
JP2720783B2 (ja) * 1993-12-29 1998-03-04 日本電気株式会社 半導体集積回路
JP3136885B2 (ja) * 1994-02-02 2001-02-19 日産自動車株式会社 パワーｍｏｓｆｅｔ
DE19581809B4 (de) * 1995-04-06 2008-12-24 Transpacific Ip, Ltd. MOS-Zelle, Mehrfachzellentransistor und IC-Chip
TW274150B (en) 1995-10-17 1996-04-11 Winbond Electronics Corp Ring-packaged electric device
US5714784A (en) * 1995-10-19 1998-02-03 Winbond Electronics Corporation Electrostatic discharge protection device
TW281798B (en) 1996-03-16 1996-07-21 Winbond Electronics Corp Hexagon transistor element
JP3276325B2 (ja) 1996-11-28 2002-04-22 松下電器産業株式会社 半導体装置
JP3257969B2 (ja) 1997-07-22 2002-02-18 花王株式会社 液体柔軟仕上げ剤組成物
JPH1174505A (ja) 1997-08-27 1999-03-16 Fujitsu Ltd 半導体装置
JPH1174517A (ja) * 1997-08-29 1999-03-16 Matsushita Electric Works Ltd 半導体装置
US5965925A (en) 1997-10-22 1999-10-12 Artisan Components, Inc. Integrated circuit layout methods and layout structures
KR100373765B1 (ko) 1998-02-07 2003-02-26 제모드, 인크. 소스 영역을 후면에 접속하기 위한 플러그를 포함하는래터럴 고주파 금속 산화막 반도체 소자용 의사-메시게이트 구조
JPH11251445A (ja) 1998-02-27 1999-09-17 Rohm Co Ltd 半導体素子
US6064088A (en) 1998-06-15 2000-05-16 Xemod, Inc. RF power MOSFET device with extended linear region of transconductance characteristic at low drain current
JP2000208759A (ja) 1999-01-12 2000-07-28 Rohm Co Ltd 半導体装置
JP2001257360A (ja) * 2000-01-05 2001-09-21 Mitsubishi Electric Corp 半導体装置
EP1115158A1 (en) 2000-01-05 2001-07-11 Mitsubishi Denki Kabushiki Kaisha Soi-misfet
JP2002110970A (ja) 2000-09-28 2002-04-12 Toshiba Corp 半導体装置
US7115946B2 (en) 2000-09-28 2006-10-03 Kabushiki Kaisha Toshiba MOS transistor having an offset region
JP2002246600A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6724044B2 (en) * 2002-05-10 2004-04-20 General Semiconductor, Inc. MOSFET device having geometry that permits frequent body contact
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
JP2004186511A (ja) 2002-12-04 2004-07-02 Nec Electronics Corp 静電気放電保護素子
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
JP2006120952A (ja) 2004-10-22 2006-05-11 Fuji Electric Holdings Co Ltd Ｍｉｓ型半導体装置
JP4892847B2 (ja) 2005-03-17 2012-03-07 Ｄｉｃ株式会社 高分子分散型液晶表示素子用組成物及び高分子分散型液晶表示素子
JP4890793B2 (ja) * 2005-06-09 2012-03-07 トヨタ自動車株式会社 半導体装置の製造方法
TWI420665B (zh) * 2006-05-08 2013-12-21 Marvell World Trade Ltd 有效率電晶體結構
US20090072314A1 (en) 2007-09-19 2009-03-19 Texas Instruments Incorporated Depletion Mode Field Effect Transistor for ESD Protection
JP2008078469A (ja) * 2006-09-22 2008-04-03 Texas Instr Japan Ltd 電界効果トランジスタ
JP5082782B2 (ja) 2007-11-09 2012-11-28 大日本印刷株式会社 データ処理方法、ｉｃカードおよびｉｃカードプログラム

Also Published As

Publication number Publication date
JP2010515274A (ja) 2010-05-06
EP2100334A4 (en) 2011-03-23
EP2100334A2 (en) 2009-09-16
CN101657901B (zh) 2012-07-04
WO2008083180A3 (en) 2008-08-28
JP2013179336A (ja) 2013-09-09
CN102709285B (zh) 2015-09-16
CN102709285A (zh) 2012-10-03
CN101657901A (zh) 2010-02-24
EP2100334B1 (en) 2016-04-13
TWI456758B (zh) 2014-10-11
US20080157195A1 (en) 2008-07-03
US9466596B2 (en) 2016-10-11
JP5360829B2 (ja) 2013-12-04
WO2008083180A2 (en) 2008-07-10
TW200849591A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
JP5726230B2 (ja) 低オン抵抗のｍｏｓデバイス配置
US10014219B2 (en) Semiconductor device
US7863657B2 (en) Efficient transistor structure
KR102542847B1 (ko) 에어갭 스페이서를 갖는 트랜지스터
CN106158756B (zh) 垂直沟道半导体器件
CN105051905A (zh) 具有底层蚀刻停止的纳米线晶体管
US9153579B2 (en) Semiconductor device having extended buried gate
EP2030237B1 (en) Efficient transistor structure
JP2008010868A (ja) 垂直チャンネルを有する不揮発性メモリ装置およびその製造方法
KR102106472B1 (ko) 응력과 밴드 갭 변조에 대해 가변적인 클래드/코어 치수를 갖는 트랜지스터 구조
KR20170133008A (ko) 전자 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150331

R150 Certificate of patent or registration of utility model

Ref document number: 5726230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371