CN101657901A - 具有低导通电阻的mos器件的几何图形 - Google Patents

具有低导通电阻的mos器件的几何图形 Download PDF

Info

Publication number
CN101657901A
CN101657901A CN200780051901A CN200780051901A CN101657901A CN 101657901 A CN101657901 A CN 101657901A CN 200780051901 A CN200780051901 A CN 200780051901A CN 200780051901 A CN200780051901 A CN 200780051901A CN 101657901 A CN101657901 A CN 101657901A
Authority
CN
China
Prior art keywords
drain region
mos
gate regions
regions
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200780051901A
Other languages
English (en)
Other versions
CN101657901B (zh
Inventor
塞哈特·苏塔迪嘉
拉维尚卡尔·克里沙姆尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Priority to CN201210147239.2A priority Critical patent/CN102709285B/zh
Publication of CN101657901A publication Critical patent/CN101657901A/zh
Application granted granted Critical
Publication of CN101657901B publication Critical patent/CN101657901B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了一种在衬底上形成的金属氧化物半导体(MOS)器件以及一种用于形成该MOS器件的方法。MOS器件包括：漏极区；围绕漏极区的栅极区；源极区，这些源极区被布置在栅极区周围并且与漏极区相对；以及体区，这些体区被布置在栅极区周围并且分隔源极区。栅极区被形成为环绕在漏极区的周围。以此方式，降低了MOS器件的导通电阻(Ron)，而不增加MOS器件的面积。

Description

具有低导通电阻的MOS器件的几何图形
相关申请的交叉引用
本申请要求于2006年12月28日递交的美国临时专利申请No.60/882,250的优先权，该申请的内容通过引用结合于此，就好像被完全公开一样。
技术领域
本发明涉及金属氧化物半导体(MOS)器件的几何图形，以便生产具有低导通电阻(on-resistance)的器件，并且具体地涉及具有这样的几何图形的方形DMOS(SQDMOS)器件。
背景技术
出于比较目的，图1示出了具有栅极、漏极、源极和本体(体)区的传统金属氧化物半导体(MOS)结构的几何图形(geometry)的俯视图。MOS沟道(栅极区)的宽度是B，MOS沟道的长度是G。源和漏极区的长度S和D分别基于具体处理技术的设计规则以实现某一可靠性和电压能力。MOS的总面积是A×B。
MOS的导通电阻(Ron)取决于MOS沟道的宽度B和长度G。更大的宽度B导致更小的Ron，更小的长度G导致更小的Ron。通过减小Ron，可增加在给定时间段内MOS开关的次数，并且因此可获得更高的处理速度和每个开关事件更低的能量消耗。
然而，在减小Ron时，如果MOS沟道的宽度B增加，则MOS的面积可能增加。增加的MOS面积可导致在相同面积中具有较小计算能力的芯片，或者具有被增加的制造成本的更大的芯片。因此，减小Ron同时还不增加MOS的面积才是有利的。
一种减小Ron的技术包括镜像化两个基本MOS结构，以使得每个结构的漏极区重叠，如图2的几何图形所示。根据此技术，有效宽度B被加倍(即存在每个都具有宽度B的两个MOS沟道)，从而降低了Ron，同时该结构的总面积小于单个MOS结构的两倍面积(即小于两倍的A×B)。可如图3所示地重复此结构以获得甚至更小的Ron。
本发明提供了用于MOS器件的几何图形，该几何图形获得了器件的Ron的甚至进一步的减小，同时还不增加器件的面积。
发明内容
本发明充分利用了发明人这样的认识：如果(在沟道区之上形成的)栅极区被形成为以环的形式围绕漏极区，则相对于给定的MOS面积增加了沟道宽度。以此方式，因为增加了沟道的有效宽度，所以降低了MOS的Ron，而不增加MOS的面积。
因此，在一个方面，本发明提供了一种金属氧化物半导体(MOS)器件以及一种在衬底上形成该MOS器件的方法。MOS包括：漏极区；以环的形式围绕漏极区的栅极区；多个源极区，这些源极区被布置在栅极区周围并且与漏极区相对；以及多个体区(bulk region)，这些体区被布置在栅极区周围并且分隔源极区。
利用上述配置，降低了MOS的Ron。成环的栅极区提供了增加的栅极宽度，而没有增加MOS的面积。通过减小Ron，可增加MOS开关次数，并且因此可获得更高的处理速度和每个开关事件更低的能量消耗。
与传统结构相比，将体区布置在栅极区周围并且分隔源极区可提供MOS面积的进一步减小。因为体区被布置在栅极区周围，所以可以不需要源极区周围的额外体区。在MOS的正常操作中，体区中所包括的体触点不承载任何电流。体触点向MOS的体区提供电压偏置。因此，可减少体触点的数目，而不影响MOS的性能。因为体区可被排除在源极区之外，所以可减小源极区的尺寸。通过减小MOS的面积，在相同的面积中可提供更多的计算能力，或者可生产更小的芯片，从而减少制造成本。
栅极区可以被形成为闭环形式，并且栅极区可具有与漏极区的形状相对应的形状。漏极区可具有圆形形状或多边的多边形形状，该多边的多边形形状包括方形、矩形、六边形和八边形之一。
沟道区可形成在栅极区之下，并且沟道区可被配置为使得电流可从每个源极区流向漏极区。衬底可具有与漏极区的形状相对应的形状，并且体区可被布置在衬底的角落。将体区布置在衬底的角落可使有效沟道宽度最大化。
MOS器件可以是晶体管，并且衬底可以是硅衬底。栅极区可包括多晶硅，并且MOS器件可以是方形DMOS(SQDMOS)。漏极区和至少一个源极区可具有各自的触点，并且漏极区的触点和栅极区之间的距离可大于源极区的触点和栅极区之间的距离，以达到从漏极区到源极区的更大的击穿电压。
在另一方面，本发明提供了一种金属氧化物半导体(MOS)器件以及一种用于形成该MOS器件的方法，该MOS器件具有在衬底上以阵列形式形成的多个MOS晶体管单元。每个MOS晶体管单元包括：漏极区；围绕漏极区的栅极区；多个源极区，这些源极区被布置在栅极区周围并且在漏极区对面；以及多个体区，这些体区被布置在栅极区周围并且分隔源极区。栅极区被形成为以环的形式围绕漏极区。源极区与相邻MOS晶体管单元的相应源极区重叠。
此简要内容的提供是为了可迅速理解本发明的本质。通过参考与附图相关的本发明优选实施例的以下详细描述，可获得对本发明的更完全的理解。
附图说明
图1、图2和图3是描绘了用于比较的金属氧化物半导体(MOS)结构或MOS单元的阵列的俯视图的示图。
图4是描绘了根据本发明第一实施例的MOS结构的俯视图的示图。
图5A和图5B是描绘了根据本发明第二实施例的MOS单元的阵列的俯视图的示图。
图6A是硬盘驱动器中的本发明的框图。
图6B是DVD驱动器中的本发明的框图。
图6C是高清晰度电视(HDTV)中的本发明的框图。
图6D是车辆控制系统中的本发明的框图。
图6E是蜂窝或移动电话中的本发明的框图。
图6F是机顶盒(STB)中的本发明的框图。
图6G是媒体播放器中的本发明的框图。
图6H是VoIP播放器中的本发明的框图。
具体实施方式
图4是描绘了根据本发明的一个实施例的单个MOS单元(cell)400的金属氧化物半导体(MOS)结构的俯视图的示图。如图4所示，单元400被形成为方形的形状，但是在其他实施例中，单元400可具有圆形形状或任何多边的多边形形状，例如矩形、六边形或八边形。单元400可以是例如MOS晶体管，包括NMOS和PMOS晶体管，并且单元400可以是方形DMOS(Square DMOS)(SQDMOS)。单元400至少包括漏极区401、栅极区402、源极区404和405、以及在衬底上形成的体区406，衬底例如是硅衬底或任何其他合适类型的衬底。
如图4所示，漏极区401被形成为方形的形状，但是在其他实施例中，漏极区401可具有圆形形状或任何多边的多边形形状，例如矩形、六边形或八边形。漏极区401包括漏极触点(contact)409。如图所示，示出了两个漏极触点409，但是其他实施例可使用不同数目的漏极触点，这部分地取决于操作需要，例如电流需要。漏极触点409被拼接(butt)以优化用于给定电流能力的面积。在所示的实施例中，漏极触点409和栅极区402之间的距离D1到D4基本类似，但是在其他实施例中，距离D1到D4可以是不同的，这部分地取决于漏极区401的形状。
栅极区402围绕漏极区401。栅极区402以闭环形式被形成在漏极区401周围，其中该闭环具有与漏极区401的形状相对应的形状。如图所示，栅极区402具有方形形状，但是在其他实施例中，栅极区402可具有圆形形状或任何多边的多边形形状，例如矩形、六边形或八边形，这部分地取决于漏极区401的形状。栅极区402可包括例如多晶硅或任何其他合适类型的导电或半导电材料。沟道区408可形成在栅极区402之下，并且沟道区408可被配置为使得电流从每个源极区404和405流向漏极区401。栅极触点(未示出)可附接至区域407，区域407电耦合至栅极区402。区域407可包括与栅极区402相同的材料。
源极区404和405、体区406以及区域407被布置在栅极区402周围。源极区404或405被布置在栅极区402的每一侧，布置方式使得漏极区401的每一侧与具有相等或更大宽度的源极区对准(align)。以此方式，流经沟道408的电流可被最大化。体区406和区域407被布置在栅极区402周围，以使得它们不与栅极区402的一侧对准。具体地说，体区406被布置在单元400的角落，其中它们可以不被附接至栅极区402(和沟道408)，并且区域407被布置为使得它们可被附接至栅极区402的部分。
因为体区406没有如传统MOS单元(图1)中那样布置在源极区404和405内，所以源极区404和405的尺寸可小于传统MOS单元中源极区的尺寸。
如图所示，源极区404和405被形成为矩形的形状，并且体区406和区域407被形成为方形的形状。然而，在其他实施例中，源极区404和405、体区406以及区域407可具有圆形形状或任何多边的多边形形状，例如三角形、方形、矩形、六边形或八边形，这部分地取决于单元400的形状以及源极区404和405、体区406与区域407的布置和/或形状。
如上所述，区域407可包括电耦合至栅极区402的栅极触点(未示出)。体区406包括体触点411，并且源极区404和405包括源极触点410。在其他实施例中可使用与所示数目的触点不同数目的源极触点410和体触点411，这部分地取决于操作需要，例如电流需要。
如图所示，源极触点410和栅极区402之间的距离S1比漏极触点409和栅极区402之间的距离D1到D4更短，但在其他实施例中，距离S1和D1到D4之间的关系可以是不同的，这部分地取决于击穿电压。
图5A是描绘了根据本发明的一个示例实施例的四个MOS单元500的阵列的俯视图的示图。每个单元都具有图4的MOS单元400的结构。单元501到504被布置为使得它们的源极区404和405重叠。以此方式，单元阵列500的总面积可小于个体单元400的面积的四倍。
通过布置栅极区402从而使得它环绕在漏极区401周围，沟道宽度可增加如图5B所示的栅极区部分510、511、520、521、530、531、540和541。虽然一些沟道宽度可能丢失，因为在区域407之下可能没有有效沟道(即区域407可能没分隔源极区和漏极区)，但是此损失可小于沟道宽度上的增益。
以此方式，MOS单元400(和MOS单元阵列500)的结构可具有比传统MOS单元(或单元阵列)的Ron更小的Ron。通过使栅极区402环绕在漏极区401周围，可增加净沟道宽度，而不增加MOS结构的面积。通过减小Ron，可增加MOS开关次数，并且因此可获得更高的处理速度和每个开关事件更低的能量消耗。
因为体区被布置在栅极区周围，所以可以不需要源极区周围的额外体区。因为体区可以不被包括在源极区中，所以源极区的尺寸可以减小。通过减小MOS的面积，在相同的面积中可提供更多的计算能力，或者可生产更小的芯片，从而减少制造成本。
现在参考图6A-图6H，示出了本发明的各种示例性实现方式。参考图6A，本发明可实施为硬盘驱动器1500中的MOS器件。本发明可实现信号处理和/或控制电路中的任意一个或两者，这些电路在图6A中被一般地标识为1502。在一些实现方式中，信号处理和/或控制电路1502以及/或者HDD 1500中的其他电路(未示出)可处理数据、执行编码和/或加密、执行计算以及/或者格式化输出至磁存储介质1506的数据和/或从磁存储介质1506接收的数据。
HDD 1500可经由一个或多个有线或无线通信链路1508与主机设备(未示出)通信，该主机设备例如计算机，诸如个人数字助理、蜂窝电话、媒体或MP3播放器等之类的移动计算设备以及/或者其他设备。HDD1500可被连接至存储器1509，例如随机存取存储器(RAM)、诸如闪存之类的低等待时间的非易失性存储器、只读存储器(ROM)以及/或者其他合适的电子数据存储装置。
现在参考图6B，本发明可实施为数字通用光盘(DVD)驱动器1510中的MOS器件。本发明可实现DVD驱动器1510的信号处理和/或控制电路中的任意一个或两者(这些电路在图6B中被一般地标识为1512)、以及/或者大容量数据存储装置1518。信号处理和/或控制电路1512以及/或者DVD 1510中的其他电路(未示出)可处理数据、执行编码和/或加密、执行计算以及/或者格式化从光存储介质1516读出的数据和/或写入光存储介质1516的数据。在一些实现方式中，信号处理和/或控制电路1512以及/或者DVD 1510中的其他电路(未示出)还可执行其他功能，诸如编码和/或解码和/或与DVD驱动器相关联的任何其他信号处理功能。
DVD驱动器1510可经由一个或多个有线或无线通信链路1517与诸如计算机、电视或其他设备之类的输出设备(未示出)通信。DVD 1510可与以非易失性方式存储数据的大容量数据存储装置1518通信。大容量数据存储装置1518可包括如图6A所示的硬盘驱动器(HDD)。HDD可以是包括一个或多个直径小于约1.8”的盘的小型HDD。DVD 1510可被连接至存储器1519，例如RAM、ROM、诸如闪存之类的低等待时间的非易失性存储器以及/或者其他合适的电子数据存储装置。
现在参考图6C，本发明可实施为高清晰度电视(HDTV)1520中的MOS器件。本发明可实现HDTV 1520的信号处理和/或控制电路中的任意一个或两者(这些电路在图6C中被一般地标识为1522)、WLAN接口以及/或者大容量数据存储装置。HDTV 1520接收有线或无线格式的HDTV输入信号，并且生成用于显示器1526的HDTV输出信号。在一些实现方式中，信号处理电路和/或控制电路1522以及/或者HDTV 1520的其他电路(未示出)可处理数据、执行编码和/或加密、执行计算、格式化数据并且/或者执行可能需要的任何其他类型的HDTV处理。
HDTV 1520可与诸如光和/或磁存储设备之类的以非易失性方式存储数据的大容量数据存储装置1527通信。至少一个HDD可具有图6A所示的配置并且/或者至少一个DVD可具有图6B所示的配置。HDD可以是包括一个或多个直径小于约1.8”的盘的小型HDD。HDTV 1520可被连接至存储器1528，例如RAM、ROM、诸如闪存之类的低等待时间的非易失性存储器以及/或者其他合适的电子数据存储装置。HDTV 1520还可支持经由WLAN网络接口1529与WLAN连接。
现在参考图6D，本发明可实施为车辆1530的控制系统中的MOS器件、车辆控制系统的WLAN接口和/或大容量数据存储装置。在一些实现方式中，本发明实现动力总成(powertrain)控制系统1532，动力总成控制系统1532接收来自诸如温度传感器、压力传感器、旋转传感器、气流传感器和/或任何其他合适的传感器之类的一个或多个传感器的输入，并且/或者生成一个或多个输出控制信号，诸如发动机操作参数、变速器操作参数和/或其他控制信号。
本发明还可实施在车辆1530的其他控制系统1540中。控制系统1540可类似地接收来自输入传感器1542的信号并且/或者将控制信号输出至一个或多个输出设备1544。在一些实现方式中，控制系统1540可以是防抱死制动系统(ABS)、导航系统、远程信息处理(telematics)系统、车辆远程信息处理系统、车道偏离系统、自适应巡航控制系统、诸如立体声、DVD、光盘之类的车辆娱乐系统等的一部分。还可预期其他实现方式。
动力总成控制系统1532可与以非易失性方式存储数据的大容量数据存储装置1546通信。大容量数据存储装置1546可包括光和/或磁存储设备，例如硬盘驱动器HDD和/或DVD。至少一个HDD可具有图6A所示的配置并且/或者至少一个DVD可具有图6B所示的配置。HDD可以是包括一个或多个直径小于约1.8”的盘的小型HDD。动力总成控制系统1532可被连接至存储器1547，例如RAM、ROM、诸如闪存之类的低等待时间的非易失性存储器以及/或者其他合适的电子数据存储装置。动力总成控制系统1532还可支持经由WLAN网络接口1548与WLAN连接。控制系统1540还可包括大容量数据存储装置、存储器和/或WLAN接口(均未示出)。
现在参考图6E，本发明可实施为蜂窝电话1550中的MOS器件，蜂窝电话1550可包括蜂窝天线1551。本发明可实现蜂窝电话1550的信号处理和/或控制电路中的任意一个或两者(这些电路在图6E中被一般地标识为1552)、WLAN接口以及/或者大容量数据存储装置。在一些实现方式中，蜂窝电话1550包括麦克风1556、诸如扬声器和/或音频输出插口之类的音频输出1558、显示器1560以及/或者诸如键盘、点选设备、话音启动和/或其他输入设备之类的输入设备1562。信号处理和/或控制电路1552以及/或者蜂窝电话1550中的其他电路(未示出)可处理数据、执行编码和/或加密、执行计算、格式化数据并且/或者执行其他蜂窝电话功能。
蜂窝电话1550可与诸如光和/或磁存储设备之类的以非易失性方式存储数据的大容量数据存储装置1564通信，其中光和/或磁存储设备例如硬盘驱动器HDD和/或DVD。至少一个HDD可具有图6A所示的配置并且/或者至少一个DVD可具有图6B所示的配置。HDD可以是包括一个或多个直径小于约1.8”的盘的小型HDD。蜂窝电话1550可被连接至存储器1566，例如RAM、ROM、诸如闪存之类的低等待时间的非易失性存储器以及/或者其他合适的电子数据存储装置。蜂窝电话1550还可支持经由WLAN网络接口1568与WLAN连接。
现在参考图6F，本发明可实施为机顶盒1580中的MOS器件。本发明可实现机顶盒1580的信号处理和/或控制电路中的任意一个或两者(这些电路在图6F中被一般地标识为1584)、WLAN接口以及/或者大容量数据存储装置。机顶盒1580接收来自诸如宽带源之类的源的信号，并且输出适用于诸如电视和/或监视器和/或其他视频和/或音频输出设备之类的显示器1588的标准和/或高清晰度音频/视频信号。信号处理和/或控制电路1584以及/或者机顶盒1580的其他电路(未示出)可处理数据、执行编码和/或加密、执行计算、格式化数据并且/或者执行任何其他机顶盒功能。
机顶盒1580可与以非易失性方式存储数据的大容量数据存储装置1590通信。大容量数据存储装置1590可包括光和/或磁存储设备，例如硬盘驱动器HDD和/或DVD。至少一个HDD可具有图6A所示的配置并且/或者至少一个DVD可具有图6B所示的配置。HDD可以是包括一个或多个直径小于约1.8”的盘的小型HDD。机顶盒1580可被连接至存储器1594，例如RAM、ROM、诸如闪存之类的低等待时间的非易失性存储器以及/或者其他合适的电子数据存储装置。机顶盒1580还可支持经由WLAN网络接口1596与WLAN连接。
现在参考图6G，本发明可实施为媒体播放器600中的MOS器件。本发明可实现媒体播放器600的信号处理和/或控制电路中的任意一个或两者(这些电路在图6G中被一般地标识为604)、WLAN接口以及/或者大容量数据存储装置。在一些实现方式中，媒体播放器600包括显示器607以及/或者诸如键盘、触摸板等之类的用户输入608。在一些实现方式中，媒体播放器600可使用图形用户界面(GUI)，图形用户界面(GUI)一般经由显示器607和/或用户输入608来使用选单、下拉选单、图标和/或点选界面。媒体播放器600还包括诸如扬声器和/或音频输出插口之类的音频输出609。信号处理和/或控制电路604以及/或者媒体播放器600的其他电路(未示出)可处理数据、执行编码和/或加密、执行计算、格式化数据并且/或者执行任何其他媒体播放器功能。
媒体播放器600可与以非易失性方式存储诸如压缩的音频和/或视频内容之类的数据的大容量数据存储装置610通信。在一些实现方式中，压缩的音频文件包括符合MP3格式或其他合适的压缩音频和/或视频格式的文件。大容量数据存储装置可包括光和/或磁存储设备，例如硬盘驱动器HDD和/或DVD。至少一个HDD可具有图6A所示的配置并且/或者至少一个DVD可具有图6B所示的配置。HDD可以是包括一个或多个直径小于约1.8”的盘的小型HDD。媒体播放器600可被连接至存储器614，例如RAM、ROM、诸如闪存之类的低等待时间的非易失性存储器以及/或者其他合适的电子数据存储装置。媒体播放器600还可支持经由WLAN网络接口616与WLAN连接。还可预期除上述那些实现方式以外的其他实现方式。
参考图6H，本发明可实施为IP电话(VoIP)电话620中的MOS器件，VoIP电话620可包括天线621。本发明可实现VoIP电话623的信号处理和/或控制电路中的任意一个或两者(这些电路在图6H中被一般地标识为622)、无线接口以及/或者大容量数据存储装置。在一些实现方式中，VoIP电话620部分地包括麦克风624、诸如扬声器和/或音频输出插口之类的音频输出625、显示监视器626、诸如键盘、点选设备、话音启动和/或其他输入设备之类的输入设备627以及无线保真(Wi-Fi)通信模块628。信号处理和/或控制电路622以及/或者VoIP电话620中的其他电路(未示出)可处理数据、执行编码和/或加密、执行计算、格式化数据并且/或者执行其他VoIP电话功能。
VoIP电话620可与诸如光和/或磁存储设备之类的以非易失性方式存储数据的大容量数据存储装置623通信，其中光和/或磁存储设备例如硬盘驱动器HDD和/或DVD。至少一个HDD可具有图6A所示的配置并且/或者至少一个DVD可具有图6B所示的配置。HDD可以是包括一个或多个直径小于约1.8”的盘的小型HDD。VoIP电话620可被连接至存储器629，存储器629可以是RAM、ROM、诸如闪存之类的低等待时间的非易失性存储器以及/或者其他合适的电子数据存储装置。VoIP电话620被配置为经由Wi-Fi通信模块628建立与VoIP网络(未示出)的通信链路。
以上就具体的示例性实施例描述了本发明。应当理解，本发明不限于上述实施例，并且在不脱离本发明的精神和范围的情况下，可由相关领域的技术人员进行各种改变和修改。

Claims (25)

1.一种在衬底上形成的金属氧化物半导体(MOS)器件，包括：
漏极区；
栅极区，所述栅极区围绕所述漏极区，并且被形成为环绕在所述漏极区周围；
多个源极区，所述多个源极区被布置在所述栅极区周围并且与所述漏极区相对；以及
多个体区，所述多个体区被布置在所述栅极区周围并且分隔所述源极区。
2.根据权利要求1所述的MOS器件，其中所述栅极区被形成为闭环形式。
3.根据权利要求2所述的MOS器件，其中所述栅极区具有与所述漏极区的形状相对应的形状。
4.根据权利要求3所述的MOS器件，其中所述漏极区具有多边的多边形形状，所述多边的多边形形状包括方形、矩形、六边形和八边形之一。
5.根据权利要求4所述的MOS器件，其中所述衬底具有与所述漏极区的形状相对应的形状，并且所述体区被布置在所述衬底的角落。
6.根据权利要求3所述的MOS器件，其中所述漏极区具有圆形形状。
7.根据权利要求1所述的MOS器件，其中沟道区被形成在所述栅极区之下。
8.根据权利要求7所述的MOS器件，其中所述沟道区被配置为使得电流从每个源极区流向所述漏极区。
9.根据权利要求1所述的MOS器件，其中所述MOS器件是晶体管。
10.根据权利要求1所述的MOS器件，其中所述衬底是硅衬底，并且所述栅极区包括多晶硅。
11.根据权利要求10所述的MOS器件，其中所述MOS器件是方形DMOS(SQDMOS)。
12.根据权利要求1所述的MOS器件，其中所述漏极区和至少一个所述源极区具有各自的触点，并且所述漏极区的触点和所述栅极区之间的距离大于所述源极区的触点和所述栅极区之间的距离。
13.一种金属氧化物半导体(MOS)器件，所述MOS器件具有在衬底上以阵列形式形成的多个MOS晶体管单元，每个MOS晶体管单元包括：
漏极区；
栅极区，所述栅极区围绕所述漏极区，并且被形成为环的形式；以及
多个源极区，所述多个源极区被布置在所述栅极区周围并且与所述漏极区相对；以及
多个体区，所述多个体区被布置在所述栅极区周围并且分隔所述源极区；
其中所述源极区与相邻MOS晶体管单元的相应源极区重叠。
14.一种用于在衬底上形成金属氧化物半导体(MOS)器件的方法，包括：
形成漏极区；
形成栅极区，所述栅极区以环的形式围绕所述漏极区；
形成多个源极区，所述多个源极区被布置在所述栅极区周围并且与所述漏极区相对；以及
形成多个体区，所述多个体区布置在所述栅极区周围并且分隔所述源极区。
15.根据权利要求14所述的方法，其中所述栅极区以闭环形式形成。
16.根据权利要求15所述的方法，其中所述栅极区具有与所述漏极区的形状相对应的形状。
17.根据权利要求16所述的方法，其中所述漏极区具有多边的多边形形状，所述多边的多边形形状包括方形、矩形、六边形和八边形之一。
18.根据权利要求17所述的方法，其中所述衬底具有与所述漏极区的形状相对应的形状，并且所述体区被布置在所述衬底的角落。
19.根据权利要求16所述的方法，其中所述漏极区具有圆形形状。
20.根据权利要求14所述的方法，还包括在所述栅极区之下形成沟道区。
21.根据权利要求20所述的方法，其中所述沟道区被配置为使得电流从每个源极区流向所述漏极区。
22.根据权利要求14所述的方法，其中所述衬底是硅衬底，并且所述栅极区包括多晶硅。
23.根据权利要求22所述的方法，其中所述MOS器件是方形DMOS(SQDMOS)。
24.根据权利要求14所述的方法，还包括在所述漏极区和所述源极区中形成各自的触点，其中所述漏极区的触点和所述栅极区之间的距离大于所述源极区的触点和所述栅极区之间的距离。
25.一种用于在衬底上形成金属氧化物半导体(MOS)晶体管单元的方法，包括：
在所述衬底上形成多个MOS晶体管单元，其中每个MOS晶体管单元通过以下步骤来形成：
形成漏极区；
形成栅极区，所述栅极区以环的形式围绕所述漏极区；
形成多个源极区，所述多个源极区被布置在所述栅极区周围并且与所述漏极区相对；以及
形成多个体区，所述多个体区被布置在所述栅极区周围并且分隔所述源极区；
其中相邻MOS晶体管单元的各自源极区重叠。
CN2007800519011A 2006-12-28 2007-12-26 具有低导通电阻的mos器件的几何图形 Expired - Fee Related CN101657901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210147239.2A CN102709285B (zh) 2006-12-28 2007-12-26 具有低导通电阻的mos器件的几何图形

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US88225006P 2006-12-28 2006-12-28
US60/882,250 2006-12-28
PCT/US2007/088866 WO2008083180A2 (en) 2006-12-28 2007-12-26 Geometry of mos device with low on-resistance

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210147239.2A Division CN102709285B (zh) 2006-12-28 2007-12-26 具有低导通电阻的mos器件的几何图形

Publications (2)

Publication Number Publication Date
CN101657901A true CN101657901A (zh) 2010-02-24
CN101657901B CN101657901B (zh) 2012-07-04

Family

ID=39582614

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210147239.2A Expired - Fee Related CN102709285B (zh) 2006-12-28 2007-12-26 具有低导通电阻的mos器件的几何图形
CN2007800519011A Expired - Fee Related CN101657901B (zh) 2006-12-28 2007-12-26 具有低导通电阻的mos器件的几何图形

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210147239.2A Expired - Fee Related CN102709285B (zh) 2006-12-28 2007-12-26 具有低导通电阻的mos器件的几何图形

Country Status (6)

Country Link
US (1) US9466596B2 (zh)
EP (1) EP2100334B1 (zh)
JP (2) JP5360829B2 (zh)
CN (2) CN102709285B (zh)
TW (1) TWI456758B (zh)
WO (1) WO2008083180A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142462A (zh) * 2011-02-25 2011-08-03 北京大学 一种非对称结构的功率mos晶体管及其阵列
CN104409503A (zh) * 2014-11-21 2015-03-11 中国科学院上海微系统与信息技术研究所 多叉指栅极结构mosfet的版图设计
US9287375B2 (en) 2014-05-05 2016-03-15 Semiconductor Manufacturing International (Shanghai) Corporation Transistor device and related manufacturing method
CN111599807A (zh) * 2020-05-22 2020-08-28 赛卓电子科技（上海）有限公司 一种标准mos工艺下提升性能的差分输入对管及提升方法
WO2023115791A1 (zh) * 2021-12-24 2023-06-29 长鑫存储技术有限公司 晶体管单元及其阵列、集成电路

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932577B2 (en) * 2007-12-31 2011-04-26 Silicon Laboratories, Inc. Circuit device and method of forming a circuit device having a reduced peak current density
US8076724B2 (en) * 2008-10-09 2011-12-13 Hvvi Semiconductors, Inc. Transistor structure having an active region and a dielectric platform region
EP2400552A1 (en) * 2010-06-24 2011-12-28 Dialog Semiconductor GmbH Mos transistor structure with easy access to all nodes
CN102403310A (zh) * 2010-09-13 2012-04-04 登丰微电子股份有限公司 金属氧化物半导体场效晶体管布局及结构
US9543434B2 (en) 2011-05-19 2017-01-10 Hewlett-Packard Development Company, L.P. Device active channel length/width greater than channel length/width
KR20150092828A (ko) * 2014-02-06 2015-08-17 정덕영 배터리의 충방전 제어회로를 위한 4-단자 fet
US9356105B1 (en) * 2014-12-29 2016-05-31 Macronix International Co., Ltd. Ring gate transistor design for flash memory
EP3062349B1 (en) 2015-02-25 2019-10-09 Nxp B.V. Semiconductor device comprising a switch
CN106328508B (zh) * 2016-08-22 2019-02-01 上海华力微电子有限公司 改善有源区边界处的栅极拐角的方法
EP3352224B1 (en) * 2017-01-24 2020-03-11 Nxp B.V. Semiconductor device comprising a switch
US10811497B2 (en) 2018-04-17 2020-10-20 Silanna Asia Pte Ltd Tiled lateral BJT
US11309353B2 (en) * 2020-04-30 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer-defined back-end transistor as memory selector

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783349A (en) * 1971-05-25 1974-01-01 Harris Intertype Corp Field effect transistor
JPS5737875A (en) 1980-08-20 1982-03-02 Hitachi Ltd Mos semiconductor device
JPS6173481A (ja) 1984-09-19 1986-04-15 Canon Inc 画像処理装置
JPS61290767A (ja) 1985-06-19 1986-12-20 Hitachi Ltd Ｍｏｓ電界効果トランジスタ
JP2626139B2 (ja) 1990-03-08 1997-07-02 日産自動車株式会社 パワーｍｏｓｆｅｔ
US5192989A (en) * 1989-11-28 1993-03-09 Nissan Motor Co., Ltd. Lateral dmos fet device with reduced on resistance
JPH0582782A (ja) * 1991-09-20 1993-04-02 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓｆｅｔ
JP2720783B2 (ja) * 1993-12-29 1998-03-04 日本電気株式会社 半導体集積回路
JP3136885B2 (ja) * 1994-02-02 2001-02-19 日産自動車株式会社 パワーｍｏｓｆｅｔ
DE19581809B4 (de) * 1995-04-06 2008-12-24 Transpacific Ip, Ltd. MOS-Zelle, Mehrfachzellentransistor und IC-Chip
TW274150B (en) 1995-10-17 1996-04-11 Winbond Electronics Corp Ring-packaged electric device
US5714784A (en) * 1995-10-19 1998-02-03 Winbond Electronics Corporation Electrostatic discharge protection device
TW281798B (en) 1996-03-16 1996-07-21 Winbond Electronics Corp Hexagon transistor element
JP3276325B2 (ja) 1996-11-28 2002-04-22 松下電器産業株式会社 半導体装置
JP3257969B2 (ja) 1997-07-22 2002-02-18 花王株式会社 液体柔軟仕上げ剤組成物
JPH1174505A (ja) 1997-08-27 1999-03-16 Fujitsu Ltd 半導体装置
JPH1174517A (ja) * 1997-08-29 1999-03-16 Matsushita Electric Works Ltd 半導体装置
US5965925A (en) 1997-10-22 1999-10-12 Artisan Components, Inc. Integrated circuit layout methods and layout structures
KR100373765B1 (ko) 1998-02-07 2003-02-26 제모드, 인크. 소스 영역을 후면에 접속하기 위한 플러그를 포함하는래터럴 고주파 금속 산화막 반도체 소자용 의사-메시게이트 구조
JPH11251445A (ja) 1998-02-27 1999-09-17 Rohm Co Ltd 半導体素子
US6064088A (en) 1998-06-15 2000-05-16 Xemod, Inc. RF power MOSFET device with extended linear region of transconductance characteristic at low drain current
JP2000208759A (ja) 1999-01-12 2000-07-28 Rohm Co Ltd 半導体装置
JP2001257360A (ja) * 2000-01-05 2001-09-21 Mitsubishi Electric Corp 半導体装置
EP1115158A1 (en) 2000-01-05 2001-07-11 Mitsubishi Denki Kabushiki Kaisha Soi-misfet
JP2002110970A (ja) 2000-09-28 2002-04-12 Toshiba Corp 半導体装置
US7115946B2 (en) 2000-09-28 2006-10-03 Kabushiki Kaisha Toshiba MOS transistor having an offset region
JP2002246600A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6724044B2 (en) * 2002-05-10 2004-04-20 General Semiconductor, Inc. MOSFET device having geometry that permits frequent body contact
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
JP2004186511A (ja) 2002-12-04 2004-07-02 Nec Electronics Corp 静電気放電保護素子
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
JP2006120952A (ja) 2004-10-22 2006-05-11 Fuji Electric Holdings Co Ltd Ｍｉｓ型半導体装置
JP4892847B2 (ja) 2005-03-17 2012-03-07 Ｄｉｃ株式会社 高分子分散型液晶表示素子用組成物及び高分子分散型液晶表示素子
JP4890793B2 (ja) * 2005-06-09 2012-03-07 トヨタ自動車株式会社 半導体装置の製造方法
TWI420665B (zh) * 2006-05-08 2013-12-21 Marvell World Trade Ltd 有效率電晶體結構
US20090072314A1 (en) 2007-09-19 2009-03-19 Texas Instruments Incorporated Depletion Mode Field Effect Transistor for ESD Protection
JP2008078469A (ja) * 2006-09-22 2008-04-03 Texas Instr Japan Ltd 電界効果トランジスタ
JP5082782B2 (ja) 2007-11-09 2012-11-28 大日本印刷株式会社 データ処理方法、ｉｃカードおよびｉｃカードプログラム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142462A (zh) * 2011-02-25 2011-08-03 北京大学 一种非对称结构的功率mos晶体管及其阵列
CN102142462B (zh) * 2011-02-25 2012-08-29 北京大学 一种非对称结构的功率mos晶体管及其阵列
US9287375B2 (en) 2014-05-05 2016-03-15 Semiconductor Manufacturing International (Shanghai) Corporation Transistor device and related manufacturing method
CN104409503A (zh) * 2014-11-21 2015-03-11 中国科学院上海微系统与信息技术研究所 多叉指栅极结构mosfet的版图设计
CN104409503B (zh) * 2014-11-21 2017-05-17 中国科学院上海微系统与信息技术研究所 多叉指栅极结构mosfet的版图设计
CN111599807A (zh) * 2020-05-22 2020-08-28 赛卓电子科技（上海）有限公司 一种标准mos工艺下提升性能的差分输入对管及提升方法
CN111599807B (zh) * 2020-05-22 2023-09-01 赛卓电子科技(上海)股份有限公司 一种标准mos工艺下提升性能的差分输入对管及提升方法
WO2023115791A1 (zh) * 2021-12-24 2023-06-29 长鑫存储技术有限公司 晶体管单元及其阵列、集成电路

Also Published As

Publication number Publication date
JP2010515274A (ja) 2010-05-06
EP2100334A4 (en) 2011-03-23
EP2100334A2 (en) 2009-09-16
CN101657901B (zh) 2012-07-04
WO2008083180A3 (en) 2008-08-28
JP2013179336A (ja) 2013-09-09
CN102709285B (zh) 2015-09-16
CN102709285A (zh) 2012-10-03
EP2100334B1 (en) 2016-04-13
TWI456758B (zh) 2014-10-11
US20080157195A1 (en) 2008-07-03
JP5726230B2 (ja) 2015-05-27
US9466596B2 (en) 2016-10-11
JP5360829B2 (ja) 2013-12-04
WO2008083180A2 (en) 2008-07-10
TW200849591A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
CN101657901B (zh) 具有低导通电阻的mos器件的几何图形
KR100520624B1 (ko) 반도체장치,그설계방법및반도체집적회로장치
US10014219B2 (en) Semiconductor device
US7863657B2 (en) Efficient transistor structure
CN101038919B (zh) 在体硅上制造1t-dram的方法
US7528667B1 (en) T-network capbank
EP2030237B1 (en) Efficient transistor structure
JP2009532896A (ja) 単電子フレキシブル多機能論理回路及びこれを用いた素子
KR102106472B1 (ko) 응력과 밴드 갭 변조에 대해 가변적인 클래드/코어 치수를 갖는 트랜지스터 구조
US7605627B2 (en) Programmable boosting and charge neutralization
US20240204109A1 (en) Complementary field effect transistor (cfet) with balanced n and p drive current
TW202401824A (zh) 具有雙側接觸部的高性能器件
US7705635B1 (en) Circuit for converting a voltage range of a logic signal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200424

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200424

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200424

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Michael

Patentee before: MARVELL WORLD TRADE Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20201226