JP5082782B2 - データ処理方法、icカードおよびicカードプログラム - Google Patents

データ処理方法、icカードおよびicカードプログラム Download PDF

Info

Publication number
JP5082782B2
JP5082782B2 JP2007291533A JP2007291533A JP5082782B2 JP 5082782 B2 JP5082782 B2 JP 5082782B2 JP 2007291533 A JP2007291533 A JP 2007291533A JP 2007291533 A JP2007291533 A JP 2007291533A JP 5082782 B2 JP5082782 B2 JP 5082782B2
Authority
JP
Japan
Prior art keywords
data
card
volatile memory
data processing
edc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007291533A
Other languages
English (en)
Other versions
JP2009116768A (ja
Inventor
隆志 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2007291533A priority Critical patent/JP5082782B2/ja
Publication of JP2009116768A publication Critical patent/JP2009116768A/ja
Application granted granted Critical
Publication of JP5082782B2 publication Critical patent/JP5082782B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体集積回路(ICチップ)が実装されたICカードに関し、更に詳しくは、ICチップに記憶された機密データに対する攻撃方法に対処するためのデータ処理技術に関する。
近年、半導体集積回路(ICチップ)が実装されたICカードに対する様々な攻撃方法が公開され、この攻撃方法の一つにDFA攻撃(DFA: Differential Fault Analysis)がある。
DFA攻撃は、ICチップが動作するときに発生する電磁波やICチップの消費電流などのサイドチャネルを観察することで、ICカードに記憶された機密データ(例えば、暗号鍵)を解読するサイドチャネル攻撃(例えば、DPA: Dynamic Power Analysis)とは異なり、DFA攻撃では、ICチップにレーザや放射線を照射するなどして、故意的にICカードに誤動作を生じさせ、正常時と誤動作時の出力の違いから、ICカードに記憶された機密データを解読する攻撃方法である。
故意的にICカードに誤動作を生じさせるDFA攻撃への対策として、特許文献1では、データ変換処理(例えば、暗号処理)の誤動作を検出する誤動作検出部を備え、誤動作検出部の検出結果に応じて所定の制御信号を出力するタンパーフリー装置(例えば、ICカード)が開示されている。
特開平10−154976号公報
DFA攻撃は、その名の通り、ICカードに誤動作を故意的に発生させて解析する方法であるため、DFA攻撃にソフトウェア的に対処するためには、特許文献1で開示されているように、DFA攻撃を検知する手段を備え、DFA攻撃の検知結果に応じて処理を変更することが必要になる。
特許文献1では、特許文献1のタンパーフリー装置に備えられた誤動作検出部の具体例として、(1)データ処理部と同一の処理を同一入力データに対して施し、得られた2つの処理結果が一致するか否か比較する2重化法と、(2)データ処理部の処理結果に対して逆変換処理を施し、この結果と元の入力データが一致するか否か比較する検算法の2つの方法で記され、更に、データ処理部を暗号処理としたときの検査法の詳しい内容が記されている。
確かに、同一の平文を暗号化する処理中に誤動作を故意的に発生させ、誤動作が発生したときの暗号文と正しい暗号文の差分から、暗号鍵を解析するDFA攻撃に対しては、特許文献1の発明は有効であるものの、レーザ光などによりICチップのシリコン上の回路に操作を加えることで誤動作させるNDFA攻撃(Non-Differential Fault Analysis)は、誤動作が発生したときの暗号文と正しい暗号文の差分を利用しないため、NDFA攻撃に対しては、特許文献1の発明は有効ではないと考えられる。
そこで、本発明は、レーザ光などによりICチップのシリコン上の回路に操作を加えることで誤動作させるNDFA攻撃に対して耐タンパー性を有するデータ処理方法、ICカードおよびICカードプログラムを提供することを目的とする。
上述した課題を解決する第1の発明は、ICカードが、電気的に書換え可能な不揮発性メモリに記憶された第1のデータを利用して揮発性メモリに第2のデータを生成するデータ処理において、前記第1のデータの正当性を検証するために前記第1のデータに付与されている第1のエラー検出コード(EDC)を検証しながら前記データ処理を実行し、前記第2のデータを前記揮発性メモリに生成するときは、乱数を初期値として前記第2のデータから演算される第2のEDCを前記第2のデータに付与することを特徴とするデータ処理方法である。
上述した第1の発明によれば、前記第1のデータに付与されている前記第1のEDCを検証しながら前記データ処理を実行することで、前記揮発性メモリに生成される前記第2のデータに利用された前記第1のデータの正当性が検証されるため、前記第1のデータと前記第2のデータの正当性を同時に検証でき、前記データ処理を実行中に、前記第1のデータおよび/または前記第2のデータが、NDFA攻撃によって破損していることを検知できるようになる。
更に、前記第2のデータに前記第2のEDCを付与することで、前記データ処理によって生成された前記第2のデータを利用するとき、前記第2のEDCを検証することで、NDFA攻撃によって破損していることを検知できるようになる。
このように、前記第1のデータや前記第2のデータの破損が検知できることは、条件分岐命令などで使用するメモリ上のデータを改ざんすることで本来と異なる分岐をさせる攻撃を防いだり、条件分岐命令などのコードの読み出し時に命令バイトを改ざんすることで本来と異なる動作をさせる攻撃を防いだり、更に、コードをスキップさせることでセキュリティ機能を実行させない攻撃を防ぐことができるようになることを意味する。
また、乱数を初期値として前記第2のEDCを生成すれば、前記第2のEDCは生成されるごとに毎回異なる値になるので、攻撃のタイミングや場所を少しずつ変化させて解析する攻撃を回避できるようになる。
更に、第の発明は、第1の発明に記載のデータ処理方法において、前記データ処理は、前記第1のデータを前記揮発性メモリに複製し、前記揮発性メモリに前記第2のデータを生成する処理であって、前記第1のEDCを検証するときは、前記第1のデータの代わりに、前記揮発性メモリに生成された前記第2のデータを利用して、前記第1のEDCを検証することを特徴とするデータ処理方法である。
更に、第の発明は、第の発明に記載のデータ処理方法において、前記不揮発性メモリには前記第1のデータの暗号文が記憶され、前記第1のデータを前記揮発性メモリに複製するときは、前記第1のデータの暗号文を復号して複製することを特徴とするデータ処理方法である。
更に、第の発明は、第1の発明に記載のデータ処理方法において、前記データ処理は、前記第1のデータと前記揮発性メモリに記憶された第3のデータとを比較する処理であって、前記揮発性メモリに生成される前記第2のデータは、前記第1のデータと前記第3のデータとの比較結果であることを特徴とするデータ処理方法である。
更に、第の発明は、第の発明に記載のデータ処理方法において、前記データ処理は、前記不揮発性メモリには前記第1のデータの暗号文が記憶され、前記第1のデータと前記第3のデータを比較処理するとき、前記第1のデータと同じ暗号鍵を用いて前記第3のデータを暗号化し、前記第1のデータの暗号文と前記第3のデータの暗号文を比較することを特徴とするデータ処理方法である。
の発明によれば、前記第1のデータを前記第2のデータに複製する処理に本発明を適用でき、更に、第の発明によれば、前記第1のデータと前記3のデータを比較する処理に本発明を適用できるようになる。また、前記第1のデータを暗号化しておくことで、何らかの方法で前記第1のデータが漏洩した場合でも、前記第1のデータが判読できないようになる。
更に、第の発明は、電気的に書換え可能な不揮発性メモリと揮発性メモリを備えたICカードにおいて、前記ICカードは、前記不揮発性メモリに記憶された第1のデータを利用して揮発性メモリに第2のデータを生成するデータ処理を実行するデータ処理手段を備え、前記データ処理手段は、前記第1のデータの正当性を検証するために前記第1のデータに付与されている第1のエラー検出コード(EDC)を検証しながら前記データ処理を実行し、前記第2のデータを前記揮発性メモリに生成するときは、乱数を初期値として前記第2のデータから演算される第2のEDCを前記第2のデータに付与する手段であることを特徴とするICカードである。
更に、第の発明は、第の発明に記載のICカードにおいて、前記データ処理手段は、前記第1のデータを前記揮発性メモリに複製し、前記揮発性メモリに前記第2のデータを生成する処理であって、前記第1のEDCを検証するときは、前記第1のデータの代わりに、前記揮発性メモリに生成された前記第2のデータを利用して、前記第1のEDCを検証する手段であることを特徴とするICカードである。
更に、第の発明は、第の発明に記載のICカードにおいて、前記不揮発性メモリには前記第1のデータの暗号文が記憶され、前記データ処理手段が、前記第1のデータを前記揮発性メモリに複製するときは、前記第1のデータの暗号文を復号して複製する手段であることを特徴とするICカードである。
更に、第の発明は、第の発明に記載のICカードにおいて、前記データ処理手段は、前記第1のデータと前記揮発性メモリに記憶された第3のデータとを比較する処理であって、前記第1のデータと前記第3のデータとの比較結果を前記第2のデータとして前記揮発性メモリに生成する手段であることを特徴とするICカードである。
更に、第10の発明は、第の発明に記載のICカードにおいて、前記データ処理手段は、前記不揮発性メモリには前記第1のデータの暗号文が記憶され、前記第1のデータと前記第3のデータを比較処理するとき、前記第1のデータと同じ暗号鍵を用いて前記第3のデータを暗号化し、前記第1のデータの暗号文と前記第3のデータの暗号文を比較する手段であることを特徴とするICカードである。
の発明から第10の発明によれば、上述した第1の発明から第の発明と同様の効果が得られる。
更に、第11の発明は、第の発明から第10の発明のいずれか一つに記載のデータ処理手段として、ICカードに実装されるICチップのCPUを機能させるためのICカードプログラムである。
更に、第11の発明は、本発明を実現するためにICカードに組込まれるICカードプログラムである。
上述した本発明によれば、レーザ光などによりICチップのシリコン上の回路に操作を加えることで誤動作させるNDFA攻撃に対して耐タンパー性を有するデータ処理方法、ICカードおよびICカードプログラムを提供できる。
ここから、本発明に係る方法、ICカードおよびICカードに実装されるICカードプログラムであるICカードプログラムについて、図を参照しながら詳細に説明する。
図1は、本実施形態に係るICカード1の外観を示した図で、図1に示したように、ICカード1は、キャッシュカードやクレジットカードと同じ大きさのプラスチック製カードで、ICカード1には、ICチップ2がモールドされたICモジュール2aが実装されている。
図1においては、ICカード1を接触ICカードとして図示しているが、ICカード1は、無線でデータ通信する非接触ICカード、または、接触データ通信と非接触データ通信の2つの通信機能を備えたデュアルインターフェースICカードであってもよい。
加えて、ICカード1の形状は問わず、ICカード1はキャッシュカードと同じ形状でなく、ICモジュール2aの近辺を短冊状に切り取った形状をしているSIM(Subscriber Identity Module)或いはUIM(Universal Subscriber Identity Module)であってもよい。
図2は、ICカード1に実装されるICチップ2のブロック図である。図2に図示したように、ICチップ2には、演算機能およびICチップが具備するデバイスを制御する機能を備えた中央演算装置20(CPU:Central Processing Unit)、揮発性メモリとしてランダムアクセスメモリ21(RAM:Random Access Memory)、読み出し専用の不揮発性メモリ23(ROM:Read Only Memory、)、電気的に書換え可能な不揮発性メモリとしてEEPROM22(EEPROM:Electrically Erasable Programmable Read-Only Memoryの略)およびターミナル(図示していない)とデータ通信するためのUART24に加え、DESの暗号化/復号演算する機能を備えたDESコプロセッサ25などが、BUS26に接続されている。
ICチップ2のROM23(或いは、EEPROM22でもよい)には、NDFA攻撃を検知するためのICカードプログラムで、本発明に係るデータ処理手段になるがデータ処理プログラム10が備えられている。
例えば、ICカード1が、JAVA(登録商標)に代表されるプラットフォーム型オペレーティングシステムが実装されたマルチアプリケーションICカードであるならば、このデータ処理プログラム10は、プラットフォーム型オペレーティングシステムに対応した中間言語で記述され、EEPROM22に記憶されたデータを利用してRAM21にデータを生成するデータ処理を実行するモジュールに組込まれるか、或いは、このモジュールから呼出されるパブリックな関数としてプラットフォーム型オペレーティングシステムに組込まれる。
本実施の形態において、データ処理プログラム10によって利用されるEEPROM22のデータ、および、データ処理プログラム10によってRAM21に生成されるデータには、NDFA攻撃によるデータの破壊を検出するためのエラー検出コード(以下、「EDC」と記す。EDC: Error-detecting code)が付与され、このEDCを検証することで、NDFA攻撃によって、これらのデータが破壊されていないか確認することができる。
図3は、ICチップ2のメモリ(ここでは、RAM21、EEPROM22およびROM23)の内容を説明する図である。
上述したように、ICチップ2のROM23には、EEPROM22に記憶されたEEPROMデータ220を利用してRAM21にRAMデータ210を生成するICカードプログラムであるデータ処理プログラム10が実装されている。ICチップ2のEEPROM22は、32バイト或いは64バイトのページ22a毎に管理されており、本実施の形態においては、データの正当性の検証を必要とされるEEPROMデータ220がページ22aの一部に記憶され、各ページ22aの最後には、1つのページ22a全体のデータから演算されたEDC221(以下、「EDC_EEP221」と記す。)が、ICカード1を発行処理したときや、EEPROM22にデータが書き込まれたときに付与される。
1ページ22aごとにEDC_EEP221を付与することは一般的な手法で、このEDC_EEP221は、1つのページ22a全体の正当性を検証するのに利用されている。1つのページ22aに記憶されているデータからEDC_EEP221を演算し、EEPROM22に記憶されたEDC_EEP221と比較することで、EEPROMデータ220も含め、1つのページ22aの全て或いは一部のデータが破壊されているか否かを判断できる。
なお、本実施の形態では、説明し易いように、EEPROMデータ220は、複製元データは1つのページ22aに収まる大きさにしているが、EEPROMデータ220は、複数のページ22aにまたがって記憶されていてもよい。
RAM21には、データ処理プログラム10によってRAMデータ210が生成され、RAM21にRAMデータ210が生成されるときに、RAMデータ210のみから演算されるEDC211(以下、「EDC_RAM」と記す。)が、RAMデータ210に付与される。ここで、RAMデータ210とは、EEPROMデータ220の複製されたデータや、EEPROMデータ220と他のデータの比較結果など、RAM21に生成された後に利用されるデータを意味している。
データ処理プログラム10は、RAMデータ210をRAM21上に生成するときに、RAMデータ210を生成するときに利用するEEPROMデータ220の正当性を検証することで、EEPROMデータ220の正当性と同時に、RAM21に生成するRAMデータ210の正当性を検証し、更に、RAM21に生成されたRAMデータ210に対してEDC_RAM211を付与する。
ここから、ICカード1に実装されたデータ処理プログラム10が、EEPROM22に記憶されたEEPROMデータ220をRAM21に複製する処理の例を示しながら、データ処理プログラム10の動作について説明する。
図4は、EEPROM22に記憶されたEEPROMデータ220をRAM21に複製する複製処理を実行するデータ処理プログラム10の動作を示したフロー図で、図5は、図4のフローを補足説明するための図である。
EEPROM22に記憶されたEEPROMデータ220をRAM21に複製する処理を実行する前に、データ処理プログラム10は、EEPROMデータ220が記憶されているEEPROM22のページ22aの先頭からEEPROMデータ220前までのEDC_EEP221、すなわち、図5で示せばP1までのEDC_EEP221を演算する(S1)。
次に、データ処理プログラム10は、EEPROM22に記憶されているEEPROMデータ220をRAM21の所定のアドレスに複製し、RAM21上にRAMデータ210を生成する(S2)。
データ処理プログラム10は、RAM21上にRAMデータ210を生成すると、EEPROMデータ220までのEDC_EEP221を、すなわち、図5で示せばP2までのEDC_EEP221を、EEPROM22に記憶されたEEPROMデータ220の代わりに、RAM21上に生成したRAMデータ210を用いて演算する(S3)。
EEPROMデータ220までのEDC_EEP221を演算すると、RAMデータ210のみを用いてEDC_RAM211を演算し、EDC_RAM211をRAM21上のRAMデータ210に付与する。なお、EDC_RAM211を演算するアルゴリズムは、EDC_EEP221と同じアルゴリズムである必要はない(S4)。
EDC_RAM211を演算すると、データ処理プログラム10は、EEPROMデータ220以降のデータを利用してEDC_EEP221を、すなわち、図5で示せばP3までのEDC_EEP221を演算する(S5)。
上述した手順を実行することで、EEPROMデータ220が複製されたデータであるRAMデータ210を利用して、EEPROMデータ220が記憶されているページ22aのEDC_EEP221を演算すると、NDFA攻撃プログラムは、EEPROMデータ220が記憶されているページ22aのEDC_EPPと演算したEDC_EEP221が一致するか確認することで、EEPROMデータ220とRAMデータ210の正当性を検証する(S6)。
EEPROMデータ220が記憶されているページ22aのEDC_EEP221と演算したEDC_EEP221が一致している場合は、データ処理プログラム10はNDFA攻撃を受けていないと判断し(S7)、EEPROMデータ220が記憶されているページ22aのEDC_EEP221と演算したEDC_EEP221が一致していない場合は、データ処理プログラム10はNDFA攻撃を受けた判断し(S8)、この手順を終了する。
なお、この手順が実行されることで、生成した後にRAMデータ210を利用するときは、RAMデータ210に付与されたEDC_RAM211を利用して、RAM21に記憶されているRAMデータ210の正当性が検証される。
なお、本発明は、これまで説明した実施の形態に限定されることなく、種々の変形や変更が可能である。例えば、上述した内容は、EEPROMデータ220をRAM21に複製する処理ではなく、EEPROMデータ220とRAM21のデータを比較する処理に対しても適用できる。
EEPROMデータ220とRAM21のデータを比較する処理が実行される前に、照合結果となるRAMデータ210とは異なり、EEPROMデータ220と比較される比較データ(図示していない)がRAM21に記憶される。この比較データには、RAMデータ210と同じくEDCが付与されていてもよく、付与されていなくてもよい。
ここで、EEPROMデータ220とRAM21のデータを比較する処理とは、例えば、ICカード1が受信した認証PINとEEPROM22に記憶された参照PINとを照合する処理で、このとき、比較データは認証PINで、EEPROMデータ220は参照PINで、RAMデータ210は、比較データとEEPROMデータ220との照合結果になる。
照合結果が、レーザー光の照射によって書換えられると、参照PINと認証PINの照合に成功していないにも係らず、参照PINと認証PINの照合に成功したことになる可能性があるため、本発明を適用し、RAM21上のデータが破壊されていないか検証する。
図6は、EEPROMデータ220とRAM21のデータを比較処理するデータ処理プログラム10の手順を示したフロー図である。
EEPROMデータ220とRAM21のデータを比較するときのデータ処理プログラム10の動作は、(S2a)および(S3a)を除き、図4の手順と同じであるため、図6の(S2a)および(S3a)のみを説明する。
図6の(S2a)において、データ処理プログラム10は、EEPROMデータ220とRAM21の比較データの比較処理を行い、EEPROMデータ220と比較データの比較結果であるRAMデータ210を生成する。
そして、データ処理プログラム10は、RAM21上にRAMデータ210を生成すると、(S3a)において、RAM21の比較データと比較したEEPROMデータ220を利用して、EEPROMデータ220までのEDC_EEP221を、EEPROM22に記憶されたEEPROMデータ220を用いて演算し、EDC_EEP221を検証することで、比較データと比較したEEPROMデータ220の正当性と、EEPROMデータ220とRAMデータ210の比較結果であるRAMデータ210の正当性を検証する。
更に、本発明では、RAMデータ210に付与されるEDC_RAM211を生成する処理に特徴を持たせることもできる。RAMデータ210に付与されるEDC_RAM211を生成するとき、EDC_RAM211の初期値を乱数とし、生成される毎に値が異なるようにEDC_RAM211を生成することで、繰返し攻撃による耐タンパー性を高められる。
更に、本発明において、EEPROMデータ220を暗号化しておくことで、NDFA攻撃以外の攻撃方法でEEPROMデータ220が漏洩した場合でも、EEPROMデータ220が判読できないようにすることもできる。
EEPROMデータ220をRAM21に複製するときは、図4の(S2)において、データ処理プログラム10は、ROMなどに記憶された暗号鍵を用いてEEPROMデータ220の暗号文を復号し、復号したEEPROMデータ220をRAM21に複製する。
また、EEPROMデータ220と比較データを比較するときは、図6の(S2a)において、データ処理プログラム10は、ROM23などに記憶された暗号鍵を用いてEEPROMデータ220の暗号文を復号するか、或いは、比較データを暗号化するなどして、EEPROMデータ220と比較データを比較し、比較結果であるRAMデータ210をRAM21に生成する。
ICカードの外観を示した図。 ICチップの回路ブロック図。 ICチップのメモリの内容を説明する図。 複製処理を実行するデータ処理プログラムの動作を示したフロー図。 複製処理を実行するデータ処理プログラムの動作の補足図。 比較処理するデータ処理プログラムの手順を示したフロー図。
符号の説明
1 ICカード
10 データ処理プログラム
2 ICチップ
21 RAM
22 EEPROM
22a ページ
23 ROM
210 RAMデータ
211 EDC_RAM
220 EEPROMデータ
221 EDC_EEP

Claims (11)

  1. ICカードが、電気的に書換え可能な不揮発性メモリに記憶された第1のデータを利用して揮発性メモリに第2のデータを生成するデータ処理において、前記第1のデータの正当性を検証するために前記第1のデータに付与されている第1のエラー検出コード(EDC)を検証しながら前記データ処理を実行し、前記第2のデータを前記揮発性メモリに生成するときは、乱数を初期値として前記第2のデータから演算される第2のEDCを前記第2のデータに付与することを特徴とするデータ処理方法。
  2. 請求項1に記載のデータ処理方法において、前記データ処理は、前記第1のデータを前記揮発性メモリに複製し、前記揮発性メモリに前記第2のデータを生成する処理であって、前記第1のEDCを検証するときは、前記第1のデータの代わりに、前記揮発性メモリに生成された前記第2のデータを利用して、前記第1のEDCを検証することを特徴とするデータ処理方法。
  3. 請求項に記載のデータ処理方法において、前記不揮発性メモリには前記第1のデータの暗号文が記憶され、前記第1のデータを前記揮発性メモリに複製するときは、前記第1のデータの暗号文を復号して複製することを特徴とするデータ処理方法。
  4. 請求項1に記載のデータ処理方法において、前記データ処理は、前記第1のデータと前記揮発性メモリに記憶された第3のデータとを比較する処理であって、前記揮発性メモリに生成される前記第2のデータは、前記第1のデータと前記第3のデータとの比較結果であることを特徴とするデータ処理方法。
  5. 請求項に記載のデータ処理方法において、前記データ処理は、前記不揮発性メモリには前記第1のデータの暗号文が記憶され、前記第1のデータと前記第3のデータを比較処理するとき、前記第1のデータと同じ暗号鍵を用いて前記第3のデータを暗号化し、前記第1のデータの暗号文と前記第3のデータの暗号文を比較することを特徴とするデータ処理方法。
  6. 電気的に書換え可能な不揮発性メモリと揮発性メモリを備えたICカードにおいて、前記ICカードは、前記不揮発性メモリに記憶された第1のデータを利用して揮発性メモリに第2のデータを生成するデータ処理を実行するデータ処理手段を備え、前記データ処理手段は、前記第1のデータの正当性を検証するために前記第1のデータに付与されている第1のエラー検出コード(EDC)を検証しながら前記データ処理を実行し、前記第2のデータを前記揮発性メモリに生成するときは、乱数を初期値として前記第2のデータから演算される第2のEDCを前記第2のデータに付与する手段であることを特徴とするICカード。
  7. 請求項に記載のICカードにおいて、前記データ処理手段は、前記第1のデータを前記揮発性メモリに複製し、前記揮発性メモリに前記第2のデータを生成する処理であって、前記第1のEDCを検証するときは、前記第1のデータの代わりに、前記揮発性メモリに生成された前記第2のデータを利用して、前記第1のEDCを検証する手段であることを特徴とするICカード。
  8. 請求項に記載のICカードにおいて、前記不揮発性メモリには前記第1のデータの暗号文が記憶され、前記データ処理手段が、前記第1のデータを前記揮発性メモリに複製するときは、前記第1のデータの暗号文を復号して複製する手段であることを特徴とするICカード。
  9. 請求項に記載のICカードにおいて、前記データ処理手段は、前記第1のデータと前記揮発性メモリに記憶された第3のデータとを比較する処理であって、前記第1のデータと前記第3のデータとの比較結果を前記第2のデータとして前記揮発性メモリに生成する手段であることを特徴とするICカード。
  10. 請求項に記載のICカードにおいて、前記データ処理手段は、前記不揮発性メモリには前記第1のデータの暗号文が記憶され、前記第1のデータと前記第3のデータを比較処理するとき、前記第1のデータと同じ暗号鍵を用いて前記第3のデータを暗号化し、前記第1のデータの暗号文と前記第3のデータの暗号文を比較する手段であることを特徴とするICカード。
  11. 請求項から請求項10のいずれか一つに記載のデータ処理手段として、ICカードに実装されるICチップのCPUを機能させるためのICカードプログラム。
JP2007291533A 2007-11-09 2007-11-09 データ処理方法、icカードおよびicカードプログラム Active JP5082782B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007291533A JP5082782B2 (ja) 2007-11-09 2007-11-09 データ処理方法、icカードおよびicカードプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007291533A JP5082782B2 (ja) 2007-11-09 2007-11-09 データ処理方法、icカードおよびicカードプログラム

Publications (2)

Publication Number Publication Date
JP2009116768A JP2009116768A (ja) 2009-05-28
JP5082782B2 true JP5082782B2 (ja) 2012-11-28

Family

ID=40783825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007291533A Active JP5082782B2 (ja) 2007-11-09 2007-11-09 データ処理方法、icカードおよびicカードプログラム

Country Status (1)

Country Link
JP (1) JP5082782B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466596B2 (en) 2006-12-28 2016-10-11 Marvell World Trade Ltd. Geometry of MOS device with low on-resistance

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051817A (ja) * 2001-08-08 2003-02-21 Toshiba Corp 暗号化・復号装置、ディジタル署名生成・検証装置、方法及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466596B2 (en) 2006-12-28 2016-10-11 Marvell World Trade Ltd. Geometry of MOS device with low on-resistance

Also Published As

Publication number Publication date
JP2009116768A (ja) 2009-05-28

Similar Documents

Publication Publication Date Title
US10944554B2 (en) Semiconductor device and information processing system for encrypted communication
KR100792287B1 (ko) 자체 생성한 암호화키를 이용한 보안방법 및 이를 적용한보안장치
EP2538608B1 (en) Semiconductor device and method of writing data to semiconductor device
US8332652B2 (en) Computing device that securely runs authorized software
JP5839659B2 (ja) 半導体装置
US11829479B2 (en) Firmware security verification method and device
JP4851182B2 (ja) マイクロコンピュータ、マイクロコンピュータに対するプログラム書込み方法、及び書込み処理システム
JP5200664B2 (ja) メモリの内容を改竄する故障攻撃の検知方法、セキュリティデバイス及びコンピュータプログラム
KR20070048960A (ko) 코드 이미지를 안전하게 갱신하고 부팅하는 방법 및 장치
JP5693927B2 (ja) 故障利用攻撃の検出方法及び検出装置
CN108694122B (zh) 用于对受限装置进行符号执行的方法
CN102844746A (zh) 用于在存储设备和机器可读的存储介质中生成物理标识符的方法
CN105279441A (zh) 用于对数据进行加密和解密的方法和架构
JP6922329B2 (ja) 故障利用攻撃に対しての耐タンパー性を持たせたセキュリティデバイス
KR101954439B1 (ko) 이중보안기능을 가지는 SoC 및 SoC의 이중보안방법
US7949912B1 (en) System and method of securing data stored in a memory
JP5082782B2 (ja) データ処理方法、icカードおよびicカードプログラム
EP0962850A2 (en) A method for protecting embedded system software and embedded system
CN108270767B (zh) 数据验证方法
JP5986279B2 (ja) 半導体装置
CN110311773B (zh) 一种高级加密标准协处理器防注入式攻击的方法
WO2006062166A1 (ja) 電子データ検証装置
JP2008204085A (ja) 半導体記憶装置
KR100641297B1 (ko) 롬 스크램블 방식의 반도체 장치 및 상기 반도체 장치의동작 방법
JP5949357B2 (ja) セキュリティトークン、データ改竄検知方法およびコンピュータプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5082782

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3