JP5693927B2 - 故障利用攻撃の検出方法及び検出装置 - Google Patents
故障利用攻撃の検出方法及び検出装置 Download PDFInfo
- Publication number
- JP5693927B2 JP5693927B2 JP2010256159A JP2010256159A JP5693927B2 JP 5693927 B2 JP5693927 B2 JP 5693927B2 JP 2010256159 A JP2010256159 A JP 2010256159A JP 2010256159 A JP2010256159 A JP 2010256159A JP 5693927 B2 JP5693927 B2 JP 5693927B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signature
- data elements
- generating
- blinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title description 9
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000004364 calculation method Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 239000012267 brine Substances 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HPALAKNZSZLMCH-UHFFFAOYSA-M sodium;chloride;hydrate Chemical compound O.[Na+].[Cl-] HPALAKNZSZLMCH-UHFFFAOYSA-M 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/83—Protecting input, output or interconnection devices input devices, e.g. keyboards, mice or controllers thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
102 関数器
108 ブラインディング部
116 シグネチャ部
120 比較器
302 プリブラインディング部
504,506 プリシグネチャ部
Claims (15)
- 故障利用攻撃を検出する方法であって、
記憶装置が複数のブラインディング値を提供するステップ、
計算手段が第1の群のデータ要素、及び、前記第1の群の少なくとも1つのデータ要素と前記ブラインディング値のうちの少なくとも1つとの間で排他的論理和を実行することによって生成された少なくとも1つの追加的データ要素を有するデータ要素からなる第1のセットを生成するステップ、
前記計算手段が前記第1のセットの各データ要素と前記複数のブラインディング値のうちの選択した1つとの間の排他的論理和に対応するデータ要素からなる第2のセットを生成するステップ、
シグネチャ手段が前記第1のセットのデータ要素の各々の間で可換演算を実行することにより、第1のシグネチャを生成するステップ、
前記シグネチャ手段が前記第2のセットのデータ要素の各々の間で可換演算を実行することにより、第2のシグネチャを生成するステップ、
比較器が前記第1のシグネチャと第2のシグネチャとを比較して、故障利用攻撃を検出するステップ、
を備えることを特徴とする方法。 - 前記少なくとも1つの追加的データ要素を生成する際に、前記計算手段が、
前記第1の群のデータ要素の各データ要素と前記複数のブラインディング値の各々との間で排他的論理和を実行することにより、データ要素からなる複数の追加的群を生成し、
少なくとも1つの追加的群のうちの少なくとも1つのデータ値を選択して、少なくとも1つの追加的データ要素を生成することを特徴とする請求項1に記載の方法。 - 前記データ要素からなる複数の追加的群を生成する際に、前記計算手段が、
前記第1の群のデータ要素の各データ要素と前記ブラインディング値のうちの2つの各組合わせとの間で排他的論理和を実行することを特徴とする請求項2に記載の方法。 - 前記計算手段が、前記第1のセットの各データ要素と前記複数のブラインディング値のうちの選択した1つとの間で排他的論理和を実行することにより、前記第1のセットの各データ要素をブラインディングすることによって、データ要素からなる前記第2のセットを生成することを特徴とする請求項1から3のいずれかに記載の方法。
- 前記計算手段が、前記第1の群の各データ要素と前記複数のブラインディング値のうちの選択した1つの間で排他的論理和を実行し、且つ、前記ブラインディングされた群のデータ要素のうちの少なくとも1つのデータ要素と前記ブラインディング値のうちの少なくとも1つとの間で排他的論理和を実行することにより、前記第1の群のデータ要素をブラインディングして、データ要素からなるブラインディングされた群を生成することによって、データ要素からなる前記第2のセットを生成することを特徴とする請求項1から3のいずれかに記載の方法。
- 前記少なくとも1つの追加的データ要素を選択する際に、
各追加的群の各データ値に対して、前記計算手段が、前記データ値が既に前記第1のセット内に存在するか否かを判断し、前記データ値が前記第1のセット内に存在しない場合には前記データ値を前記第1のセットに追加することを特徴とする請求項2又は3に記載の方法。 - 前記少なくとも1つの追加的データ要素を選択する際に、前記計算手段が、
前記第1のセットに追加された各データ値を使用不能としてタグ付けし、
前記データ値が既に前記第1のセット内に存在する場合には、前記データ値が使用不能としてタグ付けされているか否かを判断し、前記データ値が使用可能でないときには、前記データ値を使用不能としてタグ付けし、前記データ値が使用可能である場合には、前記データ値を前記第1のセットに追加することを特徴とする請求項6に記載の方法。 - 前記第1のシグネチャ及び第2のシグネチャを生成する際に、前記シグネチャ手段が、前記データ要素からなる対応するセットの各データ要素間で排他的論理和を実行することを特徴とする請求項1から7のいずれかに記載の方法。
- 前記第1のシグネチャ及び第2のシグネチャを生成する際に、前記シグネチャ手段が、前記データ要素からなる対応するセットの各データ要素を一緒に加算することを特徴とする請求項1から7のいずれかに記載の方法。
- 前記第1のシグネチャ及び第2のシグネチャを生成する際に、前記シグネチャ手段が、前記データ要素からなる対応するセットの各データ要素を一緒に乗算することを特徴とする請求項1から7のいずれかに記載の方法。
- 故障利用攻撃を検出する装置であって、
複数のブラインディング値を格納する記憶装置、
第1の群のデータ要素、及び、前記第1の群の少なくとも1つのデータ要素と前記ブラインディング値のうちの少なくとも1つとの間で排他的論理和を実行することによって生成された少なくとも1つの追加的データ要素を有するデータ要素からなる第1のセットを生成し、また、前記第1のセットの各データ要素と前記複数のブラインディング値のうちの選択した1つとの間の排他的論理和に対応するデータ要素からなる第2のセットを生成する計算手段、
前記第1のセットのデータ要素の各々の間で可換演算を実行することによって第1のシグネチャを生成し、また、前記第2のセットのデータ要素の各々の間で可換演算を実行することによって第2のシグネチャを生成するシグネチャ手段、並びに、
前記第1のシグネチャと第2のシグネチャとを比較して故障利用攻撃を検出する比較器、
を備えることを特徴とする装置。 - 前記第1のセットの少なくとも1つのデータ要素に基づく演算を実行する関数器をさらに備え、前記関数器は、秘密鍵に基づく暗号化または復号化の演算を実行するように構成されていることを特徴とする請求項11に記載の装置。
- 請求項11または請求項12に記載の装置を備えることを特徴とする集積回路。
- 請求項13に記載の集積回路を備えることを特徴とするICカード。
- 請求項13に記載の集積回路を備えることを特徴とするICカードリーダ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0958141 | 2009-11-18 | ||
FR0958141A FR2952735B1 (fr) | 2009-11-18 | 2009-11-18 | Procede et dispositif de detection d'attaques par injection de fautes |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011109662A JP2011109662A (ja) | 2011-06-02 |
JP5693927B2 true JP5693927B2 (ja) | 2015-04-01 |
Family
ID=42244112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010256159A Active JP5693927B2 (ja) | 2009-11-18 | 2010-11-16 | 故障利用攻撃の検出方法及び検出装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8688995B2 (ja) |
EP (1) | EP2336930B1 (ja) |
JP (1) | JP5693927B2 (ja) |
CN (1) | CN102063586B (ja) |
AT (1) | ATE550726T1 (ja) |
FR (1) | FR2952735B1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2326042B1 (fr) * | 2009-11-18 | 2013-04-03 | STMicroelectronics (Rousset) SAS | Procédé de détection d'une attaque par injection de fautes |
EP2367316B1 (en) * | 2010-03-12 | 2017-07-05 | STMicroelectronics (Rousset) SAS | Method and circuitry for detecting a fault attack |
DE102010054446A1 (de) * | 2010-12-14 | 2012-06-14 | Giesecke & Devrient Gmbh | Portabler Datenträger mit Fehlbedienungszähler |
CN102967818B (zh) * | 2011-08-31 | 2015-07-01 | 北京中电华大电子设计有限责任公司 | 一种故障检测电路 |
FR2984553B1 (fr) | 2011-12-15 | 2015-11-06 | Proton World Int Nv | Procede et dispositif de detection de fautes |
US8977902B2 (en) * | 2012-10-24 | 2015-03-10 | International Business Machines Corporation | Integrity checking including side channel monitoring |
WO2014091559A1 (ja) * | 2012-12-11 | 2014-06-19 | 三菱電機株式会社 | 統合セキュリティ装置および統合セキュリティ装置に用いられる信号処理方法 |
US9628507B2 (en) * | 2013-09-30 | 2017-04-18 | Fireeye, Inc. | Advanced persistent threat (APT) detection center |
CN103530566B (zh) * | 2013-10-21 | 2016-08-24 | 中国科学院深圳先进技术研究院 | 一种检测诱导错误攻击下安全芯片安全性能的系统 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1090480B1 (en) * | 1998-06-03 | 2019-01-09 | Cryptography Research, Inc. | Improved des and other cryptographic processes with leak minimization for smartcards and other cryptosystems |
FR2841015A1 (fr) | 2002-06-18 | 2003-12-19 | St Microelectronics Sa | Controle d'execution d'un programme |
US7111126B2 (en) * | 2003-09-24 | 2006-09-19 | Arm Limited | Apparatus and method for loading data values |
JP3998640B2 (ja) * | 2004-01-16 | 2007-10-31 | 株式会社東芝 | 暗号化及び署名方法、装置及びプログラム |
FR2867635B1 (fr) * | 2004-03-11 | 2006-09-22 | Oberthur Card Syst Sa | Procede de traitement de donnees securise, base notamment sur un algorithme cryptographique |
KR100725169B1 (ko) * | 2005-01-27 | 2007-06-04 | 삼성전자주식회사 | 전력 분석 공격에 안전한 논리 연산 장치 및 방법 |
EP1701173B1 (en) * | 2005-03-11 | 2008-08-20 | Verigy (Singapore) Pte. Ltd. | Error detection in compressed data |
US7856523B2 (en) * | 2005-06-01 | 2010-12-21 | Microsoft Corporation | Random Access Memory (RAM) based Content Addressable Memory (CAM) management |
US20070019805A1 (en) * | 2005-06-28 | 2007-01-25 | Trustees Of Boston University | System employing systematic robust error detection coding to protect system element against errors with unknown probability distributions |
FR2893796B1 (fr) * | 2005-11-21 | 2008-01-04 | Atmel Corp | Procede de protection par chiffrement |
KR100837270B1 (ko) * | 2006-06-07 | 2008-06-11 | 삼성전자주식회사 | 스마트 카드 및 그것의 데이터 보안 방법 |
RU2009106061A (ru) * | 2006-07-21 | 2010-08-27 | Нек Корпорейшн (Jp) | Устройство, программа и способ шифрования |
JP2008233683A (ja) * | 2007-03-22 | 2008-10-02 | Toshiba Corp | 暗号処理装置及びプログラム |
EP2326042B1 (fr) * | 2009-11-18 | 2013-04-03 | STMicroelectronics (Rousset) SAS | Procédé de détection d'une attaque par injection de fautes |
-
2009
- 2009-11-18 FR FR0958141A patent/FR2952735B1/fr not_active Expired - Fee Related
-
2010
- 2010-10-28 EP EP10189298A patent/EP2336930B1/en active Active
- 2010-10-28 AT AT10189298T patent/ATE550726T1/de active
- 2010-11-10 US US12/943,478 patent/US8688995B2/en active Active
- 2010-11-16 JP JP2010256159A patent/JP5693927B2/ja active Active
- 2010-11-17 CN CN201010552883.9A patent/CN102063586B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102063586A (zh) | 2011-05-18 |
ATE550726T1 (de) | 2012-04-15 |
EP2336930A1 (en) | 2011-06-22 |
FR2952735B1 (fr) | 2011-12-09 |
EP2336930B1 (en) | 2012-03-21 |
CN102063586B (zh) | 2015-11-25 |
JP2011109662A (ja) | 2011-06-02 |
US20110119762A1 (en) | 2011-05-19 |
FR2952735A1 (fr) | 2011-05-20 |
US8688995B2 (en) | 2014-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5693927B2 (ja) | 故障利用攻撃の検出方法及び検出装置 | |
US9571289B2 (en) | Methods and systems for glitch-resistant cryptographic signing | |
US8850221B2 (en) | Protection against side channel attacks with an integrity check | |
US20210256165A1 (en) | Protecting parallel multiplication operations from external monitoring attacks | |
EP1398901B1 (en) | Feistel type encryption method and apparatus protected against DPA attacks | |
JP5401477B2 (ja) | 誤りに基づく攻撃から電子回路を保護する方法 | |
US20100262840A1 (en) | Method and devices for protecting a microcircuit from attacks for obtaining secret data | |
EP2180631A1 (en) | Cryptographic algorithm fault protections | |
US20110274271A1 (en) | Countermeasure method and devices for asymmetric encryption | |
Tunstall | Smart card security | |
US20210152331A1 (en) | Protecting polynomial hash functions from external monitoring attacks | |
US8321691B2 (en) | EMA protection of a calculation by an electronic circuit | |
US8720600B2 (en) | Method of detecting a fault attack | |
US11444760B2 (en) | System, method, and apparatus for obfuscating device operations | |
WO2011061263A1 (en) | Countermeasures against power attacks for the randomization of the exponent | |
JP4386766B2 (ja) | データ処理装置における誤り検出 | |
US20110126085A1 (en) | Method of signature verification | |
JP2005045760A (ja) | 暗号処理方法及び装置 | |
JP4435593B2 (ja) | 耐タンパー情報処理装置 | |
CN113408012A (zh) | 故障检测 | |
JP6704071B2 (ja) | 保護されていないハードウェアレジスタへの秘密データの安全なローディング | |
US11093656B2 (en) | Change-tolerant method of generating an identifier for a collection of assets in a computing environment | |
Bruyninckx et al. | Safe cryptographic random number generation using untrusted generators | |
Fournaris et al. | Secure Docking Station and its protection against hardware attacks | |
CN112926100A (zh) | 保护集成电路中敏感资料的方法及集成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140829 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20141028 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5693927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |