JP4386766B2 - データ処理装置における誤り検出 - Google Patents
データ処理装置における誤り検出 Download PDFInfo
- Publication number
- JP4386766B2 JP4386766B2 JP2004068254A JP2004068254A JP4386766B2 JP 4386766 B2 JP4386766 B2 JP 4386766B2 JP 2004068254 A JP2004068254 A JP 2004068254A JP 2004068254 A JP2004068254 A JP 2004068254A JP 4386766 B2 JP4386766 B2 JP 4386766B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data
- processing device
- period
- output data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
- G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2123—Dummy operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
- Hardware Redundancy (AREA)
Description
1. 入力データを処理して、出力データを生成するデータ処理装置であって、
第1の処理期間において、該入力データを暗号化する暗号化アルゴリズムである所定のアルゴリズムに従って該入力データを処理して、第1の出力データを生成する第1の処理装置と、
第2の処理期間において該所定のアルゴリズムに従って該入力データを処理して、第2の出力データを生成する第2の処理装置と、
該第1の出力データおよび該第2の出力データを比較して、処理誤りがあったか否かを判定する比較装置と
を備え、
該第1の処理装置および第2の処理装置は、それぞれにおける入力データの処理に同時に誤りが導入されたとき、該第1の出力データが該第2の出力データとは異なるデータとなるよう、それぞれの処理装置における入力データの処理を、その開示時刻を該第1の処理期間および該第2の処理期間が重なる範囲でずらせて行う、データ処理装置。
2. 前記所定のアルゴリズムは、複数の計算ラウンドの実行を含む、項目1に記載のデータ処理装置。
3. 前記暗号化アルゴリズムは、デジタル暗号化規格アルゴリズムである、項目2に記載のデータ処理装置。
4. クロック信号を受信する入力をさらに備え、前記第1の処理装置および前記第2の処理装置の動作は該クロック信号によって制御される、項目1〜3のいずれかに記載のデータ処理装置。
5. 前記第2の処理装置は、前記第1の処理装置の後に、所定の数のクロックサイクルの処理を開始するように動作可能である、項目4に記載のデータ処理装置。
6. 前記所定の数のクロックサイクルは1である、項目5に記載のデータ処理装置。
7. 前記第2の処理装置は、前記第1の処理装置の後に、所定の数の計算ラウンドの処理を開始するように動作可能である、項目2または3、あるいは項目2に従属する場合の項目4または5に記載のデータ処理装置。
8. 前記所定の数の計算ラウンドは1である、項目7に記載のデータ処理装置。
9. 前記処理装置の少なくとも1つは、処理の間、前記所定のアルゴリズムの一部として、1つ以上の遅延を追加するように動作可能である、項目1〜8のいずれかに記載のデータ処理装置。
10. 前記処理装置の前記少なくとも1つは、そのような遅延の間、前記出力データに影響を与えない、ダミー処理を行うように動作可能である、項目9に記載のデータ処理装置。
11. 前記1つ以上の遅延は、ランダムである、項目9または10に記載のデータ処理装置。
12. 前記ランダムな遅延は、実質的に電力がニュートラルである、項目11に記載のデータ処理装置。
13. 前記第2の処理装置は、前記第1の処理装置の後に、ランダムな時刻に処理を開始するように動作可能である、項目1〜5、7、および9〜12のいずれか1つに記載のデータ処理装置。
14. 前記比較装置は、前記第1の出力データおよび第2の出力データが同じである場合に、処理誤りがあったと判定する、項目1〜13のいずれかに記載のデータ処理装置。
15. 前記第2の処理期間内であり、前記第1の処理期間の外であるダウン期間の間、前記第1の処理装置がアクティブであることを確実にする処理制御装置をさらに備える、項目1〜14のいずれかに記載のデータ処理装置。
16. 前記第1の処理装置は、そのようなダウン期間の間、ランダム入力データについて動作する、項目15に記載のデータ処理装置。
17. 前記第1の処理装置は、そのようなダウン期間の間、入力データについて、暗号化ラウンドおよびその後に続く解読ラウンド、またはその逆を行う、項目2に従属する場合の項目15に記載のデータ処理装置。
18. 前記第1の処理装置および第2の処理装置は、前記重なる期間の少なくとも4分の1の間、処理を前記所定のアルゴリズムの異なる部分に従って行う、項目1〜17のいずれかに記載のデータ処理装置。
19. 前記第1の処理装置および第2の処理装置は、前記重なる期間の少なくとも半分の間、処理を前記所定のアルゴリズムの異なる部分に従って行う、項目18に記載のデータ処理装置。
20. 前記第1の処理装置および第2の処理装置は、前記重なる期間の少なくとも4分の3の間、処理を前記所定のアルゴリズムの異なる部分に従って行う、項目19に記載のデータ処理装置。
21. 前記第1の処理装置および第2の処理装置は、前記重なる期間全体の間、処理を前記所定のアルゴリズムの異なる部分に従って行う、項目20に記載のデータ処理装置。
22. 少なくとも1つのさらなる処理期間において、前記所定のアルゴリズムに従って、前記入力データを処理して、少なくとも1つのさらなる出力データを生成する、少なくとも1つのさらなる処理装置をさらに備え、前記比較装置は、前記第1の出力データ、前記第2の出力データ、および該少なくとも1つのさらなる出力データを比較して、処理誤りがあったか否かを判定し、前記第1の処理装置、前記第2の処理装置、および該少なくとも1つのさらなる処理装置は、それぞれにおける入力データの処理に同時に誤りが導入されたとき、該第1の出力データ、該第2の出力データ、および該少なくとも1つのさらなる出力データが互いに異なるデータとなるよう、それぞれの処理装置における入力データの処理を、その開示時刻を該第1の処理期間、第2の処理期間、および少なくとも1つのさらなる処理期間が重なる範囲でずらせて行う、項目1〜21のいずれかに記載のデータ処理装置。
23. 前記比較装置は、処理誤りがあったと判定する場合に、前記第1の出力データ、第2の出力データ、または少なくとも1つのさらなる出力データのうちの1つを、前記入力データに対応する正しい出力データとして選択するようにさらに動作可能である、項目22に記載のデータ処理装置。
24. 前記比較装置は、前記正しい出力データを多数決投票システムに基づいて判定する、項目23に記載のデータ処理装置。
25. 処理誤りが発生したことを前記比較装置が判定する場合、出力データが前記データ処理装置から放出されない、項目1〜22のいずれか1つに記載のデータ処理装置。
26. 入力データを処理して出力データを生成する、データ処理方法であって、
(a)第1の処理期間において、第1の処理装置が、該入力データを暗号化する暗号化アルゴリズムである所定のアルゴリズムに従って該入力データを処理して、第1の出力データを生成するステップと、
(b)第2の処理期間において、第2の処理装置が、該所定のアルゴリズムに従って該入力データを処理して、第2の出力データを生成するステップと、
(c)比較装置が、該第1の出力データおよび第2の出力データを比較して、処理誤りがあったか否かを判定するステップと
を包含し、
該ステップ(a)および(b)では、該第1の処理装置および該第2の処理装置における入力データの処理に同時に誤りが導入されたとき、該第1の出力データが該第2の出力データとは異なるデータとなるよう、それぞれの処理装置における入力データの処理が、その開示時刻を、該第1の処理期間と該第2の処理期間とが重なる範囲でずらせて行われる
、方法。
27. 項目1〜25のいずれか1つに記載のデータ処理装置を備える、スマートカード。
28. データ処理デバイスにロードされる場合、該デバイスを、項目1〜25のいずれか1つに記載の装置、あるいは、項目27に記載のスマートカードにする、オペレーティングプログラム。
29. データ処理デバイス上で実行される場合、該デバイスに項目26に記載の方法を実行させる、オペレーティングプログラム。
30. キャリアー媒体において実行される、項目28または29に記載のオペレーティングプログラム。
31. 前記キャリアー媒体が伝送媒体である、項目30に記載のオペレーティングプログラム。
32. 前記キャリアー媒体が格納媒体である、項目30に記載のオペレーティングプログラム。
Claims (32)
- 入力データを処理して、出力データを生成するデータ処理装置であって、
第1の処理期間において、該入力データを暗号化する暗号化アルゴリズムである所定のアルゴリズムに従って該入力データを処理して、第1の出力データを生成する第1の処理装置と、
第2の処理期間において該所定のアルゴリズムに従って該入力データを処理して、第2の出力データを生成する第2の処理装置と、
該第1の出力データおよび該第2の出力データを比較して、処理誤りがあったか否かを判定する比較装置と
を備え、
該第1の処理装置および第2の処理装置は、それぞれにおける入力データの処理に同時に誤りが導入されたとき、該第1の出力データが該第2の出力データとは異なるデータとなるよう、それぞれの処理装置における入力データの処理を、その開示時刻を該第1の処理期間および該第2の処理期間が重なる範囲でずらせて行う、データ処理装置。 - 前記所定のアルゴリズムは、複数の計算ラウンドの実行を含む、請求項1に記載のデータ処理装置。
- 前記暗号化アルゴリズムは、デジタル暗号化規格アルゴリズムである、請求項2に記載のデータ処理装置。
- クロック信号を受信する入力をさらに備え、前記第1の処理装置および前記第2の処理装置の動作は該クロック信号によって制御される、請求項1〜3のいずれかに記載のデータ処理装置。
- 前記第2の処理装置は、前記第1の処理装置の後に、所定の数のクロックサイクルの処理を開始するように動作可能である、請求項4に記載のデータ処理装置。
- 前記所定の数のクロックサイクルは1である、請求項5に記載のデータ処理装置。
- 前記第2の処理装置は、前記第1の処理装置の後に、所定の数の計算ラウンドの処理を開始するように動作可能である、請求項2または3、あるいは請求項2に従属する場合の請求項4または5に記載のデータ処理装置。
- 前記所定の数の計算ラウンドは1である、請求項7に記載のデータ処理装置。
- 前記処理装置の少なくとも1つは、処理の間、前記所定のアルゴリズムの一部として、1つ以上の遅延を追加するように動作可能である、請求項1〜8のいずれかに記載のデータ処理装置。
- 前記処理装置の前記少なくとも1つは、そのような遅延の間、前記出力データに影響を与えない、ダミー処理を行うように動作可能である、請求項9に記載のデータ処理装置。
- 前記1つ以上の遅延は、ランダムである、請求項9または10に記載のデータ処理装置。
- 前記ランダムな遅延は、実質的に電力がニュートラルである、請求項11に記載のデータ処理装置。
- 前記第2の処理装置は、前記第1の処理装置の後に、ランダムな時刻に処理を開始するように動作可能である、請求項1〜5、7、および9〜12のいずれか1つに記載のデータ処理装置。
- 前記比較装置は、前記第1の出力データおよび第2の出力データが同じである場合に、処理誤りがあったと判定する、請求項1〜13のいずれかに記載のデータ処理装置。
- 前記第2の処理期間内であり、前記第1の処理期間の外であるダウン期間の間、前記第1の処理装置がアクティブであることを確実にする処理制御装置をさらに備える、請求項1〜14のいずれかに記載のデータ処理装置。
- 前記第1の処理装置は、そのようなダウン期間の間、ランダム入力データについて動作する、請求項15に記載のデータ処理装置。
- 前記第1の処理装置は、そのようなダウン期間の間、入力データについて、暗号化ラウンドおよびその後に続く解読ラウンド、またはその逆を行う、請求項2に従属する場合の請求項15に記載のデータ処理装置。
- 前記第1の処理装置および第2の処理装置は、前記重なる期間の少なくとも4分の1の間、処理を前記所定のアルゴリズムの異なる部分に従って行う、請求項1〜17のいずれかに記載のデータ処理装置。
- 前記第1の処理装置および第2の処理装置は、前記重なる期間の少なくとも半分の間、処理を前記所定のアルゴリズムの異なる部分に従って行う、請求項18に記載のデータ処理装置。
- 前記第1の処理装置および第2の処理装置は、前記重なる期間の少なくとも4分の3の間、処理を前記所定のアルゴリズムの異なる部分に従って行う、請求項19に記載のデータ処理装置。
- 前記第1の処理装置および第2の処理装置は、前記重なる期間全体の間、処理を前記所定のアルゴリズムの異なる部分に従って行う、請求項20に記載のデータ処理装置。
- 少なくとも1つのさらなる処理期間において、前記所定のアルゴリズムに従って、前記入力データを処理して、少なくとも1つのさらなる出力データを生成する、少なくとも1つのさらなる処理装置をさらに備え、前記比較装置は、前記第1の出力データ、前記第2の出力データ、および該少なくとも1つのさらなる出力データを比較して、処理誤りがあったか否かを判定し、前記第1の処理装置、前記第2の処理装置、および該少なくとも1つのさらなる処理装置は、それぞれにおける入力データの処理に同時に誤りが導入されたとき、該第1の出力データ、該第2の出力データ、および該少なくとも1つのさらなる出力データが互いに異なるデータとなるよう、それぞれの処理装置における入力データの処理を、その開示時刻を該第1の処理期間、第2の処理期間、および少なくとも1つのさらなる処理期間が重なる範囲でずらせて行う、請求項1〜21のいずれかに記載のデータ処理装置。
- 前記比較装置は、処理誤りがあったと判定する場合に、前記第1の出力データ、第2の出力データ、または少なくとも1つのさらなる出力データのうちの1つを、前記入力データに対応する正しい出力データとして選択するようにさらに動作可能である、請求項22に記載のデータ処理装置。
- 前記比較装置は、前記正しい出力データを多数決投票システムに基づいて判定する、請求項23に記載のデータ処理装置。
- 処理誤りが発生したことを前記比較装置が判定する場合、出力データが前記データ処理装置から放出されない、請求項1〜22のいずれか1つに記載のデータ処理装置。
- 入力データを処理して出力データを生成する、データ処理方法であって、
(a)第1の処理期間において、第1の処理装置が、該入力データを暗号化する暗号化アルゴリズムである所定のアルゴリズムに従って該入力データを処理して、第1の出力データを生成するステップと、
(b)第2の処理期間において、第2の処理装置が、該所定のアルゴリズムに従って該入力データを処理して、第2の出力データを生成するステップと、
(c)比較装置が、該第1の出力データおよび第2の出力データを比較して、処理誤りがあったか否かを判定するステップと
を包含し、
該ステップ(a)および(b)では、該第1の処理装置および該第2の処理装置における入力データの処理に同時に誤りが導入されたとき、該第1の出力データが該第2の出力データとは異なるデータとなるよう、それぞれの処理装置における入力データの処理が、その開示時刻を、該第1の処理期間と該第2の処理期間とが重なる範囲でずらせて行われる
、方法。 - 請求項1〜25のいずれか1つに記載のデータ処理装置を備える、スマートカード。
- データ処理デバイスにロードされる場合、該デバイスを、請求項1〜25のいずれか1つに記載の装置、あるいは、請求項27に記載のスマートカードにする、オペレーティングプログラム。
- データ処理デバイス上で実行される場合、該デバイスに請求項26に記載の方法を実行させる、オペレーティングプログラム。
- キャリアー媒体において実行される、請求項28または29に記載のオペレーティングプログラム。
- 前記キャリアー媒体が伝送媒体である、請求項30に記載のオペレーティングプログラム。
- 前記キャリアー媒体が格納媒体である、請求項30に記載のオペレーティングプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0305596A GB2399426A (en) | 2003-03-12 | 2003-03-12 | Fault detection in data processing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004310752A JP2004310752A (ja) | 2004-11-04 |
JP4386766B2 true JP4386766B2 (ja) | 2009-12-16 |
Family
ID=9954585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004068254A Expired - Fee Related JP4386766B2 (ja) | 2003-03-12 | 2004-03-10 | データ処理装置における誤り検出 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4386766B2 (ja) |
GB (1) | GB2399426A (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2614330A1 (en) * | 2005-07-05 | 2007-01-11 | Viasat, Inc. | Synchronized high-assurance circuits |
US8190877B2 (en) | 2005-07-05 | 2012-05-29 | Viasat, Inc. | Trusted cryptographic processor |
US8527741B2 (en) | 2005-07-05 | 2013-09-03 | Viasat, Inc. | System for selectively synchronizing high-assurance software tasks on multiple processors at a software routine level |
JP4117008B2 (ja) * | 2006-10-30 | 2008-07-09 | シャープ株式会社 | 暗号化装置 |
FR2935823B1 (fr) * | 2008-09-11 | 2010-10-01 | Oberthur Technologies | Procede et dispositif de protection d'un microcircuit contre les attaques. |
EP2290575A1 (en) * | 2009-08-31 | 2011-03-02 | Incard SA | IC Card comprising an improved processor |
JP5433498B2 (ja) * | 2010-05-27 | 2014-03-05 | 株式会社東芝 | 暗号処理装置 |
WO2011148558A1 (ja) * | 2010-05-28 | 2011-12-01 | 日本電気株式会社 | 署名生成装置、署名方法、及び署名生成プログラムが格納された非一時的なコンピュータ可読媒体 |
JP6516097B2 (ja) * | 2015-06-11 | 2019-05-22 | 大日本印刷株式会社 | 演算装置、icカード、演算方法、及び演算処理プログラム |
US11461505B2 (en) * | 2019-10-17 | 2022-10-04 | Arm Limited | Obfuscation of operations in computing devices |
CN115442247B (zh) * | 2022-11-03 | 2023-03-24 | 湖南警云智慧信息科技有限公司 | 一种采用人工智能数据处理运维箱 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4099241A (en) * | 1973-10-30 | 1978-07-04 | Telefonaktiebolaget L M Ericsson | Apparatus for facilitating a cooperation between an executive computer and a reserve computer |
FR2728369B1 (fr) * | 1994-12-19 | 1997-01-31 | Sgs Thomson Microelectronics | Procede et dispositif pour accroitre la securite d'un circuit integre |
GB2317032A (en) * | 1996-09-07 | 1998-03-11 | Motorola Gmbh | Microprocessor fail-safe system |
US6058491A (en) * | 1997-09-15 | 2000-05-02 | International Business Machines Corporation | Method and system for fault-handling to improve reliability of a data-processing system |
CA2258338C (en) * | 1999-01-11 | 2009-02-24 | Certicom Corp. | Method and apparatus for minimizing differential power attacks on processors |
-
2003
- 2003-03-12 GB GB0305596A patent/GB2399426A/en not_active Withdrawn
-
2004
- 2004-03-10 JP JP2004068254A patent/JP4386766B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004310752A (ja) | 2004-11-04 |
GB0305596D0 (en) | 2003-04-16 |
GB2399426A (en) | 2004-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Barenghi et al. | Fault injection attacks on cryptographic devices: Theory, practice, and countermeasures | |
KR102628466B1 (ko) | 메시지 부호화 및 복호화를 위한 블록 암호화 방법 및 이 방법을 구현하기 위한 암호화 장치 | |
US7543159B2 (en) | Device and method with reduced information leakage | |
US9571289B2 (en) | Methods and systems for glitch-resistant cryptographic signing | |
US20040025032A1 (en) | Method and system for resistance to statiscal power analysis | |
JPH10154976A (ja) | タンパーフリー装置 | |
Dassance et al. | Combined fault and side-channel attacks on the AES key schedule | |
Tunstall | Smart card security | |
JP2004304800A (ja) | データ処理装置におけるサイドチャネル攻撃防止 | |
JP4386766B2 (ja) | データ処理装置における誤り検出 | |
BR112013012216B1 (pt) | proteção contra as escutas passivas | |
JP2010164904A (ja) | 楕円曲線演算処理装置、楕円曲線演算処理プログラム及び方法 | |
US11336425B1 (en) | Cryptographic machines characterized by a Finite Lab-Transform (FLT) | |
Gallais et al. | Hardware trojans for inducing or amplifying side-channel leakage of cryptographic software | |
JP5261088B2 (ja) | 不正操作検知回路、不正操作検知回路を備えた装置、及び不正操作検知方法 | |
US20210367766A1 (en) | A computation device using shared shares | |
Gupta et al. | Impact of side channel attack in information security | |
Blömer et al. | Wagner’s Attack on a secure CRT-RSA Algorithm Reconsidered | |
Karri et al. | Parity-based concurrent error detection in symmetric block ciphers | |
CA2327037A1 (en) | Method to detect fault attacks against cryptographic algorithms | |
Breier et al. | Introduction to fault analysis in cryptography | |
Hammouri et al. | Novel puf-based error detection methods in finite state machines | |
Rivain | On the physical security of cryptographic implementations | |
Asanuma et al. | Even-Mansour Space-hard Cipher: White-box Cryptography Cipher Meets Physically Unclonable Function | |
Garay et al. | MAC precomputation with applications to secure memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090929 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
LAPS | Cancellation because of no payment of annual fees |