JPH10154976A - タンパーフリー装置 - Google Patents

タンパーフリー装置

Info

Publication number
JPH10154976A
JPH10154976A JP8311924A JP31192496A JPH10154976A JP H10154976 A JPH10154976 A JP H10154976A JP 8311924 A JP8311924 A JP 8311924A JP 31192496 A JP31192496 A JP 31192496A JP H10154976 A JPH10154976 A JP H10154976A
Authority
JP
Japan
Prior art keywords
data
malfunction
processing
outside
tamper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8311924A
Other languages
English (en)
Inventor
Hideo Shimizu
秀夫 清水
Atsushi Shinpo
淳 新保
Shinichi Kawamura
信一 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8311924A priority Critical patent/JPH10154976A/ja
Publication of JPH10154976A publication Critical patent/JPH10154976A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 外部から物理的衝撃を加えて内部回路を誤動
作させその出力を観察して装置内部の秘密情報を推測す
る攻撃法に対して防御可能なタンパーフリー装置を提供
することを目的とする。 【解決手段】 内部に外部からの入力データに対して所
定のデータ変換処理を施して出力するための手段を備
え、内部情報への不正アクセスを防止するために内部回
路全体を物理的手段により外部から保護したタンパーフ
リー装置であって、前記データ変換処理の誤動作を検出
する手段と、誤動作が検出された場合に前記処理の出力
に所定の規制を施す出力規制手段とを備えたことを特徴
とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、放射線や他の物理
手段により誤動作を生じさせ内部に封入された秘密を分
解せずに暴こうとする攻撃に対して安全なタンパーフリ
ー装置に関する。
【0002】
【従来の技術】現在、コンピュータや記憶装置あるいは
通信網など、情報を電子化して処理、保存、通信などす
る技術がかなり高度化されるとともに、ますます研究開
発が盛んになってきている。また、このような技術は、
実際に、様々な分野において様々な形で利用されてい
る。中でも、情報を第3者から秘匿した状態で蓄積や転
送などするための基盤技術である暗号技術の重要性は非
常に高まっており、盛んに研究開発が行われているとと
もに、電子課金の情報、機密情報、著作権に係る情報あ
るいはプライバシーに関する情報などを扱うシステムに
実際に利用されている。
【0003】暗号技術を研究開発する場合、主に新たな
暗号方式を提供するだけではなく、その新たな暗号方式
における暗号解読の困難性を検証することも重要なテー
マである。しかして、従来は、暗号解読は通信路の盗聴
を前提としており、暗号化や復号を行う装置自体は、安
全であって危険にさらされることはない、という前提が
あった。特に、例えばICカードのように、分解や走査
されることにより内部の情報を読み取ることを困難にし
たタンパーフリー装置(タンパープルーフ装置あるいは
タンパーレジスト装置とも呼ばれる)は、鍵の安全な保
管装置としてだけではなく、計算能力(CPU)も封入
することで、鍵を外部に知られることなく、暗号化、復
号化、認証処理などのデータ処理が可能な、安全なデー
タ処理装置を構成できるものと考えられていた。なお、
タンパーフリー装置については、例えば、「“Supe
r distribution : The Conc
ept the Architecture”、 Ma
saji Kawahara、 THE TRANSA
CTION OF THE IEICE、Vol.E7
3、 No.7、 JULY 1990」に開示されて
いる。
【0004】ところが、BransonやLindst
romは、タンパーフリー装置を分解や操作することな
く、内部の秘密情報を暴く新しい暗号解析技術を提示し
た(例えば、インターネットにおける“http://
www.bellcore.com/PRESS/AD
VSRY96/facts.html”)。その技術
は、タンパーフリー装置に外部から放射線や電子、熱や
振動など物理的な衝撃を加え、内部装置を誤動作(内部
のレジスタが1bit反転する)させ、誤動作の結果得
られた出力データを幾つか蓄積し、これら出力データに
与えた誤動作の影響の仕方を観察することにより、内部
情報を推測するというものである。このような技術は、
これまでは想定されていなかったもので、ICカードの
ようなタンパーフリーな暗号装置を利用者が手軽に利用
できるようになったという社会背景と、暗号装置自身は
攻撃されないことを前提としてきた従来の研究開発の指
針とを考慮すると、既存の概念にある程度の転換を迫る
ものと言える。
【0005】BihamとShamirも同じ原理に基
づいてDESのようなブロック暗号を解読する方法を提
案した(例えば、インターネットにおける“http:
//www.CS.tecnion.ac.il/〜b
iham/dfa.html”)。計算機によるシミュ
レーションの結果、この方法によれば、例えば約200
個程度の出力データの観察によりDESの56bitの
鍵を手に入れることが可能であることが示されている。
【0006】
【発明が解決しようとする課題】従来のタンパーフリー
装置は、外部から放射線や電子、熱や振動などの物理的
衝撃を加えることによって暗号化回路などの内部回路を
誤動作させ、誤動作の反映された出力データを蓄積し観
察することによって内部の秘密情報を推測する新しい暗
号解読法に対して、対策が施されていないという問題が
あった。
【0007】本発明は、上記事情を考慮してなされたも
ので、外部から物理的衝撃を加えて内部回路を誤動作さ
せその出力を観察して装置内部の秘密情報を推測する攻
撃法に対して防御可能なタンパーフリー装置を提供する
ことを目的とする。
【0008】
【課題を解決するための手段】本発明(請求項1)は、
内部に外部からの入力データに対して所定のデータ変換
処理を施して出力するための手段を備え、内部情報への
不正アクセスを防止するために内部回路全体を物理的手
段により外部から保護したタンパーフリー装置であっ
て、前記データ変換処理の誤動作を検出する手段と、誤
動作が検出された場合に前記処理の出力に所定の規制を
施す出力規制手段とを備えたことを特徴とする。
【0009】本発明によれば、タンパーフリー装置の内
部回路が誤動作した場合、処理結果のデータ出力に所定
の規制を施すので、外部から物理的衝撃を加えて内部回
路を誤動作させその出力を観察して装置内部の秘密情報
を暴こうとする攻撃を阻止することができる。
【0010】本発明(請求項2)は、入力データに所定
の処理を施して外部に出力する機能を有し、外部から自
装置内部に存在するデータにアクセスすることおよび外
部から該機能を変更させることを不能とするために内部
回路全体を物理的手段により外部から保護したタンパー
フリー装置であって、入力データに対して鍵情報を用い
た所定のデータ変換処理を施す手段と、前記入力データ
および前記所定のデータ変換処理により得られたデータ
をもとにして、前記所定のデータ変換処理において誤動
作が発生したか否かを検出する手段と、この検出の結
果、前記所定のデータ変換処理において誤動作が発生し
たと判断された場合、前記所定のデータ変換処理により
得られたデータを外部に出力させないように制御する手
段とを備えたことを特徴とする。
【0011】本発明によれば、タンパーフリー装置の内
部回路が誤動作した場合、処理結果をデータ出力しない
ので、外部から物理的衝撃を加えて内部回路を誤動作さ
せその出力を観察して装置内部の秘密情報を暴こうとす
る攻撃を阻止することができる。
【0012】本発明(請求項3)は、入力データに所定
の処理を施して外部に出力する機能を有し、外部から自
装置内部に存在するデータにアクセスすることおよび外
部から該機能を変更させることを不能とするために内部
回路全体を物理的手段により外部から保護したタンパー
フリー装置であって、予め定められた、鍵情報を用いて
行う複数種類のデータ変換処理のうち実行すべきもの指
示する情報を入力する手段と、入力データに対して、指
示されたデータ変換処理を施す手段と、前記入力データ
および前記所定のデータ変換処理により得られたデータ
をもとにして、前記データ変換処理において誤動作が発
生したか否かを検出する手段と、この検出の結果、前記
所定のデータ変換処理において誤動作が発生したと判断
された場合、前記所定のデータ変換処理により得られた
データを外部に出力させないように制御する手段とを備
えたことを特徴とする。
【0013】本発明によれば、タンパーフリー装置の内
部回路が誤動作した場合、処理結果をデータ出力しない
ので、外部から物理的衝撃を加えて内部回路を誤動作さ
せその出力を観察して装置内部の秘密情報を暴こうとす
る攻撃を阻止することができる。
【0014】本発明(請求項4)は、入力データに所定
の処理を施して外部に出力する機能を有し、外部から自
装置内部に存在するデータにアクセスすることおよび外
部から該機能を変更させることを不能とするために内部
回路全体を物理的手段により外部から保護したタンパー
フリー装置であって、予め定められた、複数の鍵情報の
うち使用すべきもの指示する情報を入力する手段と、入
力データに対して、指示された前記鍵情報を用いた所定
のデータ変換処理を施す手段と、入力データに対して、
指示されたデータ変換処理を施す手段と、前記入力デー
タおよび前記所定のデータ変換処理により得られたデー
タをもとにして、前記データ変換処理において誤動作が
発生したか否かを検出する手段と、この検出の結果、前
記所定のデータ変換処理において誤動作が発生したと判
断された場合、前記所定のデータ変換処理により得られ
たデータを外部に出力させないように制御する手段とを
備えたことを特徴とする。
【0015】本発明によれば、タンパーフリー装置の内
部回路が誤動作した場合、処理結果をデータ出力しない
ので、外部から物理的衝撃を加えて内部回路を誤動作さ
せその出力を観察して装置内部の秘密情報を暴こうとす
る攻撃を阻止することができる。
【0016】本発明(請求項5)は、請求項1ないし4
のいずれか1項に記載のタンパーフリー装置において、
前記検出する手段は、前記入力データに対して、前記所
定のデータ変換処理と同一の処理を施し、得られた結果
が前記所定のデータ変換処理により得られた結果と一致
するか否かによって、誤動作が発生したか否かを検出す
ることを特徴とする。
【0017】本発明(請求項6)は、請求項5に記載の
タンパーフリー装置において、前記データ変換処理を施
す手段における前記データ変換処理を行う回路と、前記
検出する手段における前記処理を行う回路とを、同一半
導体基板上で距離を離して設けたことを特徴とする。
【0018】本発明(請求項7)は、請求項1ないし4
のいずれか1項に記載のタンパーフリー装置において、
前記検出する手段は、前記データ変換処理の結果得られ
たデータに対して、前記所定のデータ変換処理の逆変換
処理を施し、得られた結果が前記入力データと一致する
か否かによって、誤動作が発生したか否かを検出するこ
とを特徴とする。
【0019】本発明(請求項8)は、請求項7に記載の
タンパーフリー装置において、前記データ変換処理と前
記逆変換処理とをパイプライン的に並列動作させるよう
にしたことを特徴とする。
【0020】これによって、誤動作検出処理に伴う処理
時間の増大を防ぐことができる。本発明(請求項9)
は、請求項1ないし4のいずれか1項に記載のタンパー
フリー装置において、暗号アルゴリズムが積暗号である
場合、各ラウンド処理毎に前記誤動作の検出を行うよう
にしたことを特徴とする。
【0021】これによって、誤動作検出処理に伴う処理
時間の増大を防ぐことができる。本発明(請求項10)
は、入力データに所定のデータ変換処理を施して外部に
出力する機能を有し、外部から自装置内部に存在するデ
ータにアクセスすることおよび外部から該機能を変更さ
せることを不能とするために内部回路全体を物理的手段
により外部から保護したタンパーフリー装置であって、
前記所定のデータ変換処理が準同型性を持つ場合、入力
データに乱数を混入させたものに対して該データ変換処
理を施し、得られた結果から、該乱数の影響を取り除い
て、出力することを特徴とする、本発明によれば、計算
途中で生じた誤動作の影響を直接出力データに反映させ
ないようにすることができるので、外部から物理的衝撃
を加えて内部回路を誤動作させその出力を観察して装置
内部の秘密情報を暴こうとする攻撃を阻止することがで
きる。
【0022】本発明(請求項11)は、請求項1ないし
10のいずれか1項に記載のタンパーフリー装置におい
て、前記所定のデータ変換処理は、暗号化処理、復号化
処理、ディジタル署名、またはディジタル署名の署名検
証であることを特徴とする。
【0023】
【発明の実施の形態】以下、図面を参照しながら発明の
実施の形態を説明する。前述したように、例えばICカ
ードなどのようなタンパーフリー装置に、外部から放射
線や電子、熱や振動など物理的な衝撃を加え、内部装置
を誤動作させ、誤動作の結果得られた出力データを幾つ
か蓄積し、これら出力データに与えた誤動作の影響を観
察することにより、装置内部に隠された秘密情報を暴こ
うとする新しい暗号解析技術が知られている。
【0024】本実施形態は、概略的には、このような新
たな攻撃方法に対処するために、タンパーフリー装置内
で誤動作が生じた場合、内部情報の反映されたデータが
外部に出力しないようにしたものである。
【0025】図1に、本発明の第1の実施形態に係るタ
ンパーフリー装置の構成を示す。このタンパーフリー装
置1は、例えばその内部回路を半導体集積装置により形
成し、これを樹脂で封止するなどの対策を講じることに
より、(1)外部から内部回路中に存在するデータをア
クセス不可とし、かつ(2)外部から内部回路の機能を
変更させることを不可とする。すなわち、外部からは、
処理に必要なデータを入力することと、処理結果のデー
タを得ることしかできないものとする。なお、タンパー
フリー装置1の内部回路は、ハード・ワイヤードで形成
しても良いし、再書き込み不能のROM回路に書き込ん
だプログラムをCPUで実行するような構成で形成して
も良い。
【0026】図示はしていないが、タンパーフリー装置
1の電源は、外部から供給するようにしても良いし、電
池を内蔵しても良い。また、タンパーフリー装置1は、
必要に応じて外部装置とのインターフェース手段を備え
ても良い。また、タンパーフリー装置1を外部装置に接
続する端子には、種々のコネクタ類が使用可能である。
なお、タンパーフリー装置1に無線通信手段を内蔵し、
無線により接続しても良い。
【0027】さて、図1に示すように、このタンパーフ
リー装置1は、データ処理部2、誤動作検出部3、出力
制御部4、鍵保管部5を備えている。データ処理部2
は、共通鍵、または暗号鍵もしくは復号鍵などの鍵情報
を用いたデータ変換を伴う所定のデータ処理を行う。所
定のデータ処理としては、例えば、DESやFEALな
どの共通鍵暗号方式あるいはRSAなどの公開鍵暗号方
式等に基づいた、暗号化、復号化、ディジタル署名など
の認証データ生成、ディジタル署名の署名検証などの認
証データ検証などがある。ここでは、データ処理部2の
処理内容はあらかじめ定められた1つのものであるとす
る。
【0028】より具体的な構成としては、このデータ処
理部の処理内容が暗号化の場合、データ処理部は暗号化
部などとなる。また、データ処理部の処理内容が復号
化、認証データ生成あるいは認証データ検証などの場合
も、それぞれ同様に、復号化処理部、認証データ生成部
もしくは署名部、認証データ検証部もしくは検証部など
となる。
【0029】誤動作検出部3は、データ処理部2に対す
る入力データと、データ処理部2による処理結果のデー
タと、所定の鍵情報とをもとに、データ処理部2に誤動
作が生じたか否かを判断し、判断結果に応じて所定の制
御信号を出力する。
【0030】誤動作検出部3で用いる鍵情報は、データ
処理部2で用いる鍵情報に対応するものであり、データ
処理部2の処理で用いる暗号方式やこの誤動作検出部3
で用いる誤動作検出方式に応じて定まる。
【0031】誤動作検出方式としては、詳しくは後述す
るが、(1)データ処理部2と同一の処理を同一入力デ
ータに対して施し、得られた2つの処理結果が一致する
か否か比較する(一致しなかった場合に誤動作発生と判
断する)もの、(2)データ処理部2の処理結果に対し
て逆変換処理を施し、この結果ともとの入力データが一
致するか否か比較する(一致しなかった場合に誤動作発
生と判断する)ものなど、種々の方法が考えられる。
【0032】鍵保管部5は、データ処理部2にて用いる
鍵情報と誤動作検出部3で用いる鍵情報を保管してい
る。なお、鍵保管部5に、誤動作検出部3で用いるため
に、暗号化情報を受け渡しする相手側装置の秘密鍵が保
管されている場合、この相手側装置の秘密鍵は、誤動作
検出部3以外からはアクセスできないものとする。
【0033】出力制御部4は、誤動作検出部3によりデ
ータ処理部2に誤動作が発生しなかったと判断された場
合、データ処理部2の処理結果を外部に出力し、誤動作
検出部3によりデータ処理部2に誤動作が発生したと判
断された場合、データ処理部2の処理結果を外部に出力
しないようにする。
【0034】この出力制御の方法としては、(1)誤動
作検出部3は、誤動作を検出したときのみ誤動作検出信
号を出力し、出力制御部4は、誤動作検出部3から誤動
作検出信号が渡されたときのみ、処理結果を外部に出力
せず、それ以外の場合は処理結果を出力する方法、
(2)誤動作検出部3は、誤動作を検出しなかったとき
のみ正常動作検出信号を出力し、出力制御部4は、誤動
作検出部3から正常動作検出信号が渡されたときのみ、
処理結果を外部に出力し、それ以外の場合は出力しない
方法、(3)誤動作検出部3は、誤動作を検出しなかっ
たとき正常動作検出信号を出力し、誤動作を検出したと
き誤動作検出信号を出力し、出力制御部4は、誤動作検
出部3から正常動作検出信号が渡されたときのみ、処理
結果を外部に出力し、誤動作検出部3から誤動作検出信
号が渡されたときのみ、処理結果を外部に出力せず、何
らかの理由でどちらの信号も渡されなかった場合、エラ
ー処理(例えば、エラー回数が一定値になるまでは誤動
作検出信号が与えられたものとみなし、エラー回数が一
定値を越えたら当該タンパーフリー装置の機能自体を停
止させるなど)を行う方法など、種々の方法が考えられ
る。
【0035】図2に、本実施形態に係るタンパーフリー
装置の動作の流れを示す。処理対象となるデータ(例え
ばメッセージ)が入力されると、鍵保管部5に格納され
た鍵を使って、データ処理部2によりデータ変換処理が
なされる(ステップS1)。
【0036】次に、誤動作検出部3は、データ処理部2
の誤動作の有無を検出する(ステップS2)。データ処
理部2の処理に誤動作はなかったと判断された場合(ス
テップS3)、処理結果は出力制御部4を介して外部に
出力される(ステップS4)。
【0037】一方、データ処理部2の処理に誤動作が生
じたと判断された場合(ステップS3)、処理結果は出
力制御部4にて遮断され、外部への出力が禁止される
(ステップS5)。
【0038】また、例えばデータ処理部2の機能が暗号
化である場合には、タンパーフリー装置のより具体的な
動作の流れは次のようになる。なお、復号化、認証デー
タ生成あるいは認証データ検証などの場合も、それぞれ
同様である。
【0039】暗号化対象となる平文メッセージなどのデ
ータが入力されると、データ処理部(この場合、暗号部
に相当)2は、鍵保管部5に格納された暗号鍵(もしく
は共通鍵)を使って、このメッセージを暗号化する(ス
テップS1)。
【0040】次に、誤動作検出部3は、データ処理部2
の暗号化処理に誤動作が発生したか否かを、平文データ
と暗号化データをもとにして検出する(ステップS
2)。例えば、平文データの暗号化を再度実行して、両
方の暗号化データが一致するか否かを調べる。あるい
は、暗号化データを復号してもとの平文データに戻るか
否かを調べる。
【0041】データ処理部2の暗号化処理に誤動作はな
かったと判断された場合(ステップS3)、暗号化デー
タは出力制御部4を介して外部に出力される(ステップ
S4)。
【0042】一方、データ処理部2の暗号化処理に誤動
作が生じたと判断された場合(ステップS3)、暗号化
データは出力制御部4にて遮断され、外部への出力が禁
止される(ステップS5)。
【0043】さて、前述したような新しい暗号解析技術
を用いて、タンパーフリー装置1の内部に隠された鍵情
報などの秘密情報を暴こうとする者は、処理対象のデー
タを入力し、そしてデータ処理部3を誤動作させるため
に装置本体に放射線や電子パルス、磁気、熱、光等を当
て、内部情報に依存した誤動作の影響が反映された出力
データを観測しようとする。
【0044】しかしながら、本実施形態によれば、タン
パーフリー装置1に放射線等が当てられデータ処理部3
に誤動作が生じた場合、誤動作検出部3の働きにより、
誤動作の影響を反映した処理結果が外部に出力されるこ
とが禁止される。この結果、攻撃者は、誤動作が生じた
場合の出力データを得ることはできず、タンパーフリー
装置1内部の秘密情報を暴くことはできない。
【0045】このように、本実施形態に係るタンパーフ
リー装置1は、タンパーフリー装置自体に物理的衝撃を
与え誤動作を起こさせて暗号解読しようとする新しい暗
号解析技術に対し、簡易な構成で確実に対抗できる点
で、非常に優れたものとなっている。
【0046】以下では、図1で説明した構成を発展させ
たものやより具体化したものなどについて幾つかの例を
示す。図3は、図1の構成において、誤動作検出部3に
よる検出結果を示す制御情報を外部に出力するようにし
たものである。この場合、制御情報の出し方には幾つか
のものが考えられる。
【0047】例えば、誤動作検出部3は、誤動作がなか
ったと判断された場合にのみ、誤動作がないことを示す
信号を出力するようにしても良い。あるいは、誤動作が
あったと判断された場合にのみ、誤動作があったことを
示す信号を出力するようにしても良い。あるいは、誤動
作がなかったと判断された場合に、誤動作がないことを
示す信号を出力し、誤動作があったと判断された場合
に、誤動作があったことを示す信号を出力するようにし
ても良い。
【0048】図4は、図1の構成において、鍵保管部5
に複数の鍵をID番号と対応付けて格納しておき、デー
タ処理部2の処理で用いる鍵を外部から指定可能にした
ものである。なお、データ処理部2で用いる鍵と、誤動
作検出部3で用いる鍵が異なる場合、例えば、データ処
理部2で暗号鍵を用いて暗号化し、誤動作検出部3でこ
の暗号鍵とは異なる復号鍵を用いて復号化するような場
合、両方の鍵を対応付けて格納しておく。
【0049】このようにした場合、処理対象となるデー
タの入力の前もしくは同時もしくは後に、使用する鍵の
ID番号を指示入力する。データ処理部2や誤動作検出
部3は、指示されたID番号に対応する鍵を用いて処理
を行う。
【0050】図5は、図1の構成において、データ処理
2が複数の種類のデータ処理を実行可能とし、データ処
理部2の処理内容の種類を外部から指定可能にしたもの
である。
【0051】データ処理内容の組み合わせは任意である
が、具体例としては次のようなものがある。 (1)幾つかの異なる方式の暗号化機能を備えるケース (2)幾つかの異なる方式の復号化機能を備えるケース (3)幾つかの異なる方式の認証データ生成機能を備え
るケース (4)幾つかの異なる方式の認証データ検証機能を備え
るケース (5)1または複数の対の暗号化機能と復号化機能を備
えるケース (6)1または複数の対の認証データ生成機能と認証デ
ータ検証機能を備えるケース (7)1または複数の対の暗号化機能と復号化機能、お
よび1または複数の対の認証データ生成機能と認証デー
タ検証機能を備えるケース なお、処理に応じて異なる鍵を用いることがある場合、
処理のID番号とその処理で使用する鍵とを対応付けて
鍵保管部5に格納しておく。
【0052】図6に、図5のように構成したタンパーフ
リー装置の動作の流れを示す。まず、実行すべきデータ
処理の内容を示すID番号を入力する(ステップS2
1)。
【0053】例えばデータ処理部2の機能が暗号化また
は復号化であり、暗号化処理を指示する場合には、暗号
化処理のID番号を入力する(ステップS21)。ステ
ップS21の入力の前もしくは同時もしくは後に処理対
象となるデータ(例えばメッセージ)が入力されると、
鍵保管部5に格納された鍵を使って、データ処理部2に
よりデータ変換処理がなされる(ステップS22)。
【0054】次に、誤動作検出部3は、データ処理部2
の誤動作の有無を検出する(ステップS23)。データ
処理部2の処理に誤動作はなかったと判断された場合
(ステップS24)、処理結果は出力制御部4を介して
外部に出力される(ステップS25)。
【0055】一方、データ処理部2の処理に誤動作が生
じたと判断された場合(ステップS24)、処理結果は
出力制御部4にて遮断され、外部への出力が禁止される
(ステップS26)。
【0056】なお、図3で説明した誤動作検出部5が検
出結果を示す制御情報を外部に出力する構成、図4で説
明した外部から鍵の指定を可能とする構成、図5で説明
した外部から処理内容の指定を可能とする構成は、任意
に組み合わせることが可能である。
【0057】例えば、図4と図5を組み合わせて、外部
から鍵の指定を可能とするとともに、処理内容の指定を
可能とする場合、鍵保管部5に複数の鍵(または暗号鍵
と復号鍵の対)を鍵ID(または鍵IDおよび処理I
D)と対応付けて格納しておき、処理対象となるデータ
の入力の前もしくは同時もしくは後に、処理IDと鍵I
Dを指示入力するようにすればよい。
【0058】以下では、誤動作検出部3のより具体的な
例について説明する。前述したように誤動作検出方式と
しては、主として、(1)データ処理部2と同一の処理
を同一入力データに対して施し、得られた2つの処理結
果が一致するか否か比較する(一致しなかった場合に誤
動作発生と判断する)もの、(2)データ処理部2の処
理結果に対して逆変換処理を施し、この結果ともとの入
力データが一致するか否か比較する(一致しなかった場
合に誤動作発生と判断する)ものが考えられる。
【0059】ここで、説明の便宜上、(1)の方法を2
重化法、(2)の方法を検算法と呼ぶ。データ処理部2
の処理内容にかかわらず2重化法は常に適用可能である
が、検算法はデータ処理部2の処理内容に依存して適用
可能な場合と適用不可の場合がある。
【0060】データ処理部2の処理内容として検算法が
適用可能なものは、例えば以下のような処理である。 (a)ある処理とその逆変換処理で同一の鍵を用いるも
の (b)公開鍵暗号方式に基づく可逆な処理で、検算処理
に相手側の秘密鍵が不要なもの (c)公開鍵暗号方式に基づく可逆な処理でかつ検算処
理に相手側の秘密鍵を必要とするものであって、相手側
の秘密鍵が当該誤動作検出のために使用可能な場合 なお、データ処理部2の処理が不可逆の処理(例えばD
SA)である場合、検算法を適用することはできない。
【0061】(a)の具体例としては、共通鍵暗号方式
に基づく暗号化と復号化(例えばDES、FEAL)が
該当する。 (b)の具体例としては、公開鍵暗号方式に基づく復号
化、公開鍵暗号方式に基づく認証データ生成で可逆なも
の(例えばRSA)が該当する。
【0062】(c)の具体例としては、公開鍵暗号方式
に基づく暗号化、公開鍵暗号方式に基づく認証データ検
証で可逆なもの(例えばRSA)が該当する。 図7に、図1〜図6を用いて説明したタンパーフリー装
置の誤動作検出部3の構成に2重化法を用いた場合の一
例を示す。
【0063】データ処理部31は、データ処理部2と同
一の処理機能を持つものである。比較部32は、データ
処理部2の出力とデータ処理部31の出力を比較し、前
述したように比較結果に応じて所定の制御信号を出力す
る。
【0064】ここで、データ処理部2とデータ処理部3
1とは、回路を独立させて、互いの処理を同時実行可能
にすれば、誤動作検出処理に要する時間を大幅に削減す
ることができる。
【0065】なお、誤動作検出処理に要する時間が多少
かかっても、回路量を削減したい場合には、データ処理
部2とデータ処理部31を1つの回路で共用するように
構成してもよい。
【0066】図8に、図1〜図6を用いて説明したタン
パーフリー装置の誤動作検出部3の構成に検算法を用い
た場合の一例を示す。逆変換部33は、データ処理部2
で行う処理に対する逆変換処理の機能を持つものであ
る。比較部32は、データ処理部2の出力と逆変換部3
3の出力を比較し、前述したように比較結果に応じて所
定の制御信号を出力する。
【0067】ここで、誤動作検出処理による全体の処理
性能の低下を防ぐために、暗号化処理と誤動作検出処理
を並列化してもよい。例えば、データ処理部2と逆変換
部33とで回路を独立させ、これにパイプライン処理を
適用すれば、誤動作検出処理に要する時間を大幅に削減
することができる。
【0068】例えば図9に示すように、データ処理部2
で暗号化を行い、逆変換部33で復号化を行う場合、入
力ブロック#1は、暗号化された後、誤動作検出(検
算)のために復号される。一方、このブロック#1の復
号が行われている間、次のブロック#2の暗号化が行わ
れる。これによって、1つのブロックが入力されてから
出力が得られるまで2単位時間の遅延がかかるだけで、
誤動作検出処理を行わない場合と略同様の処理性能を得
ることができる。
【0069】なお、データ処理部2と逆変換部33の構
成が同一になる場合には、誤動作検出処理に要する時間
が多少かかっても、回路量を削減したいならば、データ
処理部2と逆変換部33を1つの回路で共用するように
構成してもよい。
【0070】以下では、図1〜図6を用いて説明したタ
ンパーフリー装置のデータ処理部2の処理がラウンド関
数を用いる場合の構成例について説明する。DESやF
EALのようなラウンド関数を用いる暗号アルゴリズム
では、暗号化したい平文に対し、鍵をパラメータとする
ラウンド関数を繰り返し適用する。例えば、4段の変換
を用いる場合、まず平文は第1のラウンド関数により変
換され、変換結果は第2のラウンド関数により変換さ
れ、この変換結果がさらに第3のラウンド関数と第4の
ラウンド関数により順次変換される。暗号アルゴリズム
によって、ラウンド関数の段階数が定められる。復号化
についても同様である。
【0071】ところで、このようなラウンド関数を積み
重ねた積暗号方式では、各ラウンド毎に誤動作検出を行
うことが可能である。そこで、例えば暗号化の場合、も
ともとの暗号化回路の他に、誤動作検出のための暗号化
回路(2重化法の場合)あるいは復号化回路(検算法の
場合)を独立して持ち、並列演算を行うことにより、誤
動作検出処理による全体の処理速度の増大を防ぐことが
可能となる。つまり、あるラウンド関数の処理結果をも
とに誤動作検出処理を実行するのと同時に後続するラウ
ンド関数の暗号化処理(あるいは復号化処理)を行うこ
とができる。そして、あるラウンド関数の処理に誤動作
が生じたと判断された場合、その時点で処理を停止さ
せ、あるいは最終的な処理結果が外部に出力されるのを
禁止させることができる。
【0072】図10に、ラウンド数が4段で、かつ誤動
作検出部3の構成に2重化法を用いた場合の一例を示
す。暗号化回路201〜204,301〜304は、そ
れぞれラウンド関数に対応する。
【0073】比較部311〜314では、2つの暗号化
されたデータを比較し、その結果を動作制御部321に
通知する。動作制御部321は、比較部311〜313
から誤動作検出の通知を受けた場合、次段以降の処理を
停止させ、最終段の比較部314から誤動作検出の通知
を受けた場合、出力制御部4を制御して最終的な処理結
果が外部に出力されないようにする。
【0074】なお、復号化を行う場合も、同様の構成で
ある。図11に、ラウンド数が4段で、かつ誤動作検出
部3の構成に検算法を用いた場合の一例を示す。
【0075】暗号化回路201〜204は、それぞれラ
ウンド関数に対応する。復号化回路331〜334は、
それぞれ対応する暗号化回路201〜204の逆関数を
実行する。
【0076】比較部311〜314では、対応する暗号
化回路201〜204への入力データと、対応する復号
化回路331〜334の処理結果を比較し、その結果を
動作制御部321に通知する。
【0077】動作制御部321は、比較部311〜31
3から誤動作検出の通知を受けた場合、次段以降の処理
を停止させ、最終段の比較部314から誤動作検出の通
知を受けた場合、出力制御部4を制御して最終的な処理
結果が外部に出力されないようにする。
【0078】なお、復号化を行う場合も、同様の構成で
ある。図12に、図10と図11のタンパーフリー装置
の処理の流れを示す。まず、データ処理部2における第
1段のラウンド関数を実行する(ステップS31)。な
お、図10の構成の場合、誤動作検出部3における第1
段のラウンド関数を同時に実行できる。
【0079】次に、データ処理部2における第2段のラ
ウンド関数を実行するとともに(ステップS32)、第
1段のラウンド関数の実行についての誤動作検出処理を
行う(ステップS33)。なお、図11の構成の場合、
誤動作検出部3における第1段のラウンド関数を実行し
た後に、比較部311での比較処理を行う。
【0080】誤動作が検出された場合(ステップS3
4)、ラウンド関数の実行を停止させる処理が実行され
る(ステップS35)。誤動作が検出されなかった場合
(ステップS34)、そのままラウンド関数の実行は継
続される。
【0081】以降、このような動作が最終段(ここでは
4段目)まで繰り返される(ステップS36〜S4
3)。そして、最終段の誤動作検出処理が実行され(ス
テップS44)、誤動作が検出された場合(ステップS
45)、最終的な処理結果の外部への出力は禁止され
(ステップS46)、誤動作が検出されなかった場合
(ステップS45)、最終的な処理結果が外部へ出力さ
れる(ステップS47)。
【0082】なお、図10〜図12では、ラウンド数が
4段である場合について説明したが、もちろん、本構成
は、所望のラウンド数のものに適用可能である。ところ
で、図10や図11の構成において、ラウンド対応部分
を1組の回路で共用し、回路量を削減することも可能で
ある。
【0083】そのような構成の一例として、図13に、
データ処理部2と誤動作検出部3の両方で暗号化を行う
場合の構成例を示す。また、図14に、データ処理部2
で暗号化を行い、誤動作検出部3で復号化を行う場合の
構成例を示す。伝える。
【0084】選択回路211は、外部からのデータ入力
時には、入力データを暗号部201側に伝え、その他で
はラウンド関数の実行のために、選択回路212の出力
を伝える。
【0085】選択回路212は、最終段のラウンド関数
の実行までは、暗号部201の出力を選択回路211に
伝え、最終段のラウンド関数の実行結果は、出力制御部
4に伝える。
【0086】以下では、これまで説明してきた各実施形
態の変形例を幾つか示す。各実施形態では、誤動作を検
出したら外部への出力を禁止するものであったが、その
代わりに、誤動作を検出したら、再度計算を繰り返すよ
うにしても良い。また、この場合に、その繰り返しが一
定数を越えたら、装置自体を所定の方法でロックして使
用できなくするようにしても良い。あるいは、繰り返し
が一定数を越えた場合に、その旨を示す信号を外部に出
力するようにしても良い。
【0087】また、誤動作を検出したら、外部にデータ
を出力しない代わりに、乱数を出力するようにしても良
い。この場合、出力データを全て乱数に置き換えても良
いし、装置内部の秘密情報の反映を解消できる程度で、
出力データの一部のみ乱数に置き換えても良い。
【0088】また、RSA暗号方式を用いる場合、パラ
メータeを小さくすることにより、復号化に対する検算
(暗号化)時間を短くしても良い。ところで、前述した
暗号化回路などのデータ処理部を2重化することにより
誤動作を検出する方式において、同じ役割を果たす2重
化された2つの回路の配線が互いに隣り合わず、物理的
に離れているようなレイアウトに配置すると好ましい。
【0089】例えば、図15では、半導体基板340上
で、第1の暗号化回路341と、第2の暗号化回路34
3とを、比較回路342を挟んで、物理的に距離をあけ
て配置させた様子を示している。
【0090】暗号解読のために誤動作を起こさせようと
タンパーフリー装置自体に外部より物理的衝撃を加える
際に、放射線を焦点を絞って照射することが困難である
など、物理現象をスポット的に生じさせることが困難で
ある場合、上記のようにすることで、2重化された2つ
の回路で誤動作の生じる箇所を互いに異ならせるように
し、偶然に2つの回路で同一の誤動作が発生し、比較回
路で誤動作が見過ごされるようなことをほぼ完全に回避
することができる。
【0091】以上では、タンパーフリー装置内で、1種
類の処理を施す例を示してきたが、複数の処理、例え
ば、暗号化と電子署名の2つの処理(あるいは復号化と
電子署名検証)を連続して行うようにしても良い。その
際、複数の処理の少なくとも1つに誤動作が検出された
場合、すべての処理について外部へのデータ出力を禁止
する方法や、誤動作が検出された処理についてのみ外部
へのデータ出力を禁止する方法などが考えられる。
【0092】次に、本発明の第2の実施形態に係るタン
パーフリー装置について説明する。これまで説明してき
た第1の実施形態は、概略的には、処理にあたっての誤
動作を検出したら処理結果の出力を禁止するものであっ
た。
【0093】この第2の実施形態は、誤動作の有無は判
断せず、処理結果も常に出力することとし、その代わり
に、誤動作の結果得られる出力データに内部状態が反映
されないように工夫したものである。
【0094】図16に、本実施形態にかかるタンパーフ
リー装置の内部機能の一例を示す。401は、この処理
におけるもともとの変換Eを実行するデータ処理部であ
る。例えば、変換Eは、暗号化あるいは復号化に該当す
る。
【0095】402は、変換Eの逆変換E-1を実行する
逆変換部である。403と406は、同一の所定の演算
を行う演算部である。この所定の演算を示す演算子を記
号○で表すこととする。
【0096】404は、所定の方法で乱数Rを発生する
乱数発生部である。405は、乱数Rの逆元R-1を求め
る逆元処理部である。なお、404と405を一体化さ
せて、乱数Rとその逆元R-1を同時に求めても良い。
【0097】ここでは、排他的論理和など所定の演算子
○に対して、E(A○B)=E(A)○E(B)が成立
する準同型性を持つ暗号化関数を使用する暗号(例えば
RSA暗号)を考える。
【0098】なお、C○a=Cとなる場合に、Dに対し
て、D○D-1=aとするD-1を、Rの逆元と呼び、Rの
逆元R-1を求める処理を、逆元処理と呼ぶ。例えば、演
算子○が排他的論理和を表す場合、a=1であり、演算
子○が排他的論理積を表す場合、a=0である。
【0099】さて、準同型性を持つ暗号化関数を使用す
る暗号では、乱数Rを逆変換E-1した結果E-1(R)を
求め、暗号化対象となる平文MとE-1(R)に演算○を
施した結果M○E-1(R)を求め、このM○E-1(R)
を変換Eした結果E(M○E-1(R))を求め、また、
上記の乱数Rの逆元R-1を求め、E(M○E-1(R))
とR-1に演算○を施した結果E(M)○E(E
-1(R))○R-1を求めると、これが平文Mを変換Eし
た結果E(M)に等しいという性質がある。
【0100】すなわち、E(M○E-1(R))○R-1 =E(M)○E(E-1(R))○R-1 =E(M)○R○R-1 =E(M) となる。
【0101】本実施形態では、このような演算過程で乱
数を混入させるという操作を行ったにもかかわらず結果
は乱数に依存せずに一定であるという性質を利用してい
る。すなわち、変換Eの処理中に発生した誤動作の影響
は、乱数Rを混入させることにより拡散され、暗号解読
に役立つ情報を得ることができなくなる。この操作は、
物理的手段により誤動作を誘発させて暗号を解読しよう
とする新たな攻撃法に対して絶大な効果がある。本発明
は、上述した実施の形態に限定されるものではなく、そ
の技術的範囲において種々変形して実施することができ
る。
【0102】
【発明の効果】本発明によれば、タンパーフリー装置の
内部回路が誤動作した場合、処理結果をデータ出力しな
いので、外部から物理的衝撃を加えて内部回路を誤動作
させその出力を観察して装置内部の秘密情報を暴こうと
する攻撃を阻止することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかるタンパーフリー装
置の一構成例を示す図
【図2】同実施形態に係るタンパーフリー装置の動作の
流れの一例を示すフローチャート
【図3】同実施形態にかかるタンパーフリー装置の他の
構成例を示す図
【図4】同実施形態にかかるタンパーフリー装置の他の
構成例を示す図
【図5】同実施形態にかかるタンパーフリー装置の他の
構成例を示す図
【図6】同実施形態に係るタンパーフリー装置の動作の
流れの他の例を示すフローチャート
【図7】誤動作検出部の一例を示す図
【図8】誤動作検出部の他の例を示す図
【図9】パイプライン処理による高速化を説明するため
の図
【図10】同実施形態にかかるタンパーフリー装置の他
の構成例を示す図
【図11】同実施形態にかかるタンパーフリー装置の他
の構成例を示す図
【図12】同実施形態に係るタンパーフリー装置の動作
の流れの他の例を示すフローチャート
【図13】同実施形態にかかるタンパーフリー装置の他
の構成例を示す図
【図14】同実施形態にかかるタンパーフリー装置の他
の構成例を示す図
【図15】同実施形態にかかるタンパーフリー装置の他
の構成例を示す図
【図16】同実施形態にかかるタンパーフリー装置の他
の構成例を示す図
【符号の説明】
1…タンパーフリー装置 2,401…データ処理部 3…誤動作検出部 4…出力制御部 5…鍵保管部 31…データ処理部 32…比較部 33,402…逆変換部 201〜204,301〜304…暗号化回路 311〜314…比較部 321…動作制御部 331〜334…復号化回路 211,212…選択回路 403,406…演算部 404…乱数発生部 405…逆元処理部

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】内部に外部からの入力データに対して所定
    のデータ変換処理を施して出力するための手段を備え、
    内部情報への不正アクセスを防止するために内部回路全
    体を物理的手段により外部から保護したタンパーフリー
    装置であって、 前記データ変換処理の誤動作を検出する手段と、 誤動作が検出された場合に前記処理の出力に所定の規制
    を施す出力規制手段とを備えたことを特徴とするタンパ
    ーフリー装置。
  2. 【請求項2】入力データに所定の処理を施して外部に出
    力する機能を有し、外部から自装置内部に存在するデー
    タにアクセスすることおよび外部から該機能を変更させ
    ることを不能とするために内部回路全体を物理的手段に
    より外部から保護したタンパーフリー装置であって、 入力データに対して鍵情報を用いた所定のデータ変換処
    理を施す手段と、 前記入力データおよび前記所定のデータ変換処理により
    得られたデータをもとにして、前記所定のデータ変換処
    理において誤動作が発生したか否かを検出する手段と、 この検出の結果、前記所定のデータ変換処理において誤
    動作が発生したと判断された場合、前記所定のデータ変
    換処理により得られたデータを外部に出力させないよう
    に制御する手段とを備えたことを特徴とするタンパーフ
    リー装置。
  3. 【請求項3】入力データに所定の処理を施して外部に出
    力する機能を有し、外部から自装置内部に存在するデー
    タにアクセスすることおよび外部から該機能を変更させ
    ることを不能とするために内部回路全体を物理的手段に
    より外部から保護したタンパーフリー装置であって、 予め定められた、鍵情報を用いて行う複数種類のデータ
    変換処理のうち実行すべきもの指示する情報を入力する
    手段と、 入力データに対して、指示されたデータ変換処理を施す
    手段と、 前記入力データおよび前記所定のデータ変換処理により
    得られたデータをもとにして、前記データ変換処理にお
    いて誤動作が発生したか否かを検出する手段と、 この検出の結果、前記所定のデータ変換処理において誤
    動作が発生したと判断された場合、前記所定のデータ変
    換処理により得られたデータを外部に出力させないよう
    に制御する手段とを備えたことを特徴とするタンパーフ
    リー装置。
  4. 【請求項4】入力データに所定の処理を施して外部に出
    力する機能を有し、外部から自装置内部に存在するデー
    タにアクセスすることおよび外部から該機能を変更させ
    ることを不能とするために内部回路全体を物理的手段に
    より外部から保護したタンパーフリー装置であって、 予め定められた、複数の鍵情報のうち使用すべきもの指
    示する情報を入力する手段と、 入力データに対して、指示された前記鍵情報を用いた所
    定のデータ変換処理を施す手段と、 入力データに対して、指示されたデータ変換処理を施す
    手段と、 前記入力データおよび前記所定のデータ変換処理により
    得られたデータをもとにして、前記データ変換処理にお
    いて誤動作が発生したか否かを検出する手段と、 この検出の結果、前記所定のデータ変換処理において誤
    動作が発生したと判断された場合、前記所定のデータ変
    換処理により得られたデータを外部に出力させないよう
    に制御する手段とを備えたことを特徴とするタンパーフ
    リー装置。
  5. 【請求項5】前記検出する手段は、前記入力データに対
    して、前記所定のデータ変換処理と同一の処理を施し、
    得られた結果が前記所定のデータ変換処理により得られ
    た結果と一致するか否かによって、誤動作が発生したか
    否かを検出することを特徴とする請求項1ないし4のい
    ずれか1項に記載のタンパーフリー装置。
  6. 【請求項6】前記データ変換処理を施す手段における前
    記データ変換処理を行う回路と、前記検出する手段にお
    ける前記処理を行う回路とを、同一半導体基板上で距離
    を離して設けたことを特徴とする請求項5に記載のタン
    パーフリー装置。
  7. 【請求項7】前記検出する手段は、前記データ変換処理
    の結果得られたデータに対して、前記所定のデータ変換
    処理の逆変換処理を施し、得られた結果が前記入力デー
    タと一致するか否かによって、誤動作が発生したか否か
    を検出することを特徴とする請求項1ないし4のいずれ
    か1項に記載のタンパーフリー装置。
  8. 【請求項8】前記データ変換処理と前記逆変換処理とを
    パイプライン的に並列動作させるようにしたことを特徴
    とする請求項7に記載のタンパーフリー装置。
  9. 【請求項9】暗号アルゴリズムが積暗号である場合、各
    ラウンド処理毎に前記誤動作の検出を行うようにしたこ
    とを特徴とする請求項1ないし4のいずれか1項に記載
    のタンパーフリー装置。
  10. 【請求項10】入力データに所定のデータ変換処理を施
    して外部に出力する機能を有し、外部から自装置内部に
    存在するデータにアクセスすることおよび外部から該機
    能を変更させることを不能とするために内部回路全体を
    物理的手段により外部から保護したタンパーフリー装置
    であって、 前記所定のデータ変換処理が準同型性を持つ場合、入力
    データに乱数を混入させたものに対して該データ変換処
    理を施し、得られた結果から、該乱数の影響を取り除い
    て、出力することを特徴とするタンパーフリー装置。
  11. 【請求項11】前記所定のデータ変換処理は、暗号化処
    理、復号化処理、ディジタル署名、またはディジタル署
    名の署名検証であることを特徴とする請求項1ないし1
    0のいずれか1項に記載のタンパーフリー装置。
JP8311924A 1996-11-22 1996-11-22 タンパーフリー装置 Pending JPH10154976A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8311924A JPH10154976A (ja) 1996-11-22 1996-11-22 タンパーフリー装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8311924A JPH10154976A (ja) 1996-11-22 1996-11-22 タンパーフリー装置

Publications (1)

Publication Number Publication Date
JPH10154976A true JPH10154976A (ja) 1998-06-09

Family

ID=18023074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8311924A Pending JPH10154976A (ja) 1996-11-22 1996-11-22 タンパーフリー装置

Country Status (1)

Country Link
JP (1) JPH10154976A (ja)

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002528754A (ja) * 1998-10-16 2002-09-03 ジェムプリュス 秘密鍵式暗号化アルゴリズムを利用する電子構成部品内の対抗措置方法
WO2003039066A1 (fr) * 2001-10-29 2003-05-08 Mitsubishi Denki Kabushiki Kaisha Appareil de communication chiffree
JP2004242214A (ja) * 2003-02-07 2004-08-26 Sony Corp 圧縮暗号装置、復号復元装置、圧縮暗号および復号復元装置、圧縮暗号方法、復号復元方法、圧縮暗号および復号復元方法
JP2005522912A (ja) * 2002-04-08 2005-07-28 オベルトゥル カード システムズ ソシエテ アノニム 暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法
US6940975B1 (en) 1998-08-20 2005-09-06 Kabushiki Kaisha Toshiba Encryption/decryption apparatus, encryption/decryption method, and program storage medium therefor
JP2006229485A (ja) * 2005-02-16 2006-08-31 Sony Corp 信号処理回路および信号処理方法
JP2007104465A (ja) * 2005-10-06 2007-04-19 Seiko Epson Corp 送信情報照合装置および送信情報照合方法
JP2007251492A (ja) * 2006-03-15 2007-09-27 Ricoh Co Ltd 通信装置
US7340614B2 (en) 2002-09-04 2008-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device including encryption section, semiconductor device including external interface, and content reproduction method
JP2008516502A (ja) * 2004-10-07 2008-05-15 アクサルト・エス・アー 命令の暗号セットを自動的に生成する方法および装置ならびにコード生成
JP2008135927A (ja) * 2006-11-28 2008-06-12 Konica Minolta Business Technologies Inc 文書データ作成装置及び文書データ作成方法並びに制御プログラム
JP2008276749A (ja) * 2007-03-12 2008-11-13 Secunet Security Networks Ag プログラミング可能なデータ処理装置用の保護ユニット
JP2009115857A (ja) * 2007-11-01 2009-05-28 Hitachi Ltd 演算装置および演算方法ならびにコンピュータシステム
JP2009188608A (ja) * 2008-02-05 2009-08-20 Seiko Instruments Inc タイムスタンプ装置及び方法
JP2009543498A (ja) * 2006-07-12 2009-12-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ デジタルデータ処理装置の耐改竄性
JP2010021637A (ja) * 2008-07-08 2010-01-28 Renesas Technology Corp データ処理装置
JP2010068135A (ja) * 2008-09-09 2010-03-25 Fujitsu Ltd 不正操作検知回路、不正操作検知回路を備えた装置、及び不正操作検知方法
JP2010220064A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 携帯可能電子装置、及び携帯可能電子装置の制御方法
EP2259487A1 (en) 2009-06-01 2010-12-08 Sony Corporation Circuit for detecting malfunction generation attack and integrated circuit using the same
JP2010277085A (ja) * 2009-05-28 2010-12-09 Proton World Internatl Nv Rsaアルゴリズムにおける素数生成の保護
WO2011036745A1 (ja) * 2009-09-24 2011-03-31 株式会社東芝 鍵スケジュール装置および方法
JP2011072040A (ja) * 2002-07-09 2011-04-07 Axalto Sa 誤りに基づく攻撃から電子回路を保護する方法
JP2011250182A (ja) * 2010-05-27 2011-12-08 Toshiba Corp 暗号処理装置
JP2012506658A (ja) * 2008-10-24 2012-03-15 ジエマルト・エス・アー 暗号アルゴリズムの弱点保護
JP2012203800A (ja) * 2011-03-28 2012-10-22 Sony Corp 情報処理装置及び方法、並びにプログラム
JP2013003203A (ja) * 2011-06-13 2013-01-07 Fujitsu Advanced Engineering Ltd 異常事象発生原因特定機能を含む通信システム
JP2013165494A (ja) * 2008-02-19 2013-08-22 Interdigital Patent Holdings Inc セキュアな信頼された時刻技法のための方法および装置
US8914391B2 (en) 2011-05-20 2014-12-16 International Business Machines Corporation Method, program, and system for converting part of graph data to data structure as an image of homomorphism
JP2015069347A (ja) * 2013-09-27 2015-04-13 キヤノン株式会社 ネットワークシステム、管理サーバシステム、制御方法及びプログラム
JP2015139011A (ja) * 2014-01-20 2015-07-30 トヨタ自動車株式会社 無線通信装置および無線通信方法
JP2015534419A (ja) * 2012-11-12 2015-11-26 クリプトグラフィ リサーチ, インコーポレイテッド 耐グリッチ性暗号離散対数ベースの署名のための方法及びシステム
JP2015534415A (ja) * 2012-11-12 2015-11-26 ジエマルト・エス・アー メッセージへの全単射アルゴリズムの適用によるコードの真正性を制御するための制御方法およびデバイス
US9208590B2 (en) 2011-05-20 2015-12-08 International Business Machines Corporation Manipulation of an object as an image of a mapping of graph data
JP2016008994A (ja) * 2014-06-23 2016-01-18 大日本印刷株式会社 べき乗剰余演算装置、icカード、べき乗剰余演算方法、及び、べき乗剰余演算プログラム
JP5861018B1 (ja) * 2012-12-21 2016-02-16 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. テーブルネットワークによって構成されたコンピューティングデバイス
JP2016058777A (ja) * 2014-09-05 2016-04-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2016224617A (ja) * 2015-05-28 2016-12-28 大日本印刷株式会社 演算装置、演算方法、及び演算処理プログラム
JP2017129779A (ja) * 2016-01-21 2017-07-27 学校法人東京電機大学 暗号生成装置、データ伝送システム、暗号生成方法及びデータ伝送方法
JP2018533312A (ja) * 2015-11-09 2018-11-08 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. ターゲットブロック暗号を計算する暗号デバイス
WO2019058684A1 (ja) * 2017-09-25 2019-03-28 ソニー株式会社 検証装置、情報処理方法、およびプログラム
JP2019124713A (ja) * 2018-01-11 2019-07-25 Necプラットフォームズ株式会社 暗号化装置、復号装置、回線暗号システム、暗号化方法およびプログラム
JP2019207732A (ja) * 2019-08-08 2019-12-05 富士ゼロックス株式会社 ドキュメント管理システム、管理装置及び処理装置
JP2020064332A (ja) * 2018-10-15 2020-04-23 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
US10896262B2 (en) 2017-03-17 2021-01-19 Fuji Xerox Co., Ltd. Document management system and management apparatus
JPWO2020075396A1 (ja) * 2018-10-10 2021-12-09 株式会社アクセル 推論装置、推論方法及び推論プログラム

Cited By (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8943084B2 (en) 1920-05-20 2015-01-27 International Business Machines Corporation Method, program, and system for converting part of graph data to data structure as an image of homomorphism
US6940975B1 (en) 1998-08-20 2005-09-06 Kabushiki Kaisha Toshiba Encryption/decryption apparatus, encryption/decryption method, and program storage medium therefor
JP2002528754A (ja) * 1998-10-16 2002-09-03 ジェムプリュス 秘密鍵式暗号化アルゴリズムを利用する電子構成部品内の対抗措置方法
WO2003039066A1 (fr) * 2001-10-29 2003-05-08 Mitsubishi Denki Kabushiki Kaisha Appareil de communication chiffree
US7587590B2 (en) 2001-10-29 2009-09-08 Mitsubishi Electric Corporation Encrypted communication apparatus
JP2011103686A (ja) * 2002-04-08 2011-05-26 Oberthur Technologies 暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法
JP2005522912A (ja) * 2002-04-08 2005-07-28 オベルトゥル カード システムズ ソシエテ アノニム 暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法
US8180046B2 (en) 2002-04-08 2012-05-15 Oberthur Technologies Method for making secure an electronic entity with encrypted access
US7796750B2 (en) 2002-04-08 2010-09-14 Oberthur Technologies Method for making secure an electronic entity with encrypted access
JP2011072040A (ja) * 2002-07-09 2011-04-07 Axalto Sa 誤りに基づく攻撃から電子回路を保護する方法
US9208356B2 (en) 2002-09-04 2015-12-08 Panasonic Corporation Semiconductor device including encryption section, semiconductor device including external interface, and content reproduction method
US7831841B2 (en) 2002-09-04 2010-11-09 Panasonic Corporation Semiconductor device including encryption section, semiconductor device including external interface, and content reproduction method
US8719595B2 (en) 2002-09-04 2014-05-06 Panasonic Corporation Semiconductor device including encryption section, semiconductor device including external interface, and content reproduction method
US7340614B2 (en) 2002-09-04 2008-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device including encryption section, semiconductor device including external interface, and content reproduction method
US8407488B2 (en) 2002-09-04 2013-03-26 Panasonic Corporation Semiconductor device including encryption section, semiconductor device including external interface, and content reproduction method
US8122262B2 (en) 2002-09-04 2012-02-21 Panasonic Corporation Semiconductor device including encryption section, semiconductor device including external interface, and content reproduction method
JP4622208B2 (ja) * 2003-02-07 2011-02-02 ソニー株式会社 圧縮暗号および復号復元装置、圧縮暗号および復号復元方法
JP2004242214A (ja) * 2003-02-07 2004-08-26 Sony Corp 圧縮暗号装置、復号復元装置、圧縮暗号および復号復元装置、圧縮暗号方法、復号復元方法、圧縮暗号および復号復元方法
JP2008516502A (ja) * 2004-10-07 2008-05-15 アクサルト・エス・アー 命令の暗号セットを自動的に生成する方法および装置ならびにコード生成
JP2006229485A (ja) * 2005-02-16 2006-08-31 Sony Corp 信号処理回路および信号処理方法
JP2007104465A (ja) * 2005-10-06 2007-04-19 Seiko Epson Corp 送信情報照合装置および送信情報照合方法
JP2007251492A (ja) * 2006-03-15 2007-09-27 Ricoh Co Ltd 通信装置
US8543835B2 (en) 2006-07-12 2013-09-24 Irdeto B.V. Tamper resistance of a digital data processing unit
JP2009543498A (ja) * 2006-07-12 2009-12-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ デジタルデータ処理装置の耐改竄性
JP2008135927A (ja) * 2006-11-28 2008-06-12 Konica Minolta Business Technologies Inc 文書データ作成装置及び文書データ作成方法並びに制御プログラム
US7865490B2 (en) 2006-11-28 2011-01-04 Konica Minolta Business Technologies, Inc. Document data creating apparatus, document data creating method and control program of the same
JP4609773B2 (ja) * 2006-11-28 2011-01-12 コニカミノルタビジネステクノロジーズ株式会社 文書データ作成装置及び文書データ作成方法並びに制御プログラム
JP2008276749A (ja) * 2007-03-12 2008-11-13 Secunet Security Networks Ag プログラミング可能なデータ処理装置用の保護ユニット
JP2009115857A (ja) * 2007-11-01 2009-05-28 Hitachi Ltd 演算装置および演算方法ならびにコンピュータシステム
US8275128B2 (en) 2007-11-01 2012-09-25 Hitachi, Ltd. Arithmetic logical unit, computation method and computer system
JP2009188608A (ja) * 2008-02-05 2009-08-20 Seiko Instruments Inc タイムスタンプ装置及び方法
US9396361B2 (en) 2008-02-19 2016-07-19 Interdigital Patent Holdings, Inc. Method and apparatus for protecting time values in wireless communications
JP2013165494A (ja) * 2008-02-19 2013-08-22 Interdigital Patent Holdings Inc セキュアな信頼された時刻技法のための方法および装置
JP2010021637A (ja) * 2008-07-08 2010-01-28 Renesas Technology Corp データ処理装置
JP2010068135A (ja) * 2008-09-09 2010-03-25 Fujitsu Ltd 不正操作検知回路、不正操作検知回路を備えた装置、及び不正操作検知方法
JP2012506658A (ja) * 2008-10-24 2012-03-15 ジエマルト・エス・アー 暗号アルゴリズムの弱点保護
JP2017034713A (ja) * 2008-10-24 2017-02-09 ジエマルト・エス・アー 暗号アルゴリズムの弱点保護
JP2014197222A (ja) * 2008-10-24 2014-10-16 ジエマルト・エス・アー 暗号アルゴリズムの弱点保護
JP2010220064A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 携帯可能電子装置、及び携帯可能電子装置の制御方法
JP2010277085A (ja) * 2009-05-28 2010-12-09 Proton World Internatl Nv Rsaアルゴリズムにおける素数生成の保護
US8350574B2 (en) 2009-06-01 2013-01-08 Sony Corporation Circuit for detecting malfunction generation attack and integrated circuit using the same
EP2259487A1 (en) 2009-06-01 2010-12-08 Sony Corporation Circuit for detecting malfunction generation attack and integrated circuit using the same
JP2010279003A (ja) * 2009-06-01 2010-12-09 Sony Corp 誤動作発生攻撃検出回路および集積回路
WO2011036745A1 (ja) * 2009-09-24 2011-03-31 株式会社東芝 鍵スケジュール装置および方法
JP5296217B2 (ja) * 2009-09-24 2013-09-25 株式会社東芝 鍵スケジュール装置および方法
US8995666B2 (en) 2009-09-24 2015-03-31 Kabushiki Kaisha Toshiba Key scheduling device and key scheduling method
JP2011250182A (ja) * 2010-05-27 2011-12-08 Toshiba Corp 暗号処理装置
JP2012203800A (ja) * 2011-03-28 2012-10-22 Sony Corp 情報処理装置及び方法、並びにプログラム
US9514302B2 (en) 2011-03-28 2016-12-06 Sony Corporation Information processing apparatus and method, and program
US8844037B2 (en) 2011-03-28 2014-09-23 Sony Corporation Information processing apparatus and method, and program
US9208590B2 (en) 2011-05-20 2015-12-08 International Business Machines Corporation Manipulation of an object as an image of a mapping of graph data
US8914391B2 (en) 2011-05-20 2014-12-16 International Business Machines Corporation Method, program, and system for converting part of graph data to data structure as an image of homomorphism
JP2013003203A (ja) * 2011-06-13 2013-01-07 Fujitsu Advanced Engineering Ltd 異常事象発生原因特定機能を含む通信システム
JP2015534419A (ja) * 2012-11-12 2015-11-26 クリプトグラフィ リサーチ, インコーポレイテッド 耐グリッチ性暗号離散対数ベースの署名のための方法及びシステム
JP2015534415A (ja) * 2012-11-12 2015-11-26 ジエマルト・エス・アー メッセージへの全単射アルゴリズムの適用によるコードの真正性を制御するための制御方法およびデバイス
JP5861018B1 (ja) * 2012-12-21 2016-02-16 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. テーブルネットワークによって構成されたコンピューティングデバイス
JP2016507940A (ja) * 2012-12-21 2016-03-10 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. テーブルネットワークによって構成されたコンピューティングデバイス
JP2015069347A (ja) * 2013-09-27 2015-04-13 キヤノン株式会社 ネットワークシステム、管理サーバシステム、制御方法及びプログラム
JP2015139011A (ja) * 2014-01-20 2015-07-30 トヨタ自動車株式会社 無線通信装置および無線通信方法
JP2016008994A (ja) * 2014-06-23 2016-01-18 大日本印刷株式会社 べき乗剰余演算装置、icカード、べき乗剰余演算方法、及び、べき乗剰余演算プログラム
JP2016058777A (ja) * 2014-09-05 2016-04-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2016224617A (ja) * 2015-05-28 2016-12-28 大日本印刷株式会社 演算装置、演算方法、及び演算処理プログラム
JP2018533312A (ja) * 2015-11-09 2018-11-08 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. ターゲットブロック暗号を計算する暗号デバイス
JP2017129779A (ja) * 2016-01-21 2017-07-27 学校法人東京電機大学 暗号生成装置、データ伝送システム、暗号生成方法及びデータ伝送方法
US10896262B2 (en) 2017-03-17 2021-01-19 Fuji Xerox Co., Ltd. Document management system and management apparatus
WO2019058684A1 (ja) * 2017-09-25 2019-03-28 ソニー株式会社 検証装置、情報処理方法、およびプログラム
CN111095257A (zh) * 2017-09-25 2020-05-01 索尼公司 验证设备、信息处理方法以及程序
JPWO2019058684A1 (ja) * 2017-09-25 2020-10-22 ソニー株式会社 検証装置、情報処理方法、およびプログラム
US11546347B2 (en) 2017-09-25 2023-01-03 Sony Corporation Verification apparatus, information processing method, and program
JP2019124713A (ja) * 2018-01-11 2019-07-25 Necプラットフォームズ株式会社 暗号化装置、復号装置、回線暗号システム、暗号化方法およびプログラム
JPWO2020075396A1 (ja) * 2018-10-10 2021-12-09 株式会社アクセル 推論装置、推論方法及び推論プログラム
JP2020064332A (ja) * 2018-10-15 2020-04-23 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
JP2019207732A (ja) * 2019-08-08 2019-12-05 富士ゼロックス株式会社 ドキュメント管理システム、管理装置及び処理装置

Similar Documents

Publication Publication Date Title
JPH10154976A (ja) タンパーフリー装置
US20200195417A1 (en) Cryptography circuit particularly protected against information-leak observation attacks by the ciphering thereof
Aucsmith Tamper resistant software: An implementation
US8909932B2 (en) Method and apparatus for security over multiple interfaces
US8000467B2 (en) Data parallelized encryption and integrity checking method and device
US9571289B2 (en) Methods and systems for glitch-resistant cryptographic signing
EP2423843A1 (en) Secure field-programmable gate array (FPGA) architecture
CN108475237A (zh) 存储器操作加密
EP1763721A1 (en) Systems and methods for performing secure communications between an authorized computing platform and a hardware component
WO2000057278A1 (en) Information processing device
US8774407B2 (en) System and method for executing encrypted binaries in a cryptographic processor
US7779272B2 (en) Hardware cryptographic engine and encryption method
BR112013012216B1 (pt) proteção contra as escutas passivas
WO2020182455A1 (en) Method for generating a digital signature of an input message
JP4386766B2 (ja) データ処理装置における誤り検出
Ravi et al. Security is an architectural design constraint
CN110740036A (zh) 基于云计算的防攻击数据保密方法
WO2006046484A1 (ja) 認証方法
Mohammad et al. Required policies and properties of the security engine of an SoC
Karri et al. Parity-based concurrent error detection in symmetric block ciphers
WO2022133164A1 (en) Privacy-enhanced computation via sequestered encryption
Wanderley et al. Security fpga analysis
Kocher Public Key Cryptography in Computer and Network Security
Keren et al. IPM-RED: combining higher-order masking with robust error detection
TWI744892B (zh) 電子系統及電子系統的操作方法