JP2015534419A - 耐グリッチ性暗号離散対数ベースの署名のための方法及びシステム - Google Patents
耐グリッチ性暗号離散対数ベースの署名のための方法及びシステム Download PDFInfo
- Publication number
- JP2015534419A JP2015534419A JP2015541984A JP2015541984A JP2015534419A JP 2015534419 A JP2015534419 A JP 2015534419A JP 2015541984 A JP2015541984 A JP 2015541984A JP 2015541984 A JP2015541984 A JP 2015541984A JP 2015534419 A JP2015534419 A JP 2015534419A
- Authority
- JP
- Japan
- Prior art keywords
- nonce
- digital signature
- generated
- generating
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/14—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using a plurality of keys or algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/72—Signcrypting, i.e. digital signing and encrypting simultaneously
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
- H04L9/3252—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures using DSA or related signature schemes, e.g. elliptic based signatures, ElGamal or Schnorr schemes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Storage Device Security (AREA)
Abstract
Description
[029] 図1は、標準的なECDSA(ボックス120の式#1)又はDSA(ボックス120の式#2)を用いてメッセージMの署名を発生させるためのフローチャートである。ある時点で、ステップ132に示すように、メッセージMのハッシュ(H)を発生させる。ハッシュ関数は一般に、用いている署名システムによって選択される。例えばNSAは、Suite BセットにSHA−256及びSHA−384(FIPS180−3に記載されている)を選択している。
[039] 本明細書に開示するのは、デジタル署名を脅かす恐れのあるいくつかのグリッチが発生していないことを判定するための方法及デバイスである。
[065] 図3A−1及び図3A−2は、図3の耐グリッチ暗号署名方法をカウンタ検証プロセスと組み合わせた別の例示的な実施形態を示す。図3A−1において、ステップ301〜360は図3のステップ301〜360と同じである。図3A−2において、カウンタのためにチェック値を演算する試験を実行する。チェックカウンタ値は以下のように演算することができる。
[071] 図3Bは、本明細書に開示する原理の別の実施形態を示す。図3Bに示すプロセスにおいては、ノンスの反転後であるが、いずれかのデジタル署名部分の計算の前に、ノンスの検証を行う。ノンス発生の直後に試験を行うことで、ノンス発生中にグリッチが発生した場合の時間とコンピュータサイクルとの無駄を防ぐことができる。
[077] 図2〜図3は、本明細書に記載した原理の具体的な実施形態を示している。しかしながら、kを発生させるための他の方法も使用可能である。例えば、いくつかの実施形態においては、Paul C. Kocherによる「Leak−Resistant Cryptographic Indexed Key Update」と題する米国特許第6,539,092号に記載されたもの等の鍵ツリー発生プロセスを用いて、ノンスを発生させることができる。
Claims (19)
- グリッチに抵抗する方法で秘密ノンスを伴うデジタル署名を発生させるためのコンピュータにより実施される方法であって、少なくとも1つのプロセッサ及び少なくとも1つのメモリを備えるシステムによって実行される前記方法が、
第1の秘密鍵と前記少なくとも1つのメモリの第1の位置に記憶されたカウンタ値とに基づいて、有効な非ゼロのノンスを発生させることと、
前記カウンタ値を更新し、前記第1のメモリ位置が前記更新したカウンタ値を含むことを確認することと、
前記有効な非ゼロのノンスと第2の秘密鍵とに基づいてデジタル署名を発生させることと、を備え、前記第2の秘密鍵が鍵ペアの私有鍵である、方法。 - 前記有効な非ゼロのノンスの逆数を発生させることと、
前記有効な非ゼロのノンスの前記逆数に基づいてチェックデジタル署名を発生させることと、
前記発生させたデジタル署名を前記チェックデジタル署名と比較することによって、前記デジタル署名がグリッチなしで発生されたか否かを判定することと、
を更に備える、請求項1に記載の方法。 - 前記発生させたデジタル署名が前記チェックデジタル署名と一致すると判定された場合に、前記発生させたデジタル署名を外部のデバイスに送信することを更に備える、請求項2に記載の方法。
- 前記非ゼロのノンスが1度だけ用いられ、反復されない、請求項1に記載の方法。
- 前記有効な非ゼロのノンスを発生させるステップが、差分電力解析(DPA)に対して耐性を有する、請求項1に記載の方法。
- 前記ノンスが可逆暗号動作を用いて発生される、請求項1に記載の方法。
- 前記ノンスが、
前記第1の秘密鍵及び前記カウンタの関数として2つ以上の一時変数を演算することと、
前記2つ以上の一時変数に基づいて前記ノンスを発生させることと、
によって発生される、請求項1に記載の方法。 - 前記2つ以上の一時変数に基づいて前記ノンスを発生させることが、前記2つ以上の一時変数を組み合わせること及びその結果をQを法として還元することを備える、請求項7に記載の方法。
- 前記デジタル署名が第1の部分及び第2の部分を備え、前記チェックデジタル署名を発生させるステップが、前記第1又は第2の部分の少なくとも一方のチェック値を発生させることを備え、前記デジタル署名がグリッチなしで発生されたか否かを判定することが、前記第1又は第2の部分の前記少なくとも一方の前記チェック値を前記デジタル署名の前記発生させた第1又は第2の部分と比較することを備える、請求項2に記載の方法。
- 秘密ノンスを用いるアルゴリズムを用いてデジタル署名を発生させるための耐タンパー性デバイスであって、前記署名が、消費電力量の変動を外部から監視することによる秘密の発見に抵抗する方法で発生され、前記デバイスが、
(a)予測不可能な情報のソースと、
(b)第1の秘密鍵及びカウンタ値を記憶するためのメモリと、
(c)前記デバイスによって生成される外部から監視可能な信号とは非相関の方法で前記デジタル署名を発生させるためのプロセッサであって、
前記第1の秘密鍵及び前記カウンタ値に基づいて有効な非ゼロのノンスを発生させ、
前記カウンタ値を更新し、前記第1のメモリ位置が前記更新したカウンタ値を含むことを確認し、
前記有効な非ゼロのノンス及び第2の秘密鍵に基づいて前記デジタル署名を発生させる、プロセッサと、
(d)前記デジタル署名を外部のデバイスに供給するための出力インタフェースと、
を備える、デバイス。 - 前記プロセッサが更に、
前記有効な非ゼロのノンスの逆数を発生させ、
前記有効な非ゼロのノンスの前記逆数に基づいてチェックデジタル署名を発生させ、
前記発生させたデジタル署名を前記チェックデジタル署名と比較することによって、前記デジタル署名がグリッチなしで発生されたか否かを判定する、
ように構成されている、請求項10に記載のデバイス。 - 前記発生させたデジタル署名が前記チェックデジタル署名と一致すると判定された場合に、前記発生させたデジタル署名を外部のデバイスに送信するための入出力インタフェースを更に備える、請求項11に記載のデバイス。
- 前記非ゼロのノンスが1度だけ用いられ、反復されない、請求項11に記載のデバイス。
- 前記有効な非ゼロのノンスを発生させるステップが、差分電力解析(DPA)に対して耐性を有する、請求項11に記載のデバイス。
- 前記ノンスが可逆暗号動作を用いて発生される、請求項11に記載のデバイス。
- 前記ノンスが、
前記第1の秘密鍵及び前記カウンタの関数として2つ以上の一時変数を演算し、
前記2つ以上の一時変数に基づいて前記ノンスを発生させる、
ことによって発生される、請求項11に記載のデバイス。 - 前記2つ以上の一時変数に基づいて前記ノンスを発生させることが、前記2つ以上の一時変数を組み合わせること及びその結果をQを法として還元することを備える、請求項16に記載のデバイス。
- 前記デジタル署名が第1の部分及び第2の部分を備え、前記チェックデジタル署名を発生させるステップが、前記第1又は第2の部分の少なくとも一方のチェック値を発生させるステップを備え、前記デジタル署名がグリッチなしで発生されたか否かを判定するステップが、前記第1又は第2の部分の前記少なくとも一方の前記チェック値を前記デジタル署名の前記発生させた第1又は第2の部分と比較するステップを備える、請求項11に記載のデバイス。
- 前記デジタル署名が、差分電力解析(DPA)に対して耐性を有する方法で発生される、請求項1から10のいずれか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261725058P | 2012-11-12 | 2012-11-12 | |
US61/725,058 | 2012-11-12 | ||
PCT/US2013/069454 WO2014075000A1 (en) | 2012-11-12 | 2013-11-11 | Methods and systems for glitch-resistant cryptographic discrete-log based signing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015534419A true JP2015534419A (ja) | 2015-11-26 |
JP6366595B2 JP6366595B2 (ja) | 2018-08-01 |
Family
ID=49880926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015541984A Active JP6366595B2 (ja) | 2012-11-12 | 2013-11-11 | 耐グリッチ性暗号離散対数ベースの署名のための方法及びシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US9571289B2 (ja) |
EP (1) | EP2918037A1 (ja) |
JP (1) | JP6366595B2 (ja) |
WO (1) | WO2014075000A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8874477B2 (en) | 2005-10-04 | 2014-10-28 | Steven Mark Hoffberg | Multifactorial optimization system and method |
US9621525B2 (en) * | 2014-06-02 | 2017-04-11 | Qualcomm Incorporated | Semi-deterministic digital signature generation |
TWI712915B (zh) * | 2014-06-12 | 2020-12-11 | 美商密碼研究公司 | 執行一密碼編譯操作之方法,以及電腦可讀非暫時性儲存媒體 |
US10142103B2 (en) * | 2015-12-07 | 2018-11-27 | The Boeing Company | Hardware assisted fast pseudorandom number generation |
CN106326053B (zh) * | 2016-08-25 | 2022-02-01 | 深圳先进技术研究院 | 基于故障注入的芯片安全测试方法及系统 |
US9942039B1 (en) * | 2016-09-16 | 2018-04-10 | ISARA Corporation | Applying modular reductions in cryptographic protocols |
US10320565B2 (en) | 2017-02-28 | 2019-06-11 | Certicom Corp. | Generating an elliptic curve point in an elliptic curve cryptographic system |
US10516541B2 (en) * | 2017-09-13 | 2019-12-24 | Nxp B.V. | Nonce to message binding in digital signature generation |
EP3461053A1 (en) * | 2017-09-20 | 2019-03-27 | Nagravision S.A. | Fault attacks counter-measures for eddsa |
US11308239B2 (en) * | 2018-03-30 | 2022-04-19 | Seagate Technology Llc | Jitter attack protection circuit |
US11075763B2 (en) * | 2019-02-15 | 2021-07-27 | International Business Machines Corporation | Compute digital signature authentication sign with encrypted key instruction |
US11303456B2 (en) | 2019-02-15 | 2022-04-12 | International Business Machines Corporation | Compute digital signature authentication sign instruction |
US11108567B2 (en) | 2019-02-15 | 2021-08-31 | International Business Machines Corporation | Compute digital signature authentication verify instruction |
EP3910872A1 (en) * | 2020-05-15 | 2021-11-17 | Cysec SA | Parallel friendly variant of sphincs+ signature algorithm |
US11018657B1 (en) | 2020-12-28 | 2021-05-25 | Nxp Usa, Inc. | Clock glitch alerting circuit |
CN114844650B (zh) * | 2022-05-24 | 2023-12-01 | 北京宏思电子技术有限责任公司 | 一种设备签名方法及系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10154976A (ja) * | 1996-11-22 | 1998-06-09 | Toshiba Corp | タンパーフリー装置 |
JP2002217898A (ja) * | 2001-01-17 | 2002-08-02 | Toyo Commun Equip Co Ltd | 擬似乱数生成システム |
JP2007325219A (ja) * | 2006-06-05 | 2007-12-13 | Sony Corp | 暗号処理システムおよび暗号処理装置 |
US20090006800A1 (en) * | 2007-06-26 | 2009-01-01 | International Business Machines Corporation | Configurable memory system and method for providing atomic counting operations in a memory device |
JP2009003933A (ja) * | 2007-06-20 | 2009-01-08 | Intel Corp | 不揮発性メモリにおけるデータの耐故障的な暗号化保護、完全性保護、及びアンチリプレイ保護のための方法、システム及び装置 |
WO2011120125A1 (en) * | 2010-03-31 | 2011-10-06 | Irdeto Canada Corporation | System and method for protecting cryptographic assets from a white-box attack |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE325478T1 (de) | 1998-01-02 | 2006-06-15 | Cryptography Res Inc | Leckresistentes kryptographisches verfahren und vorrichtung |
DE69939254D1 (de) * | 1999-06-22 | 2008-09-18 | Hitachi Ltd | Kryptografisches Gerät und Verfahren |
KR100811419B1 (ko) * | 2000-12-07 | 2008-03-07 | 주식회사 케이티 | 공개키 암호화를 이용하는 인증 프로토콜에서의서비스거부공격에 대한 방어 방법 |
US8233619B2 (en) * | 2006-06-07 | 2012-07-31 | Stmicroelectronics S.R.L. | Implementation of AES encryption circuitry with CCM |
US20100098247A1 (en) * | 2008-10-20 | 2010-04-22 | Nokia Corporation | Method, Apparatus And Computer Program Product For Generating An Encryption Key And An Authentication Code Key Utilizing A Generic Key Counter |
US8386800B2 (en) * | 2009-12-04 | 2013-02-26 | Cryptography Research, Inc. | Verifiable, leak-resistant encryption and decryption |
US8819437B2 (en) * | 2010-09-30 | 2014-08-26 | Microsoft Corporation | Cryptographic device that binds an additional authentication factor to multiple identities |
US8644510B2 (en) * | 2011-05-11 | 2014-02-04 | Alcatel Lucent | Discovery of security associations for key management relying on public keys |
-
2013
- 2013-11-11 US US14/441,998 patent/US9571289B2/en active Active
- 2013-11-11 JP JP2015541984A patent/JP6366595B2/ja active Active
- 2013-11-11 WO PCT/US2013/069454 patent/WO2014075000A1/en active Application Filing
- 2013-11-11 EP EP13812218.9A patent/EP2918037A1/en not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10154976A (ja) * | 1996-11-22 | 1998-06-09 | Toshiba Corp | タンパーフリー装置 |
JP2002217898A (ja) * | 2001-01-17 | 2002-08-02 | Toyo Commun Equip Co Ltd | 擬似乱数生成システム |
JP2007325219A (ja) * | 2006-06-05 | 2007-12-13 | Sony Corp | 暗号処理システムおよび暗号処理装置 |
JP2009003933A (ja) * | 2007-06-20 | 2009-01-08 | Intel Corp | 不揮発性メモリにおけるデータの耐故障的な暗号化保護、完全性保護、及びアンチリプレイ保護のための方法、システム及び装置 |
US20090006800A1 (en) * | 2007-06-26 | 2009-01-01 | International Business Machines Corporation | Configurable memory system and method for providing atomic counting operations in a memory device |
WO2011120125A1 (en) * | 2010-03-31 | 2011-10-06 | Irdeto Canada Corporation | System and method for protecting cryptographic assets from a white-box attack |
Non-Patent Citations (2)
Title |
---|
T. PORNIN: "Deterministic Usage of DSA and ECDSA Digital Signature Algorithms", INTERNET ENGINEERING TASK FORCE INTERNET-DRAFT, vol. draft-pornin-deterministic-dsa-01, JPN5015010975, 27 August 2012 (2012-08-27), pages 1 - 79, ISSN: 0003675937 * |
宇根 正志: "デジタル署名生成用秘密鍵の漏洩を巡る問題とその対策", 日本銀行金融研究所ディスカッション・ペーパー・シリーズ(2002年収録分) [ONLINE], vol. No.2002−J−32, JPN6017042192, 27 December 2002 (2002-12-27), JP, pages 7 - 16, ISSN: 0003809302 * |
Also Published As
Publication number | Publication date |
---|---|
JP6366595B2 (ja) | 2018-08-01 |
US9571289B2 (en) | 2017-02-14 |
EP2918037A1 (en) | 2015-09-16 |
US20150288524A1 (en) | 2015-10-08 |
WO2014075000A1 (en) | 2014-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6366595B2 (ja) | 耐グリッチ性暗号離散対数ベースの署名のための方法及びシステム | |
US11797683B2 (en) | Security chip with resistance to external monitoring attacks | |
US8850221B2 (en) | Protection against side channel attacks with an integrity check | |
TWI434565B (zh) | 密鑰保護機制 | |
US20010002486A1 (en) | Leak-resistant cryptographic method and apparatus | |
US20080104402A1 (en) | Countermeasure against fault-based attack on RSA signature verification | |
US20200119918A1 (en) | Elliptic curve point multiplication device and method in a white-box context | |
CN110855667B (zh) | 一种区块链加密方法、装置及系统 | |
JP2011530093A (ja) | 累乗法による暗号化を保護する解決策 | |
JP4386766B2 (ja) | データ処理装置における誤り検出 | |
Fahr | The Effects of Side-Channel Attacks on Post-Quantum Cryptography: Influencing FrodoKEM Key Generation Using the Rowhammer Exploit | |
Chari et al. | Designing a side channel resistant random number generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6366595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |