JP2012203800A - 情報処理装置及び方法、並びにプログラム - Google Patents

情報処理装置及び方法、並びにプログラム Download PDF

Info

Publication number
JP2012203800A
JP2012203800A JP2011069925A JP2011069925A JP2012203800A JP 2012203800 A JP2012203800 A JP 2012203800A JP 2011069925 A JP2011069925 A JP 2011069925A JP 2011069925 A JP2011069925 A JP 2011069925A JP 2012203800 A JP2012203800 A JP 2012203800A
Authority
JP
Japan
Prior art keywords
attack
security
strength
unit
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011069925A
Other languages
English (en)
Other versions
JP2012203800A5 (ja
JP5776927B2 (ja
Inventor
Hideaki Yoshimi
英朗 吉見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011069925A priority Critical patent/JP5776927B2/ja
Priority to US13/419,846 priority patent/US8844037B2/en
Priority to CN201210076593.0A priority patent/CN102737178B/zh
Publication of JP2012203800A publication Critical patent/JP2012203800A/ja
Publication of JP2012203800A5 publication Critical patent/JP2012203800A5/ja
Priority to US14/491,004 priority patent/US9514302B2/en
Application granted granted Critical
Publication of JP5776927B2 publication Critical patent/JP5776927B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

【課題】処理速度の低下を抑制しつつ、セキュリティ対策の強度を上げることができるようにする。
【解決手段】攻撃検出部は、攻撃を検出する。強度調整部は、攻撃が検出される毎に、セキュリティ対策の強度を段階的に上げる。本技術は、非接触ICカードに適用することができる。
【選択図】図５

Description

本技術は、情報処理装置及び方法、並びにプログラムに関し、特に、処理速度を維持したまま、セキュリティレベルを向上させることができる、情報処理装置及び方法、並びにプログラムに関する。
近年、IC(Integrated Circuit)カードに含まれるICチップに対する能動攻撃が脅威となっている。能動攻撃とは、悪意のある第三者が、ICカードにレーザー光を照射させる等して、本来の通常動作とは異なる動作を人為的かつ強制的にICチップに実行させ、秘密情報を入手しようとすることをいう。
このような能動攻撃の代表的な１つとして、DFA(Differential Fault Analysis)攻撃が存在する。DFAとは、悪意のある第三者が、本来の通常動作とは異なる動作を人為的かつ強制的にICチップに実行させ、その結果得られる異常な演算結果と、予め入手しておいた通常動作による正常な演算結果とを比較することによって、秘密情報を入手しようとすることをいう。
このようなDFA等の能動攻撃に対して秘密情報を保護する従来の手法としては、暗号演算等の重要な処理を検算することで、通常動作とは異なる動作（すなわち、能動攻撃による異常動作）を検出する手法が存在する（特許文献１参照）。
特開平１０−１５４９７６号公報
しかしながら、近年では、強いレーザー光を短周期で照射できる装置が製品化されている。このような装置による能動攻撃に対して、従来の手法を適用して秘密情報を守るためには、検算回数やセキュリティチェックをさらに増す等してセキュリティレベルを向上させる必要がある。一方、セキュリティレベルの向上は、ICチップの処理速度の低下を招く。このように、従来の手法を適用すると、セキュリティレベルと、ICチップの処理速度との間にトレードオフの関係が生じてしまい、ICチップの処理速度を維持したまま、セキュリティレベルを向上させることは非常に困難である。
本技術は、このような状況に鑑みてなされたものであり、処理速度を維持したまま、セキュリティレベルを向上させることができるようにしたものである。
本技術の一側面の情報処理装置は、攻撃を検出する攻撃検出部と、前記攻撃検出部により攻撃が検出される毎に、セキュリティ対策の強度を段階的に上げる強度調整部とを備える。
前記強度調整部は、所定の条件が満たされる毎に、前記セキュリティ対策の強度を段階的に下げることができる。
前記強度調整部は、重要処理の検算回数の増加、タイミングジッタの挿入量の増加、ダミー演算の挿入、通常モードに戻るまでの時間の増加、規定処理の成功回数の増加のうち、少なくとも１つを用いて、前記セキュリティ対策の強度を上げることができる。
前記所定の条件は、前記攻撃検出部により攻撃が検出されてから所定時間が経過したという条件とすることができる。
前記所定の条件は、規定処理の実行が成功したという条件とすることができる。
前記攻撃検出部による攻撃の検出後にコンデンサを充電する充放電部と、前記充放電部により放電されつつある前記コンデンサの電荷量と、所定の閾値とを比較する電荷量検出部とをさらに備え、前記所定時間は、電荷量が前記所定の閾値となるまでの前記コンデンサの放電時間とすることができる。
前記強度調整部は、前記セキュリティ対策の強度を上げる対象を、前記攻撃検出部により攻撃が検出された関数とすることができる。
前記強度調整部は、前記セキュリティ対策の強度を上げる対象を、前記攻撃検出部により攻撃が検出された関数が実行されている前記情報処理装置の構成要素が実行するすべての関数とすることができる。
本技術の一側面の情報処理方法及びプログラムは、上述した本技術の一側面の情報処理装置に対応する方法及びプログラムである。
本技術の一側面の情報処理装置及び方法並びにプログラムにおいては、攻撃が検出され、攻撃が検出される毎に、セキュリティ対策の強度が段階的に上げられる。
以上のごとく、本技術によれば、処理速度を維持したまま、セキュリティレベルを向上させることができる。
ICチップの構成例を示すブロック図である 検算回数を段階的に増やす例について説明する図である。 ICカードに搭載された充放電回路の原理について説明する図である。 等価回路のコンデンサＣの充放電時の電荷量のタイミングチャートである。 CPUの機能的構成例を示すブロック図である。 第１のセキュリティ対策強度調整処理が開始される状態を示す図である。 第１のセキュリティ対策強度調整処理の流れを説明するフローチャートである。 第２のセキュリティ対策強度調整処理の流れを説明するフローチャートである。 セキュリティ対策の種類と強度の関係について説明する図である。 第３のセキュリティ対策強度調整処理の流れを説明するフローチャートである。 第４のセキュリティ対策強度調整処理の流れを説明するフローチャートである。 第５のセキュリティ対策強度調整処理の流れを説明するフローチャートである。 関数Ａの攻撃検出処理の流れを説明するフローチャートである。 関数Ｂの攻撃検出処理の流れを説明するフローチャートである。 本技術が適用される情報処理装置のハードウエアの構成例を示すブロック図である。
[本技術の概要]
はじめに、本技術の理解を容易なものとすべく、その概略について説明する。
本技術に属するICカードは、能動攻撃（以下、攻撃と略称する）を検出する毎に、セキュリティレベル（以下、セキュリティ対策の強度とも称する）を段階的に上げる。例えば、セキュリティ対策として暗号演算の検算が採用されているICカードは、攻撃を検出する毎に、検算回数を１回ずつ増やしていく。すると、攻撃者がICカードに対する攻撃を試みる毎に、当該ICカードのセキュリティ対策の強度は加速度的に上がるので、当該ICカードに対する攻撃の成功率は飛躍的に低下していく。
一方、セキュリティ対策の強度を上げたままでは、処理速度が低下して、ユーザビリティが損なわれるおそれがある。したがって、本技術に属するICカードは、ユーザビリティを維持するために、攻撃検出後に所定の条件が満たされると、セキュリティ対策の強度を段階的に下げる。例えば、攻撃検出後に所定時間が経過した場合や、既定処理の実行に成功した場合、当該ICカードは、検算回数を１回ずつ減らしていく。すると、所定の条件が満たされる毎に処理速度はもとの速度に近づくので、ユーザビリティが維持される。
このように、ICカードにつき、セキュリティ対策の強度を段階的に調整することにより、処理速度を維持したまま、セキュリティレベルを向上させることができる。
以下、本技術の４つの実施形態（以下、それぞれ第１実施形態乃至第４実施形態と称する）について、次の順序で説明する。
１．第１実施形態（セキュリティ対策として検算回数を段階的に調整する例）
２．第２実施形態（複数のセキュリティ対策の強度を段階的に調整する例）
３．第３実施形態（セキュリティ対策の強度を段階的に調整する関数を限定する例）
４．第４実施形態（セキュリティ対策の強度を段階的に調整する箇所を限定する例）
＜１．第１実施形態＞
[ICカードの構成例]
図１は、ICカードに含まれるICチップの構成例を示すブロック図である。
ICチップ１１は、センサ２１、RAM（Random Access Memory）２２、EEPROM（Electrically Erasable and Programmable Read Only Memory）２３、ROM（Read Only Memory）２４、暗号エンジン２５、乱数発生器２６、I/O（Input/Output）２７、およびCPU(Central Processing Unit)２８が、内部バス２９により相互に接続されることにより構成される。
センサ２１は、ICチップ１１への供給電圧、クロック周波数、温度や光といった外部条件等を検出し、検出結果が、予め設定された正常な範囲内にあるか否かを監視する。
RAM２２は、CPU２８が各種の処理を実行する上で必要な各種データなどを適宜記憶する。
EEPROM２３、ROM２４は、各種プログラムを記憶する。
暗号エンジン２５は、乱数発生器２６が発生した乱数を用いて、リーダライタ等の他の装置とICカードとの間で送受信されるデータ、EEPROM２３に記憶されたデータ等の各種データをAES(Advanced Encryption Standard)方式で暗号化または復号化する。また、暗号エンジン２５は、暗号化又は復号化に際し、鍵の生成、および相互認証等を行う。
乱数発生器２６は、暗号エンジン２５で用いる乱数を発生させ、内部バス２９を介して暗号エンジン２５に供給する。
I/O２７は、他の装置とデータの送受信を行う。I/O２７は、例えば、リーダライタと電磁波を利用して非接触でデータの送受信を行い、CPU２８から内部バス２９を介して供給されるデータをリーダライタに送信したり、リーダライタからのデータを受信して内部バス２９を介してCPU２８等に供給する。
CPU２８は、EEPROM２３またはROM２４に記録されているプログラムに従って各種の処理を実行する。または、CPU２８は、RAM２２にロードされたプログラムに従って各種の処理を実行する。RAM２２にはまた、CPU２８が各種の処理を実行する上で必要なデータなども適宜記憶される。
図１に示されるICチップ１１は、攻撃を検出する検出手法として、例えば、次の３通りの検出手法を採用することができる。
第１の検出手法は、センサ２１が外部条件等から攻撃を検出する手法である。上述したように、センサ２１は、ICチップ１１への供給電圧、クロック周波数、温度や光などの外部条件等を検出し、その検出結果が、予め設定された正常な範囲内にあるか否かを監視する。そして、センサ２１は、これらの外部条件等の検出値が異常値を示した場合には、ICチップ１１が攻撃を受けたと判断する。
第２の検出手法は、CPU２８が重要な処理の検算結果から攻撃を検出する手法である。CPU２８は、重要な処理に対しては検算を行い、通常の演算結果と検算の演算結果が一致するかを検証する。そして、CPU２８は、通常の演算結果と検算の演算結果が一致しなかった場合には、ICチップ１１が攻撃を受けたと判断する。
第３の検出手法は、CPU２８が関数の戻り値から攻撃を検出する手法である。CPU２８は、予め設定された関数の戻り値が正常であるかを検証する。そして、CPU２８は、戻り値が異常な値を示した場合には、ICチップ１１が攻撃を受けたと判断する。
なお、第１乃至第３の検出手法は、個別に単体で用いてもよいし、任意の種類の任意の個数の検出手法を組み合わせて用いてもよい。さらに、ここでは説明しない別の検出手法を、単体で、又は、第１乃至第３の検出手法を含む他の検出手法のうち、任意の種類の任意の個数の検出手法と組み合せてもよい。要するに、ICチップ１１が攻撃を検出する手法は、ICチップ１１に対する攻撃を検出できる手法であれば足り、１以上の任意の種類の任意の個数の手法を適宜組み合わせて用いることができる。
ICチップ１１は、これらの手法により攻撃を検出した場合、攻撃を検出する毎に重要な処理の検算回数のカウント値を１ずつインクリメントすることによって、攻撃が成功してしまう難易度を上げる。以下、検算回数が増やされる重要な処理として、暗号演算が採用された場合を例に説明する。
[検算回数を段階的に増やす例]
図２は、暗号演算の検算回数を段階的に増やす例について説明する図である。
図２の左側の図に示されるように、セキュリティレベル１の時、すなわち攻撃が検出されていない通常時には、ICチップ１１は、第１暗号演算を実行した後で、その検算を目的として、第１暗号演算と同様の第２暗号演算を実行する。したがって、セキュリティレベル１の場合、検算回数は１回となる。ICチップ１１は、第１暗号演算と第２暗号演算の２つの演算結果を比較する比較処理を実行し、演算結果が一致した場合には攻撃を受けていないと判断し、一致しない場合には攻撃を受けたと判断する。
換言すると、攻撃者にとってすれは、第１暗号演算と第２暗号演算の両方を攻撃して同一エラーを発生させることができれば、比較処理の結果が一致してしまうので、ICチップ１１に攻撃を受けていないと判断させることができる。この場合、ICチップ１１に気付かれないうちに秘密情報が攻撃者に入手されてしまう。しかしながら、１回の攻撃のみで、連続して２回の同一エラーを発生させることは困難であるし、また、１回のエラー結果のみから秘密情報が漏洩してしまうことは非常にまれである。このため、通常、攻撃者は、ICチップ１１に何度も攻撃を検出されながらも、複数回にわたって攻撃を執拗に繰り返すことになる。
そこで、セキュリティレベル１の状態で攻撃が１度検出されると、ICチップ１１は、図１の中央の図に示されるように、セキュリティレベルを２にあげて、暗号演算の検算回数を２回に増やす。すなわち、ICチップ１１は、第１暗号演算を実行した後で、その検算として、第２暗号演算及び第３暗号演算を行う。そして、ICチップ１１は、第１暗号演算乃至第３暗号演算の３つの演算結果を比較する比較処理を実行し、３つの演算結果が全て一致した場合には攻撃を受けていないと判断し、３つの演算結果から選択された２つの演算結果の組み合わせのうち、１つの組み合わせでも一致しない場合には攻撃を受けたと判断する。
換言すると、攻撃者にとっては、ICチップ１１に攻撃を受けていないと判断させるためには、セキュリティレベル１では、連続して同一エラーを発生させる回数は２回必要があったところ、セキュリティレベル２になると、当該回数は３回に増えることになる。このように、セキュリティレベル１からセキュリティレベル２になると、検算回数が２回から３回に増加し、その結果、攻撃の難易度（すなわち、秘密情報の入手に失敗する確率）が高くなる。
さらに、セキュリティレベル２の状態で攻撃が検出されると、ICチップ１１は、図１の右側に示されるように、セキュリティレベルを３にあげて、暗号演算の検算回数を３回に増やす。すなわち、ICチップ１１は、第１暗号演算を実行した後で、その検算として、第２暗号演算乃至第４暗号演算を行う。そして、ICチップ１１は、第１暗号演算乃至第４暗号演算の４つの演算結果を比較する比較処理を実行し、４つの演算結果が全て一致した場合には攻撃を受けていないと判断し、４つの演算結果から選択された２つの演算結果の組み合わせのうち、１つの組み合わせでも一致しない場合には攻撃を受けたと判断する。
換言すると、攻撃者にとっては、ICチップ１１に攻撃を受けていないと判断させるためには、セキュリティレベル２では、連続して同一エラーを発生させる回数は３回必要があったところ、セキュリティレベル３になると、当該回数は４回に増えることになる。このように、セキュリティレベル２からセキュリティレベル３になると、検算回数が３回から４回に増加し、その結果、攻撃の難易度（すなわち、秘密情報の入手に失敗する確率）が高くなる。
このように、攻撃が検出される毎に、セキュリティレベルが上がり、その分だけ検算回数が増加していくので、その結果、攻撃の難易度が向上し、攻撃者が秘密情報を入手できる確率は低下していく。
なお、当然のことながら、セキュリティの上昇毎に増加させる検算回数は１回ずつに限定されず、任意の回数を採用することができる。
一方、検算回数が増加すると、その分だけ、ICチップ１１の処理速度が低下する。したがって、ICチップ１１は、所定の条件が満たされた場合には検算回数を減らすことで、自己の処理速度の低下を抑制する。ここで、所定の条件として、例えば、次の２通りの条件のうち一方または両者の組み合わせを採用することができる。
第１の条件として、攻撃検出から所定時間が経過したことという条件を採用することができる。すなわち、攻撃検出から所定時間、例えば３０分が経過する毎に、第１の条件が満たされたとして検算回数が１回ずつ減らされる。
第２の条件として、既定処理の実行が成功したことという条件を採用することができる。すなわち、規定処理、例えば相互認証処理における相互認証コマンドに従った処理の実行が成功した場合、条件が満たされたとして検算回数が１回減らされる。なお、既定処理としては、相互認証コマンドの実行に限定されず、例えば、検算回数初期化コマンドに従った処理等、その他ICチップ１１が行う各種各様の処理を実行することができる。
このように、第１の条件や第２の条件といったように、所定の条件が満たされた場合に検算回数を減らすことで、ICチップ１１の処理速度の低下を抑制することができる。なお、所定の条件は、上述の第１及び第２の条件に限定されない。
以下、さらに、このような第１の条件と第２の条件のうち、第１の条件の詳細について説明する。
電力が常時供給される装置であれば、当該装置内に搭載されたクロックカウンタに基づいて、所定時間を計時することは容易である。しかしながら、従来のICカードは、リーダライタ等に接近している時にしか電力が供給されないので、所定時間を計測するのは非常に困難であった。
そこで、本実施形態のICチップ１１を搭載したICカードは、内蔵するコンデンサの充放電時間を用いて所定時間を計測することで、第１の条件が採用可能に構成されている。
本実施形態のICカードには、所定時間の計測が可能となるように設計された充放電回路が搭載されている。このような充放電回路を用いた所定時間の計測について図３と図４を用いて説明する。
[所定時間の計測について]
図３は、本実施形態のICカードに搭載された充放電回路の原理について説明する図である。
図３Ａは、リーダライタ等が接近してコンデンサが充電する場合の充放電回路４１の等価回路図である。
充放電回路４１は、コンデンサＣ、及び抵抗Ｒ１，Ｒ２により構成されるＣＲ回路である。即ち、コンデンサＣと抵抗Ｒ２との並列接続のうち、一端が接地され、他端には、入力端が接続される。ICカードがリーダライタ等に接近すると、入力端に電源Ｅｒが接続され、当該入力端と抵抗Ｒ１の一端とが接続された状態、換言すると、入力端と抵抗Ｒ１を介して出力端とを結ぶ仮想スイッチ４２がオン状態になったのと等価な状態になる。この場合、リーダライタ等から供給される電力（等価回路上は電源Ｅｒから供給される電力）は、コンデンサＣの充電に用いられ、その結果、所定の電荷量Ｑの電荷が蓄えられる。
図３Ｂは、リーダライタ等が離間してコンデンサが放電する場合の充放電回路４１の等価回路図である。
リーダライタ等がICカードから離間すると、図３Ｂに示すように、入力端と抵抗Ｒ１を介して出力端とを結ぶ仮想スイッチ４２がオフ状態になったのと等価な状態になる。この場合、コンデンサＣに蓄積された所定の電荷量Ｑの電荷は、出力端側に放電される。
図４は、図３の等価回路のコンデンサＣの充放電時の電荷量のタイミングチャートである。
図４において、縦軸はコンデンサＣの電荷量を示し、横軸は時間を示している。
ICカードがリーダライタ等に接近して、仮想スイッチがオン状態に切り替えられた時刻、即ちコンデンサＣへの充電が開始した時刻が、基準時刻０とされている。
図４に示すように、基準時刻０にコンデンサＣへの充電が開始されると、その後電荷量は即座に上昇し、電荷量Ｑmaxまで到達する。この段階で、ICカードがリーダライタから離間すると、放電が開始され、電荷量は降下していく。
そこで、本実施形態では、放電開始（充電時間は非常に短いので無視すれば時刻０）から電荷量が所定の閾値Ｌよりも小さくなる時刻ｔ１までの時間Ｔｒが、上述した所定時間、例えば３０分となるように、充放電回路４１が設計される。例えば、充放電回路４１はＣＲ回路であるため、コンデンサＣの放電の応答特性は一次遅れとみなすことができ、所定の閾値Ｌを電荷量Ｑmaxの63%の電荷量とすると、当該閾値Ｌに到達するまでの時間Ｔｒが時定数となるため、時間Ｔｒは、コンデンサＣの静電容量と抵抗Ｒ２の抵抗値の積によって容易に求めることができる。換言すると、設計者は、時間Ｔｒが所定時間（例えば３０分）となるように、充放電回路４１のコンデンサＣの静電容量と抵抗Ｒ２の抵抗値とを容易に設計することができる。なお、このような閾値Ｌと所定時間は、例示に過ぎない。
本実施形態のICカードは、このように所定時間を計測可能な充放電回路４１を搭載しているので、攻撃が終了した後の検算回数を減らすための第１の条件を採用することができる。即ち、本実施形態のICカードは、充放電回路４１により攻撃検出から所定時間が計測されると、第１の条件が満たされたとして、検算回数を１回減らす。
[CPUの機能的構成例]
図５は、図１のCPU２８が有する機能のうち、セキュリティ対策の強度を段階的に調整するための各種機能を実現させるための機能的構成例を示すブロック図である。
CPU２８は、電源起動部６１、強度判定部６２、メイン処理部６３、攻撃検出部６４、強度調整部６５、充放電部６６、動作停止部６７、電荷量検出部６８、規定処理部６９、および規定処理監視部７０を有している。
電源起動部６１は、ICカードがリーダライタ等に接近すると、仮想的に電源を起動させ、ICカードがリーダライタ等から離間すると、仮想的に電源を落とす。ここで、仮想的に電源を起動するとは、充放電回路４１を図３Ａに示す等価回路として機能させることを意味する。一方、仮想的に電源を落とすとは、充放電回路４１を図３Ｂに示す等価回路として機能させることを意味する。
強度判定部６２は、現在のICカードに設定されているセキュリティ対策の強度として、検算回数を判定する。
メイン処理部６３は、ICチップ１１が実行すべき処理のコマンドを受信して実行する。
攻撃検出部６４は、ICチップ１１に対する攻撃を検出する。すなわち、攻撃検出部６４は、上述した攻撃を検出する第１乃至第３の検出手法のうちの少なくとも１つの検出手法に従って、ICチップ１１に対する攻撃を検出する。
強度調整部６５は、セキュリティ対策の強度の設定の調整、すなわち、検算回数の増減の調整を行う。
充放電部６６は、図３の充放電回路４１に相当し、電源起動部６１により仮想的に電源が起動されるとコンデンサＣの充電を開始し、電源起動部６１により仮想的に電源が落とされるとコンデンサＣの放電を開始する。
動作停止部６７は、CPU２８の動作、特にメイン処理部６３の動作を停止させる制御を実行する。
電荷量検出部６８は、充放電部６６（すなわち、図３の充放電回路４１）のコンデンサＣの電荷量を検出し、所定の閾値Ｌと比較することによって、検算回数を減らすための第１の条件が満たされたか否かを判定する。すなわち、電荷量検出部６８は、コンデンサの電荷量が所定の閾値Ｌよりも小さくなったことを検出したとき、第１の条件が満たされて所定時間が経過したと判断する。
規定処理部６９は、検算回数を減らすための第２の条件として採用される規定処理を実行する。このような規定処理としては、例えば、相互認証コマンドや検算回数初期化コマンドの実行等の処理を採用することができる。
規定処理監視部７０は、規定処理部６９による規定処理の実行が成功したかを監視する。
次に、検算回数を減らす所定の条件として、第１の条件、すなわち攻撃検出から所定時間の経過が採用された場合のCPU２８が実行する処理（以下、第１のセキュリティ対策強度調整処理と称する）について説明する。
[第１のセキュリティ対策強度調整処理]
図６は、第１のセキュリティ対策強度調整処理が開始される状態を示す図である。
ICチップ１１を含む非接触型のICカード８１は、リーダライタ８２に接近すると、電磁誘導によってリーダライタ８２から電力の供給を受ける。すると、図７に示される第１のセキュリティ対策強度調整処理が開始される。
図７は、第１のセキュリティ対策強度調整処理の流れを説明するフローチャートである。
ステップＳ１１において、電源起動部６１は、リーダライタ８２から供給された電力により仮想的に電源を起動する。
ステップＳ１２において、強度判定部６２は、検算回数が初期値であるかを判定する。なお、検算回数の初期値は、図２を用いて上述したセキュリティレベル１の検算回数である１回が採用されている。
検算回数が初期値の１回でない場合、ステップＳ１２においてＮＯであると判定されて、処理はステップＳ２０に進む。なお、ステップＳ２０以降の処理については後述する。
これに対して、検算回数が初期値の１回である場合、ステップＳ１２においてＹＥＳであると判定されて、処理はステップＳ１３に進む。すなわち、今までに一度も攻撃が検出されていないか、または攻撃が検出された後に、後述するステップＳ２１で検算回数が初期値に戻された後に攻撃が再検出されていない場合、ステップＳ１２においてＹＥＳであると判定されて、処理はステップＳ１３に進む。
ステップＳ１３において、メイン処理部６３は、コマンド待ち受け状態にする。すなわち、メイン処理部６３は、リーダライタ８２からコマンドが送信されるのを待つ。
ステップＳ１４において、メイン処理部６３は、コマンドを受信したかを判定する。
コマンドが受信されない場合、ステップＳ１４においてＮＯであると判定され、処理はステップＳ１３に戻され、それ以降の処理が繰り返される。すなわち、コマンドを受信するまでの間、ステップＳ１３，Ｓ１４のループ処理が繰り返される。
その後、コマンドを受信した場合、ステップＳ１４においてＹＥＳであると判定されて、処理はステップＳ１５に進む。
ステップＳ１５において、メイン処理部６３は、受信したコマンドを実行する。
ステップＳ１６において、攻撃検出部６４は、攻撃を検出したかを判定する。すなわち、攻撃検出部６４は、上述した第１乃至第３の検出手法等により、ICチップ１１に対する攻撃の検出を試みる。
攻撃が検出されていない場合、ステップＳ１６においてＮＯであると判定され、処理はステップＳ１３に戻され、それ以降の処理が繰り返される。すなわち、攻撃を検出するまでの間、ステップＳ１３乃至Ｓ１６のループ処理が繰り返される。
その後、攻撃が検出された場合、ステップＳ１６においてＹＥＳであると判定されて、処理はステップＳ１７に進む。
ステップＳ１７において、強度調整部６５は、検算回数を１回増やす。すなわち、強度調整部６５は、検算回数を初期値の１回から２回に増やし、セキュリティ対策の強度を上げる。
ステップＳ１８において、充放電部６６は、コンデンサを充電する。すなわち、充放電部６６は、攻撃検出からの所定時間の経過を計測するために、コンデンサを充電する
ステップＳ１９において、動作停止部６７は、ＩＣチップ１１の動作を停止する。
これにより、第１のセキュリティ対策強度調整処理は終了する。
一方、ステップＳ１２において検算回数が初期値でない場合、ＮＯであると判定されて、処理はステップＳ２０に進む。すなわち、攻撃が検出されて検算回数が増やされた後に、ICカードがリーダライタ等に接近されると、再度第１のセキュリティ対策強度調整処理が開始するので、このような場合検算回数は初期値の１回ではないと判定され、即ちステップＳ１２においてＮＯであると判定されて、処理はステップＳ２０に進む。
ステップＳ２０において、電荷量検出部６８は、コンデンサの電荷量が閾値Ｌより小さいかを判定する。すなわち、電荷量検出部６８は、攻撃検出から所定時間が経過したかを判定する。
コンデンサの電荷量が閾値Ｌをまだ下回っていない場合、すなわち、前回の攻撃検出から所定時間が経過していない場合、ステップＳ２０においてＮＯであると判定されて、処理はステップＳ１３に進む。すなわち、検算回数は減らされないまま、メイン処理が開始される。
これに対して、コンデンサの電荷量が閾値Ｌを下回っている場合、すなわち、前回の攻撃検出から所定時間が経過している場合、ステップＳ２０においてＹＥＳであると判定されて、処理はステップＳ２１に進む。
ステップＳ２１において、強度調整部６５は、検算回数を１回減らす。例えば、強度調整部６５は、ステップＳ１２の時点で検算回数が３回であった場合には、検算回数を３回から２回に減らす。また例えば、強度調整部６５は、ステップＳ１２の時点で検算回数が２回であった場合には、検算回数を２回から１回に減らす。
ステップＳ２２において、強度判定部６２は、検算回数が初期値に戻っているかを判定する。
検算回数が初期値である１回に戻っている場合、ステップＳ２２においてＹＥＳであると判定されて、処理はステップＳ１３に進む。
これに対して、検算回数が初期値である１回に戻っていない場合、ステップＳ２２においてＮＯであると判定されて、処理はステップＳ２３に進む。例えば、ステップＳ１２の時点で検算回数が３回であった場合には、ステップＳ２１の処理で検算回数が２回になるため、強度判定部６２は、ステップＳ２２で検算回数が初期値に戻っていないと判定する。
ステップＳ２３において、充放電部６６は、コンデンサを充電する。すなわち、充放電部６６は、所定時間の経過の計測をリセットするために、コンデンサを再度充電する。
その後、処理はステップＳ１３に進む。ステップＳ１３乃至ステップＳ１６の処理については繰り返しになるので、その説明を省略する。
ステップＳ１７において、強度調整部６５は、検算回数を増やす。すなわち、ステップＳ２３の処理でコンデンサが充電され、所定時間の経過が計測されている間に攻撃が検出された場合にも、検算回数は増やされる。
ステップＳ１８において、充放電部６６は、コンデンサを充電する。すなわち、充放電部６６は、所定時間の経過が計測されている間に攻撃が検出された場合、再度攻撃検出からの所定時間の経過を計測するために、コンデンサを充電する。
ステップＳ１９において、動作停止部６７は、ＩＣチップ１１の動作を停止する。
これにより、第１のセキュリティ対策強度調整処理は終了する。
なお、ステップＳ１８のコンデンサを充電する処理は、ステップＳ１５のコマンドの実行中に実行されてもよい。これにより、攻撃者によってコンデンサの充電中に電力の供給が停止され、所定時間を待たずに検算回数が初期値に戻されることを回避することができる。
次に、検算回数を減らす所定の条件として、第２の条件、すなわち既定処理の実行が成功したことという条件が採用された場合のCPU２８が実行する処理（以下、第２のセキュリティ対策強度調整処理と称する）について図８を用いて説明する。
[第２のセキュリティ対策強度調整処理]
図８は、第２のセキュリティ対策強度調整処理の流れを説明するフローチャートである。
ICチップ１１を含む非接触型のICカード８１は、リーダライタ８２に接近すると、電磁誘導によってリーダライタ８２から電力の供給を受ける。すると、図８に示される第２のセキュリティ対策強度調整処理が開始される。
ICカード８１がリーダライタ８２に接近すると、第２のセキュリティ対策強度調整処理が開始される。
ステップＳ３１において、電源起動部６１は、リーダライタ８２から供給された電力により仮想的に電源を起動する。
ステップＳ３２において、メイン処理部６３は、コマンド待ち受け状態にする。すなわち、メイン処理部６３は、リーダライタ８２からコマンドが送信されるのを待つ。
ステップＳ３３において、メイン処理部６３は、コマンドを受信したかを判定する。
コマンドが受信されない場合、ステップＳ３３においてＮＯであると判定され、処理はステップＳ３２に戻され、それ以降の処理が繰り返される。すなわち、コマンドを受信するまでの間、ステップＳ３２，Ｓ３３のループ処理が繰り返される。
その後、コマンドを受信した場合、ステップＳ３３においてＹＥＳであると判定されて、処理はステップＳ３４に進む。
ステップＳ３４において、メイン処理部６３は、受信したコマンドが規定処理のコマンドであるかを判定する。
受信したコマンドが規定処理のコマンドではない場合、ステップＳ３４においてＮＯであると判定されて、処理はステップＳ３５に進む。
ステップＳ３５において、メイン処理部６３は、受信したコマンドを実行する。その後、処理はステップＳ３９に進む。なお、ステップＳ３９以降の処理については後述する。
これに対して、ステップＳ３４において、受信したコマンドが規定処理のコマンドである場合、ＹＥＳであると判定されて、処理はステップＳ３６に進む。
ステップＳ３６において、規定処理部６９は、規定処理のコマンドを実行する。
ステップＳ３７において、規定処理監視部７０は、規定処理の実行に成功したかを判定する。
規定処理の実行に成功した場合、ステップＳ３７においてＹＥＳであると判定されて、処理はステップＳ３８に進む。
ステップＳ３８において、強度調整部６５は、検算回数を初期値の１回に戻す。その後、処理はステップＳ３２に戻され、それ以降の処理が繰り返される。すなわち、規定処理の実行に成功しなくなるまでの間、ステップＳ３２乃至Ｓ３８のループ処理が繰り返される。
その後、規定処理の実行に成功しなかった場合、処理はステップＳ３７においてＮＯであると判定されて、処理はステップＳ３９に進む。
ステップＳ３９において、攻撃検出部６４は、攻撃を検出したかを判定する。すなわち、攻撃検出部６４は、上述した第１乃至第３の検出手法等により、ICチップ１１に対する攻撃の検出を試みる。
攻撃が検出されていない場合、ステップＳ３９においてＮＯであると判定されて、処理はステップＳ３２に戻され、それ以降の処理が繰り返される。すなわち、攻撃を検出するまでの間、ステップＳ３２乃至Ｓ３９のループ処理が繰り返される。
その後、攻撃が検出された場合、ステップＳ３９においてＹＥＳであると判定されて、処理はステップＳ４０に進む。
ステップＳ４０において、強度調整部６５は、検算回数を１回増やす。すなわち、強度調整部６５は、検算回数を１回増やし、セキュリティ対策の強度を上げる。
ステップＳ４１において、動作停止部６７は、ＩＣチップ１１の動作を停止する。
これにより、第２のセキュリティ対策強度調整処理は終了する。
以上、説明したように、第１実施形態においては、攻撃が検出される毎に検算回数が増えるので、セキュリティレベルが上がり、攻撃の難易度が向上して攻撃者が秘密情報を入手できる確率は低下していく。また、所定の条件が満たされた場合、検算回数が減るので処理速度を維持することができる。
＜２．第２実施形態＞
第１実施形態においては、セキュリティ対策として重要な処理の検算が採用され、セキュリティ対策の強度を上げる場合、重要な処理の検算回数が増やされた。しかしながら、セキュリティ対策は、重要な処理の検算のみに限定されず、その他のセキュリティ対策を採用することも、また、それらと組み合わせて採用することもできる。これにより、セキュリティ対策が重要な処理の検算のみの場合と比較して、より一段とセキュリティ対策強度が上がる。
[セキュリティ対策の種類と強度]
図９は、セキュリティ対策の種類と強度の関係について説明する図である。
図９に示されるように、セキュリティ対策の種類として、重要な処理の検算、タイミングジッタの挿入、ダミー演算、セキュリティ対策の強度を下げるまでの時間、および規定処理の成功回数を採用することができる。
検算は、ICチップ１１が行う所定の演算と同じ演算を行い、両者の演算結果の比較処理の結果が一致することを確認する。検算回数を増やすことで、比較処理の結果を一致させることを困難にすることができる。したがって、セキュリティ対策の強度を上げる場合、重要な処理の検算回数を増やすことで、比較処理の結果を一致させて気付かれないうちに秘密情報を入手する攻撃を、より困難にすることができる。
タイミングジッタは、イベントタイミングのゆらぎであり、タイミングジッタを挿入することで、処理時間をランダム化することができる。したがって、セキュリティ対策の強度を上げる場合、タイミングジッタの挿入量を増やすことにより、クリティカルポイントを狙った攻撃をより困難にすることができる。
ダミー演算は、ICチップ１１が本来行うべき所定の演算とは異なる演算であり、ランダムに挿入することで、本来行うべき演算のタイミングを推定しにくくすることができる。したがって、セキュリティ対策強度を上げる場合、ダミー演算を挿入することにより、演算が実行される時間を測定して秘密情報を入手する攻撃をより困難にすることができる。
セキュリティ対策の強度を下げるまでの時間は、第１実施形態で、セキュリティ対策の強度を段階的に下げる場合に第１の条件として採用された「所定時間の経過」における所定時間のことである。すなわち、充放電回路４１のコンデンサＣの電荷量が所定の閾値Ｌよりも小さくなるまでの時間が所定時間となるように、静電容量Ｃと抵抗Ｒの抵抗値の積が設計される。セキュリティ対策の強度を下げるまでの時間を長くすることで、より長くセキュリティ対策の強度が高い状態を保つことができる。したがって、セキュリティ対策の強度を上げる場合、セキュリティ対策の強度を下げるまでの時間を長くすることで、攻撃がより困難である時間を長くすることができる。
規定処理の成功回数は、第１実施形態で、セキュリティ対策の強度を段階的に下げる場合に第２の条件として採用された「既定処理の実行の成功」の回数のことである。規定処理の成功回数を増やすことで、セキュリティ対策の強度を下げる条件を厳しくすることができる。したがって、セキュリティ対策の強度を上げる場合、規定処理の成功回数を増やすことで、攻撃がより困難である状態を保つことができる。
以上、説明した複数のセキュリティ対策の強度が、単独または複数組合わされて、攻撃が検出される毎に段階的に調整される。
例えば、図９に示されるように、セキュリティレベル１（すなわち、攻撃が検出されていない通常時）においては、検算回数を１回、タイミングジッタの挿入量を１０％、ダミー演算の挿入は無、セキュリティ対策の強度を下げるまでの時間を１０分、規定処理の成功回数を１回とする。
セキュリティレベル２（すなわち、攻撃の累積検出回数が１回）においては、検算回数を２回、タイミングジッタの挿入量を２０％、ダミー演算の挿入は無、セキュリティ対策の強度を下げるまでの時間を３０分、規定処理の成功回数を２回とする。
セキュリティレベル３（すなわち、攻撃の累積検出回数が２回）においては、検算回数を３回、タイミングジッタの挿入量を３０％、ダミー演算の挿入は有、セキュリティ対策の強度を下げるまでの時間を６０分、規定処理の成功回数を３回とする。
次に、このように複数のセキュリティ対策を組み合わせた場合におけるセキュリティレベルを下げる条件として、第１の条件（すなわち、攻撃検出から所定時間が経過したことという条件）が採用された場合の処理（以下、第３のセキュリティ対策強度調整処理）について図１０を用いて説明する。
そして、このように複数のセキュリティ対策を組み合わせた場合におけるセキュリティレベルを下げる条件として、第２の条件（すなわち、既定処理の実行が成功したことという条件）が採用された場合の処理（以下、第４のセキュリティ対策強度調整処理）について図１１を用いて説明する。
はじめに、セキュリティレベルを下げる条件として、第１の条件、すなわち攻撃検出から所定時間が経過したことという条件が採用された場合の第３のセキュリティ対策強度調整処理について図１０を用いて説明する。
[第３のセキュリティ対策強度調整処理]
図１０は、第３のセキュリティ対策強度調整処理の流れを説明するフローチャートである。
第３のセキュリティ対策強度調整処理の各処理は、図７の第１のセキュリティ対策強度調整処理の各処理と基本的に同様の処理である。したがって、同様の処理の説明は繰り返しになるので省略し、異なる処理についてのみ説明する。
ステップＳ５１において、電源起動部６１は、リーダライタ８２から供給された電力により仮想的に電源を起動する。
ステップＳ５２において、強度判定部６２は、セキュリティレベルが初期値であるかを判定する。なお、セキュリティレベルの初期値は１であるとする。
セキュリティレベルが初期値の１でない場合、ステップＳ５２においてＮＯであると判定されて、処理はステップＳ６０に進む。なお、ステップＳ６０以降の処理については後述する。
これに対して、セキュリティレベルが初期値の１である場合、ステップＳ５２においてＹＥＳであると判定されて、処理はステップＳ５３に進む。
ステップＳ５３において、メイン処理部６３は、コマンド待ち受け状態にする。その後のステップＳ５４乃至Ｓ５６の処理については、図７のステップＳ１４乃至Ｓ１６の処理と同様であり、繰り返しになるのでその説明を省略する。
ステップＳ５６において攻撃検出部６４が攻撃を検出した場合、ステップＳ５７において、強度調整部６５は、セキュリティレベルを１上げる。すなわち、強度調整部６５は、セキュリティレベルを１から２に上げて、検算回数を２回、タイミングジッタの挿入量を２０％、ダミー演算の挿入を無とする。
ステップＳ５８以降の処理は、図７のステップＳ１８以降の処理と同様であり、繰り返しになるのでその説明を省略する。
一方、ステップＳ５２においてセキュリティレベルが初期値の１でない場合、ＮＯであると判定されて、処理はステップＳ６０に進む。すなわち、攻撃が検出されてセキュリティレベルが上げられた後に、ICカード８１がリーダライタ８２等に接近されると、再度第３のセキュリティ対策強度調整処理が開始する。このような場合、セキュリティレベルは初期値の１ではないと判定され、即ちステップＳ５２においてＮＯであると判定されて、処理はステップＳ６０に進む。
ステップ６１において、電荷量検出部６８は、コンデンサの電荷量が閾値Ｌより小さいかを判定する。
コンデンサの電荷量が閾値Ｌをまだ下回っていない場合、ステップＳ６０においてＮＯであると判定されて、処理はステップＳ５３に進む。
これに対して、コンデンサの電荷量が閾値Ｌを下回っている場合、ステップＳ６０においてＹＥＳであると判定されて、処理はステップＳ６０に進む。
ステップＳ６１において、強度調整部６５は、セキュリティレベルを１下げる。例えば、強度調整部６５は、ステップＳ５２の時点でセキュリティレベルが３であった場合には、セキュリティレベルを３から２に下げる。また例えば、強度調整部６５は、ステップＳ５２の時点でセキュリティレベルが２であった場合には、セキュリティレベルを２から１に下げる。
ステップＳ６２において、強度判定部６２は、セキュリティレベルが初期値に戻っているかを判定する。
セキュリティレベルが初期値である１に戻っている場合、ステップＳ６１においてＹＥＳであると判定されて、処理はステップＳ５３に進む。
これに対して、セキュリティレベルが初期値である１に戻っていない場合、ステップＳ６１においてＮＯであると判定されて、処理はステップＳ６２に進む。例えば、ステップＳ５２の時点でセキュリティレベルが３であった場合には、ステップＳ６０の処理でセキュリティレベルが２になるため、強度判定部６２は、ステップＳ６２でセキュリティレベルが初期値に戻っていないと判定する。
ステップＳ６３以降の処理の説明は、繰り返しになるので省略する。
第３のセキュリティ対策強度調整処理は、以上のように実行される。
次に、セキュリティレベルを下げる条件として、第２の条件、すなわち既定処理の実行が成功したことという条件が採用された場合の第４のセキュリティ対策強度調整処理について図１１を用いて説明する。
[第４のセキュリティ対策強度調整処理]
図１１は、第４のセキュリティ対策強度調整処理の流れを説明するフローチャートである。
第４のセキュリティ対策強度調整処理の各処理は、図８の第２のセキュリティ対策強度調整処理の各処理と基本的に同様の処理である。したがって、同様の処理の説明は繰り返しになるので省略し、異なる処理についてのみ説明する。
ステップＳ７１において、電源起動部６１が、リーダライタ８２から供給された電力により仮想的に電源を起動すると、ステップＳ７２において、メイン処理部６３は、コマンド待ち受け状態にする。
その後のステップＳ７２乃至Ｓ７５の処理については、図８のステップＳ３２乃至Ｓ３５の処理と同様であり、繰り返しになるのでその説明を省略する。
ステップＳ７４においてメイン処理部６３が規定処理のコマンドを受信した場合、ステップＳ７６において、規定処理部６９は、規定処理のコマンドを既定の回数実行する。すなわち、セキュリティレベルが２の場合には２回、セキュリティレベルが３の場合には３回、既定の処理を実行する。
ステップＳ７７において、規定処理監視部７０は、規定処理の実行に規定の回数成功したかを判定する。
規定処理の実行に規定の回数成功した場合、ステップＳ７７においてＹＥＳであると判定されて、処理はステップＳ７８に進む。
ステップＳ７８において、強度調整部６５は、セキュリティレベルを初期値の１に戻す。その後、処理はステップＳ７２に戻され、それ以降の処理が繰り返される。すなわち、規定処理の実行に規定の回数成功しなくなるまでの間、ステップＳ７２乃至Ｓ７８のループ処理が繰り返される。
その後、規定処理の実行に規定の回数成功しなかった場合、処理はステップＳ７７においてＮＯであると判定されて、処理はステップＳ７９に進む。
ステップＳ７９において、攻撃検出部６４は、攻撃を検出したかを判定する。すなわち、攻撃検出部６４は、上述した第１乃至第３の検出手法により、ICチップ１１に対する攻撃の検出を試みる。
攻撃が検出されていない場合、ステップＳ７９においてＮＯであると判定されて、処理はステップＳ７２に戻され、それ以降の処理が繰り返される。すなわち、攻撃を検出するまでの間、ステップＳ７２乃至Ｓ７９のループ処理が繰り返される。
その後、攻撃が検出された場合、ステップＳ７９においてＹＥＳであると判定されて、処理はステップＳ８０に進む。
ステップＳ８０において、強度調整部６５は、セキュリティレベルを１上げる。
ステップＳ８１において、動作停止部６７は、ＩＣチップ１１の動作を停止する。
これにより、第４のセキュリティ対策強度調整処理は終了する。
なお、セキュリティ対策は上述の例に限定されず、さらに、その組み合わせも、セキュリティレベルの増減数も上述の例に限定されない。
以上、説明したように、第２実施形態においては、複数のセキュリティ対策を組み合わせて採用することができるので、１つのセキュリティ対策を採用するよりもさらにセキュリティ対策強度が上がる。
＜３．第３実施形態＞
第１及び第２実施形態においては、攻撃が検出される毎、及び所定の条件が満たされる毎にセキュリティ対策強度が段階的に調整された。しかしながら、セキュリティ対策強度の調整は、ICチップ１１が実行する全ての関数に対して行われずに、攻撃が検出された関数のみに行われてもよい。
例えば、暗号化処理を行っている関数Ａと認証処理を行っている関数Ｂがある場合、それぞれの関数に、重要な処理の検算回数を決定するセキュリティレベルパラメータが保持される。そして、攻撃が検出された関数が保持するセキュリティレベルパラメータの値のみが１増やされる。例えば、関数Ａにのみ攻撃が検出された場合、関数Ａが保持するセキュリティレベルパラメータ（Security_Level_A）の値のみが１増やされる。また例えば、関数Ｂにのみ攻撃が検出された場合、関数Ｂが保持するセキュリティレベルパラメータ（Security_Level_B）の値のみが１増やされる。関数Ａと関数Ｂの両方に攻撃が検出された場合には、両方の関数が保持するセキュリティパラメータの値がそれぞれ１増やされる。
これにより、検算回数が増える関数は限定される。したがって、ICチップ１１の処理速度が低下するのを抑制し、ユーザビリティを維持することができる。以下、検算回数が増やされる重要な処理を暗号演算として説明する。
このように、攻撃を検出した関数にのみセキュリティ対策強度の調整を行う場合に、CPU２８が実行する処理（以下、第５のセキュリティ対策強度調整処理と称する）について図１２を用いて説明する。
[第５のセキュリティ対策調整処理]
図１２は、第５のセキュリティ対策強度調整処理の流れを説明するフローチャートである。
なお、ICチップ１１が実行する全ての関数を、関数Ａ，関数Ｂとする。
ICチップ１１を含む非接触型のICカード８１は、リーダライタ８２に接近すると、電磁誘導によってリーダライタ８２から電力の供給を受ける。すると、図１２に示される第５のセキュリティ対策強度調整処理が開始される。
ステップＳ９１において、電源起動部６１は、リーダライタ８２から供給された電力により仮想的に電源を起動する。
ステップＳ９２において、強度判定部６２は、全ての関数のセキュリティレベルパラメータの値が初期値であるかを判定する。すなわち、強度判定部６２は、関数Ａと関数ＢのセキュリティパラメータであるSecurity_Level_AとSecurity_Level_Bの値が両方とも初期値であるかを判定する。なお、セキュリティレベルパラメータの初期値は１とする。
Security_Level_AとSecurity_Level_Bのうちのどちらか一方、または両方の値が初期値の１でない場合、ステップＳ９２においてＮＯであると判定されて、処理はステップＳ１０２に進む。なお、ステップＳ１０２以降の処理については後述する。
これに対して、Security_Level_AとSecurity_Level_Bの両方の値が初期値の１である場合、ステップＳ９２においてＹＥＳであると判定されて、処理はステップＳ９３に進む。すなわち、今までに一度も関数Ａと関数Ｂの両方に攻撃が検出されていないか、または攻撃が検出された関数が、その後、後述するステップＳ１０３でセキュリティレベルパラメータが初期値に戻された後に攻撃が再検出されていない場合、ステップＳ９２においてＹＥＳであると判定されて、処理はステップＳ９３に進む。
ステップＳ９３において、メイン処理部６３は、コマンド待ち受け状態にする。すなわち、メイン処理部６３は、リーダライタ８２から関数Ａと関数Ｂを実行するためのコマンドが送信されるのを待つ。
ステップＳ９４において、メイン処理部６３は、コマンドを受信したかを判定する。
コマンドが受信されない場合、ステップＳ９４においてＮＯであると判定され、処理はステップＳ９３に戻され、それ以降の処理が繰り返される。すなわち、コマンドを受信するまでの間、ステップＳ９３，Ｓ９４のループ処理が繰り返される。
その後、コマンドを受信した場合、ステップＳ９４においてＹＥＳであると判定されて、処理はステップＳ９５に進む。
ステップＳ９５において、メイン処理部６３は、受信したコマンドを実行する。すなわち、メイン処理部６３は、受信したコマンドにより関数Ａと関数Ｂの処理を実行する。
ステップＳ９６において、攻撃検出部６４は、関数Ａの攻撃検出処理を実行する。なお、関数Ａの攻撃検出処理については、図１３を用いて後述する。
ステップＳ９７において、攻撃検出部６４は、関数Ｂの攻撃検出処理を実行する。なお、関数Ｂの攻撃検出処理については、図１４を用いて後述する。
なお、ステップＳ９６とステップＳ９７の処理は並行して行われる。
図１３は、関数Ａの攻撃検出処理の流れを説明するフローチャートである。
ステップＳ１２１において、攻撃検出部６４は、Security_Level_Aの値が１であるかを判定する。
Security_Level_Aの値が１でない場合、ステップＳ１２１においてＮＯであると判定されて、処理はステップＳ１２８に進む。なお、ステップＳ１２８以降の処理については後述する。
Security_Level_Aの値が１である場合、ステップＳ１２１においてＹＥＳであると判定されて、処理はステップＳ１２２に進む。
ステップＳ１２２において、攻撃検出部６４は、第１暗号演算を実行する。
ステップＳ１２３において、攻撃検出部６４は、第２暗号演算を実行する。すなわち、規定処理部６９は、第１暗号演算を実行した後で、その検算を目的として、第１暗号演算と同様の第２暗号演算を実行する。
ステップＳ１２４において、攻撃検出部６４は、比較処理を実行する。すなわち、規定処理監視部７０は、第１暗号演算と第２暗号演算の２つの演算結果を比較する比較処理を実行する。
ステップＳ１２５において、攻撃検出部６４は、全ての演算結果が一致するかを判定する。
全ての演算結果が一致する場合、すなわち第１暗号演算と第２暗号演算の２つの演算結果が一致する場合、ステップＳ１２５においてＹＥＳであると判定されて、処理はステップＳ１２６に進む。すなわち、関数Ａは攻撃を受けていないと判断される。
ステップＳ１２６において、攻撃検出部６４は、正常な戻り値を第５のセキュリティ対策強度調整処理に戻す。
これにより、関数Ａの攻撃検出処理は終了する。すなわち、図１２のステップＳ９６の処理が終了し、処理はステップＳ９７に進む。
これに対して、全ての演算結果が一致しない場合、すなわち第１暗号演算と第２暗号演算の２つの演算結果が一致せず、攻撃を受けたと判断された場合、ステップＳ１２５においてＮＯであると判定されて、処理はステップＳ１２７に進む。
ステップＳ１２７において、攻撃検出部６４は、攻撃検出の戻り値を第５のセキュリティ対策強度調整処理に戻す。
これにより、関数Ａの攻撃検出処理は終了する。すなわち、図１２のステップＳ９６の処理が終了し、処理はステップＳ９７に進む。
一方、ステップＳ１２１において、Security_Level_Aの値が１でない場合、ステップＳ１２１においてＮＯであると判定されて、処理はステップＳ１２８に進む。
ステップＳ１２８において、攻撃検出部６４は、Security_Level_Aの値が２であるかを判定する。
Security_Level_Aの値が２でない場合、ステップＳ１２８においてＮＯであると判定されて、処理はステップＳ１３４に進む。なお、ステップＳ１３４以降の処理については後述する。
Security_Level_Aの値が２である場合、ステップＳ１２８においてＹＥＳであると判定されて、処理はステップＳ１２９に進む。
ステップＳ１２９において、攻撃検出部６４は、第１暗号演算を実行する。
ステップＳ１３０において、攻撃検出部６４は、第２暗号演算を実行する。すなわち、規定処理部６９は、第１暗号演算を実行した後で、その検算を目的として、第１暗号演算と同様の第２暗号演算を実行する。
ステップＳ１３１において、攻撃検出部６４は、第３暗号演算を実行する。すなわち、規定処理部６９は、第１暗号演算と同様の第３暗号演算を実行し再度検算を行う。
ステップＳ１３２において、攻撃検出部６４は、比較処理を実行する。すなわち、規定処理監視部７０は、第１暗号演算乃至第３暗号演算の３つの演算結果を比較する比較処理を実行する。
ステップＳ１３３において、攻撃検出部６４は、全ての演算結果が一致するかを判定する。
全ての演算結果が一致する場合、すなわち第１暗号演算乃至第３暗号演算の３つの演算結果が一致する場合、ステップＳ１３３においてＹＥＳであると判定されて、処理はステップＳ１２６に進む。すなわち、関数Ａは攻撃を受けていないと判断される。
ステップＳ１２６において、攻撃検出部６４は、正常な戻り値を第５のセキュリティ対策強度調整処理に戻す。
これにより、関数Ａの攻撃検出処理は終了する。すなわち、図１２のステップＳ９６の処理が終了し、処理はステップＳ９７に進む。
これに対して、全ての演算結果が一致しない場合、すなわち第１暗号演算乃至第３暗号演算の３つの演算結果が全て一致せず、攻撃を受けたと判断された場合、ステップＳ１３３においてＮＯであると判定されて、処理はステップＳ１２７に進む。
ステップＳ１２７において、攻撃検出部６４は、攻撃検出の戻り値を第５のセキュリティ対策強度調整処理に戻す。
これにより、関数Ａの攻撃検出処理は終了する。すなわち、図１２のステップＳ９６の処理が終了し、処理はステップＳ９７に進む。
一方、ステップＳ１２８において、Security_Level_Aの値が２でない場合、すなわち３以上である場合、ステップＳ１２８においてＮＯであると判定されて、処理はステップＳ１３４に進む。
ステップＳ１３４において、攻撃検出部６４は、第１暗号演算を実行する。
ステップＳ１３５において、攻撃検出部６４は、第２暗号演算を実行する。すなわち、規定処理部６９は、第１暗号演算を実行した後で、その検算を目的として、第１暗号演算と同様の第２暗号演算を実行する。
ステップＳ１３６において、攻撃検出部６４は、第３暗号演算を実行する。すなわち、規定処理部６９は、第１暗号演算と同様の第３暗号演算を実行し再度検算を行う。
ステップＳ１３７において、攻撃検出部６４は、第４暗号演算を実行する。すなわち、規定処理部６９は、第１暗号演算と同様の第４暗号演算を実行し再度検算を行う。
ステップＳ１３８において、攻撃検出部６４は、比較処理を実行する。すなわち、規定処理監視部７０は、第１暗号演算乃至第４暗号演算の４つの演算結果を比較する比較処理を実行する。
ステップＳ１３９において、攻撃検出部６４は、全ての演算結果が一致するかを判定する。
全ての演算結果が一致する場合、すなわち第１暗号演算乃至第４暗号演算の４つの演算結果が全て一致する場合、ステップＳ１３９においてＹＥＳであると判定されて、処理はステップＳ１２６に進む。すなわち、関数Ａは攻撃を受けていないと判断される。
ステップＳ１２６において、攻撃検出部６４は、正常な戻り値を第５のセキュリティ対策強度調整処理に戻す。
これにより、関数Ａの攻撃検出処理は終了する。すなわち、図１２のステップＳ９６の処理が終了し、処理はステップＳ９７に進む。
これに対して、全ての演算結果が一致しない場合、すなわち第１暗号演算乃至第４暗号演算の４つの演算結果が全て一致せず、攻撃を受けたと判断された場合、ステップＳ１３９においてＮＯであると判定されて、処理はステップＳ１２７に進む。
ステップＳ１２７において、攻撃検出部６４は、攻撃検出の戻り値を第５のセキュリティ対策強度調整処理に戻す。
これにより、関数Ａの攻撃検出処理は終了する。すなわち、図１２のステップＳ９６の処理が終了し、処理はステップＳ９７に進む。
ステップＳ９７において、攻撃検出部６４は、関数Ｂの攻撃検出処理を実行する。
図１４は、関数Ｂの攻撃検出処理の流れを説明するフローチャートである。
関数Ｂの攻撃検出処理の各処理は、図１３の関数Ａの攻撃検出処理の各処理と基本的に同様の処理である。図１３の関数Ａの攻撃検出処理においては、関数Ａが保持するセキュリティレベルパラメータ（Security_Level_A）の値に応じて処理が実行された。これに対して、図１４の関数Ｂの攻撃検出処理においては、関数Ｂが保持するセキュリティレベルパラメータ（Security_Level_B）の値に応じて処理が実行される。したがって、関数Ｂの攻撃検出処理の説明は繰り返しになるので省略する。
関数Ｂの攻撃検出処理、すなわち図１２のステップＳ９７の処理が終了すると、処理はステップＳ９８に進む。
ステップＳ９８において、攻撃検出部６４は、関数Ａ、Ｂの両方から正常な戻り値を受け取ったかを判定する。
関数Ａ、Ｂの両方から正常な戻り値を受け取った場合、すなわち、関数Ａ、Ｂの両方の関数が攻撃を受けていないと判断された場合、ステップＳ９８においてＹＥＳであると判定され、処理はステップＳ９３に戻され、それ以降の処理が繰り返される。すなわち、関数Ａ、Ｂの両方から正常な戻り値を受け取らなくなるまでの間、ステップＳ９３乃至Ｓ９８のループ処理が繰り返される。
その後、関数Ａ、Ｂの両方から正常な戻り値を受け取らなくなった場合、すなわち、関数Ａ、Ｂのうちの一方、または両方の関数が攻撃を受けたと判断された場合、ステップＳ９８においてＮＯであると判定されて、処理はステップＳ９９に進む。
ステップＳ９９において、強度調整部６５は、攻撃検出の戻り値を受け取った関数のセキュリティパラメータの値を１増やす。すなわち、強度調整部６５は、関数Ａ、Ｂのうち、攻撃検出の戻り値を受け取った方の関数のセキュリティパラメータの値を１増やす。
ステップＳ１００において、充放電部６６は、コンデンサを充電する。すなわち、充放電部６６は、攻撃検出からの所定時間の経過を計測するために、コンデンサを充電する。
ステップＳ１０１において、動作停止部６７は、ＩＣチップ１１の動作を停止する。
これにより、第５のセキュリティ対策強度調整処理は終了する。
なお、第５のセキュリティ対策強度調整処理の説明では、検算回数を減らす所定の条件として、第１の条件が採用された場合について説明した。しかしながら、検算回数を減らす所定の条件は上述の例に限定されず、例えば、第２の条件が採用されてもよい。
以上、説明したように、第３実施形態においては、セキュリティ対策強度が調整される関数が限定されるので、ICチップ１１の処理速度が低下するのを抑制し、ユーザビリティが損なわれることを抑制することができる。
＜４．第４実施形態＞
第３実施形態においては、攻撃が検出された関数のセキュリティ対策強度のみが調整された。しかしながら、セキュリティ対策強度の調整は、攻撃が検出された関数を実行している、ICチップ１１を構成する構成要素が実行する全ての関数に対して行われてもよい。すなわち、攻撃が検出された関数を実行している、ICチップ１１を構成する構成要素に対してのみセキュリティ対策強度が調整される。ICチップ１１を構成する構成要素とは、図１においてブロックで示されるセンサ２１乃至内部バス２９の各構成要素である。
この場合、ICチップ１１は、全ての関数がどの構成要素で実行されているのかを表すマッピングテーブルを所持する。そして、所定の関数に対する攻撃を検出した場合、マッピングテーブルを参照して、攻撃を検出した所定の関数を実行しているICチップ１１の構成要素を特定する。そして、当該構成要素が実行している全ての関数に対してセキュリティ対策強度の調整を実行する。なお、セキュリティ対策強度の調整の手法は特に限定されず、例えば、第１乃至第３実施形態において用いられた手法を採用することができる。
これにより、第４実施形態においては、セキュリティ対策強度が調整される場所が限定されるので、ICチップ１１の処理速度が低下するのを抑制し、ユーザビリティが維持される。
[本技術のプログラムへの適用]
上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウェアにより実行させることもできる。
この場合、上述した情報処理装置の少なくとも一部として、例えば、図１５に示されるパーソナルコンピュータを採用してもよい。
図１５において、CPU１０１は、ROM１０２に記録されているプログラムに従って各種の処理を実行する。または記憶部１０８からRAM１０３にロードされたプログラムに従って各種の処理を実行する。RAM１０３にはまた、CPU１０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
CPU１０１、ROM１０２、及びRAM１０３は、バス１０４を介して相互に接続されている。このバス１０４にはまた、入出力インタフェース１０５も接続されている。
入出力インタフェース１０５には、キーボード、マウスなどよりなる入力部１０６、ディスプレイなどよりなる出力部１０７が接続されている。また、ハードディスクなどより構成される記憶部１０８、及び、モデム、ターミナルアダプタなどより構成される通信部１０９が接続されている。通信部１０９は、インターネットを含むネットワークを介して他の装置（図示せず）との間で行う通信を制御する。
入出力インタフェース１０５にはまた、必要に応じてドライブ１１０が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどよりなるリムーバブルメディア１１１が適宜装着される。そして、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部１０８にインストールされる。
一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
このようなプログラムを含む記録媒体は、図１５に示されるように、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク（フロッピディスクを含む）、光ディスク（CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む）、光磁気ディスク（MD（Mini-Disk）を含む）、もしくは半導体メモリなどよりなるリムーバブルメディア（パッケージメディア）２１１により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM１０２や、記憶部１０８に含まれるハードディスクなどで構成される。
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、その順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は、以下のような構成もとることができる。
（１）
攻撃を検出する攻撃検出部と、
前記攻撃検出部により攻撃が検出される毎に、セキュリティ対策の強度を段階的に上げる強度調整部と
を備える情報処理装置。
（２）
前記強度調整部は、所定の条件が満たされる毎に、前記セキュリティ対策の強度を段階的に下げる
前記（１）に記載の情報処理装置。
（３）
前記強度調整部は、重要処理の検算回数の増加、タイミングジッタの挿入量の増加、ダミー演算の挿入、通常モードに戻るまでの時間の増加、規定処理の成功回数の増加のうち、少なくとも１つを用いて、前記セキュリティ対策の強度を上げる
前記（１）または（２）に記載の情報処理装置。
（４）
前記所定の条件は、前記攻撃検出部により攻撃が検出されてから所定時間が経過したという条件である
前記（１）、（２）、または（３）に記載の情報処理装置。
（５）
前記所定の条件は、規定処理の実行が成功したという条件である
前記（１）乃至（４）のいずれかに記載の情報処理装置。
（６）
前記攻撃検出部による攻撃の検出後にコンデンサを充電する充放電部と、
前記充放電部により放電されつつある前記コンデンサの電荷量と、所定の閾値とを比較する電荷量検出部と
をさらに備え、
前記所定時間は、電荷量が前記所定の閾値となるまでの前記コンデンサの放電時間である
前記（１）乃至（５）のいずれかに記載の情報処理装置。
（７）
前記強度調整部は、前記セキュリティ対策の強度を上げる対象を、前記攻撃検出部により攻撃が検出された関数とする
前記（１）乃至（６）のいずれかに記載の情報処理装置。
（８）
前記強度調整部は、前記セキュリティ対策の強度を上げる対象を、前記攻撃検出部により攻撃が検出された関数が実行されている前記情報処理装置の構成要素が実行するすべての関数とする
前記（１）乃至（７）のいずれかに記載の情報処理装置。
本技術は、非接触ICカードに適用することができる。
１１ ICチップ， ２１ センサ， ２８ CPU， ４１ 充放電回路， ６１ 電源起動部， ６２ 強度判定部， ６３ メイン処理部， ６４ 攻撃検出部， ６５ 強度調整部， ６６ 充放電部， ６７ 動作停止部， ６８ 電荷量検出部， ６９ 規定処理部， ７０ 規定処理監視部

Claims (10)

  1. 攻撃を検出する攻撃検出部と、
    前記攻撃検出部により攻撃が検出される毎に、セキュリティ対策の強度を段階的に上げる強度調整部と
    を備える情報処理装置。
  2. 前記強度調整部は、所定の条件が満たされる毎に、前記セキュリティ対策の強度を段階的に下げる
    請求項１に記載の情報処理装置。
  3. 前記強度調整部は、重要処理の検算回数の増加、タイミングジッタの挿入量の増加、ダミー演算の挿入、通常モードに戻るまでの時間の増加、規定処理の成功回数の増加のうち、少なくとも１つを用いて、前記セキュリティ対策の強度を上げる
    請求項１に記載の情報処理装置。
  4. 前記所定の条件は、前記攻撃検出部により攻撃が検出されてから所定時間が経過したという条件である
    請求項２に記載の情報処理装置。
  5. 前記所定の条件は、規定処理の実行が成功したという条件である
    請求項２に記載の情報処理装置。
  6. 前記攻撃検出部による攻撃の検出後にコンデンサを充電する充放電部と、
    前記充放電部により放電されつつある前記コンデンサの電荷量と、所定の閾値とを比較する電荷量検出部と
    をさらに備え、
    前記所定時間は、電荷量が前記所定の閾値となるまでの前記コンデンサの放電時間である
    請求項４に記載の情報処理装置。
  7. 前記強度調整部は、前記セキュリティ対策の強度を上げる対象を、前記攻撃検出部により攻撃が検出された関数とする
    請求項３に記載の情報処理装置。
  8. 前記強度調整部は、前記セキュリティ対策の強度を上げる対象を、前記攻撃検出部により攻撃が検出された関数が実行されている前記情報処理装置の構成要素が実行するすべての関数とする
    請求項３に記載の情報処理装置。
  9. 攻撃を検出する攻撃検出ステップと、
    前記攻撃検出ステップの処理により攻撃が検出される毎に、セキュリティ対策の強度を段階的に上げる強度調整ステップと
    を含む情報処理方法。
  10. 攻撃を検出し、
    攻撃が検出される毎に、セキュリティ対策の強度を段階的に上げる
    ステップを含む制御処理をコンピュータに実行させるプログラム。
JP2011069925A 2011-03-28 2011-03-28 情報処理装置及び方法、並びにプログラム Active JP5776927B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011069925A JP5776927B2 (ja) 2011-03-28 2011-03-28 情報処理装置及び方法、並びにプログラム
US13/419,846 US8844037B2 (en) 2011-03-28 2012-03-14 Information processing apparatus and method, and program
CN201210076593.0A CN102737178B (zh) 2011-03-28 2012-03-21 信息处理装置和方法
US14/491,004 US9514302B2 (en) 2011-03-28 2014-09-19 Information processing apparatus and method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011069925A JP5776927B2 (ja) 2011-03-28 2011-03-28 情報処理装置及び方法、並びにプログラム

Publications (3)

Publication Number Publication Date
JP2012203800A true JP2012203800A (ja) 2012-10-22
JP2012203800A5 JP2012203800A5 (ja) 2014-04-17
JP5776927B2 JP5776927B2 (ja) 2015-09-09

Family

ID=46929138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011069925A Active JP5776927B2 (ja) 2011-03-28 2011-03-28 情報処理装置及び方法、並びにプログラム

Country Status (3)

Country Link
US (2) US8844037B2 (ja)
JP (1) JP5776927B2 (ja)
CN (1) CN102737178B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004371A (ja) * 2014-06-16 2016-01-12 大日本印刷株式会社 Ｉｃチップ、異常検知処理方法、及びプログラム
JP2016045864A (ja) * 2014-08-26 2016-04-04 株式会社東芝 Ｉｃモジュール、ｉｃカード、及びｉｃカードの製造方法
JP2016058777A (ja) * 2014-09-05 2016-04-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2018101193A (ja) * 2016-12-19 2018-06-28 株式会社東芝 携帯可能電子装置、及びｉｃカード
JP2020009305A (ja) * 2018-07-11 2020-01-16 凸版印刷株式会社 Ｉｃチップ、ｉｃカード及びプログラム
JP2020013249A (ja) * 2018-07-17 2020-01-23 凸版印刷株式会社 Ｉｃチップ及びｉｃカード

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3010211B1 (fr) * 2013-09-05 2017-01-13 Morpho Procede de mise en place de moyens de securite dans un dispositif electronique a memoire, et dispositif pour la mise en œuvre dudit procede
EP3226168A1 (en) * 2016-03-31 2017-10-04 Nxp B.V. Electronic device and protection method
CN106656984B (zh) * 2016-10-31 2019-10-01 美的智慧家居科技有限公司 局域网内设备的安全操控方法、系统及其设备
CN108256319B (zh) * 2016-12-29 2024-02-06 北京中电华大电子设计有限责任公司 一种延时锁止芯片的方法
WO2018148819A1 (en) * 2017-02-15 2018-08-23 Infosec Global Inc. Cryptographic scheme with fault injection attack countermeasure
EP3663959B1 (en) * 2018-12-06 2021-08-11 Mastercard International Incorporated An integrated circuit, method and computer program
US11321458B2 (en) * 2020-01-28 2022-05-03 Nuvoton Technology Corporation Secure IC with soft security countermeasures
KR102287394B1 (ko) * 2020-12-21 2021-08-06 한국인터넷진흥원 익스플로잇 공격 유형 분류 방법 및 그 장치
CN113569237B (zh) * 2021-07-29 2024-04-02 武汉天喻信息产业股份有限公司 攻击防护方法、装置、设备及可读存储介质
CN114528602B (zh) * 2022-04-22 2022-07-12 广州万协通信息技术有限公司 基于攻击检测行为的安全芯片运行方法及装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154976A (ja) * 1996-11-22 1998-06-09 Toshiba Corp タンパーフリー装置
JP2003085139A (ja) * 2001-09-10 2003-03-20 Mitsubishi Electric Corp 侵入検知管理システム
JP2004343855A (ja) * 2003-05-14 2004-12-02 Taiyo Yuden Co Ltd 電源装置
JP2005522912A (ja) * 2002-04-08 2005-07-28 オベルトゥル カード システムズ ソシエテ アノニム 暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法
US20080102797A1 (en) * 2003-08-12 2008-05-01 3E Technologies, International, Inc. Method and system for wireless intrusion detection, prevention and security management
US7590880B1 (en) * 2004-09-13 2009-09-15 National Semiconductor Corporation Circuitry and method for detecting and protecting against over-clocking attacks
WO2009119049A1 (ja) * 2008-03-25 2009-10-01 パナソニック株式会社 電子端末、制御方法、コンピュータプログラム及び集積回路
JP2009289017A (ja) * 2008-05-29 2009-12-10 Sony Corp 情報処理装置および方法、プログラム並びに記録媒体
JP2010515187A (ja) * 2007-01-05 2010-05-06 プロトン ワールド インターナショナル エヌ．ヴィ． 電子回路のリソースへのアクセス制限

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428687A (en) * 1990-06-08 1995-06-27 James W. Fosgate Control voltage generator multiplier and one-shot for integrated surround sound processor
KR0158616B1 (ko) * 1995-07-10 1999-01-15 김광호 자동 제어 녹음 회로 오동작 방지 회로가 부가된 녹음/재생 제어 신호 발생장치
JP3590702B2 (ja) * 1995-11-16 2004-11-17 富士写真フイルム株式会社 サーマルヘッドの抵抗データ測定方法及び装置並びにこれを備えたサーマルプリンタ
US5898711A (en) * 1997-05-15 1999-04-27 Vlsi Technology, Inc. Single event upset detection and protection in an integrated circuit
GB9724739D0 (en) * 1997-11-25 1998-01-21 Philips Electronics Nv Digital to analogue converter and method of operating the same
KR100284780B1 (ko) * 1998-04-20 2001-03-15 윤종용 위상 동기 루프 회로의 위상 락 검출 회로
US6275942B1 (en) * 1998-05-20 2001-08-14 Network Associates, Inc. System, method and computer program product for automatic response to computer system misuse using active response modules
US7430670B1 (en) * 1999-07-29 2008-09-30 Intertrust Technologies Corp. Software self-defense systems and methods
US6188615B1 (en) * 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
US6671821B1 (en) * 1999-11-22 2003-12-30 Massachusetts Institute Of Technology Byzantine fault tolerance
US6507913B1 (en) * 1999-12-30 2003-01-14 Yeda Research And Development Co. Ltd. Protecting smart cards from power analysis with detachable power supplies
US7281031B1 (en) * 2000-03-22 2007-10-09 Emc Corporation Method and apparatus for providing additional resources for a host computer
US6587970B1 (en) * 2000-03-22 2003-07-01 Emc Corporation Method and apparatus for performing site failover
US7054443B1 (en) * 2000-03-27 2006-05-30 Microsoft Corporation System and method for protecting digital goods using random and automatic code obfuscation
JP2001338302A (ja) * 2000-05-29 2001-12-07 Nikon Corp 監視装置
US6922696B1 (en) * 2000-05-31 2005-07-26 Sri International Lattice-based security classification system and method
DE10061997A1 (de) * 2000-12-13 2002-07-18 Infineon Technologies Ag Kryptographieprozessor
DE10061998A1 (de) * 2000-12-13 2002-07-18 Infineon Technologies Ag Kryptographieprozessor
FR2819070B1 (fr) * 2000-12-28 2003-03-21 St Microelectronics Sa Procede et dispositif de protection conte le piratage de circuits integres
US20020199111A1 (en) * 2001-02-16 2002-12-26 Clark Dereck B. Methods and apparatus for preventing reverse-engineering of integrated circuits
US6462657B1 (en) * 2001-06-14 2002-10-08 Trw Inc. Intrusion detection apparatus having a virtual capacitor
US7801828B2 (en) * 2001-07-06 2010-09-21 Candella George J Method and system for detecting identity theft in non-personal and personal transactions
JP2003296680A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd データ処理装置
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
WO2003102510A2 (en) * 2002-06-04 2003-12-11 Nds Limited Prevention of tampering in electronic devices
GB0221240D0 (en) * 2002-09-13 2002-10-23 Koninkl Philips Electronics Nv Current source for cryptographic processor
FR2844896A1 (fr) * 2002-09-19 2004-03-26 St Microelectronics Sa Alimentation d'un circuit de traitement asynchrone de donnees
US7540028B2 (en) * 2002-10-25 2009-05-26 Intel Corporation Dynamic network security apparatus and methods or network processors
JP3838972B2 (ja) * 2002-12-25 2006-10-25 Ｎｅｃエレクトロニクス株式会社 周波数検出回路及びデータ処理装置
EP1668448A2 (en) * 2003-09-12 2006-06-14 RSA Security Inc. System and method providing disconnected authentication
WO2005029704A1 (en) * 2003-09-17 2005-03-31 The Regents Of The University Of California A dynamic and differential cmos logic with signal-independent power consumption to withstand differential power analysis
US8165297B2 (en) * 2003-11-21 2012-04-24 Finisar Corporation Transceiver with controller for authentication
FI20040085A (fi) * 2004-01-21 2005-07-22 Nokia Corp Menetelmä älykkään kellokontrollerin käyttämiseksi digitaalisten oikeuksien hallinnassa
EP1721231B1 (en) * 2004-02-24 2009-12-23 Nxp B.V. Method and apparatus for protecting an integrated circuit using an intrusion detection by Monte Carlo analysis
WO2005112263A2 (en) * 2004-05-14 2005-11-24 Universite Catholique De Luovain Low swing current mode logic family
EP1612639A1 (en) * 2004-06-30 2006-01-04 ST Incard S.r.l. Method for detecting and reacting against possible attack to security enforcing operation performed by a cryptographic token or card
WO2006031302A2 (en) * 2004-07-29 2006-03-23 Intelli7, Inc. System and method of characterizing and managing electronic traffic
US7430607B2 (en) * 2005-05-25 2008-09-30 Microsoft Corporation Source throttling using CPU stamping
CN1917426B (zh) * 2005-08-17 2010-12-08 国际商业机器公司 端口扫描方法与设备及其检测方法与设备、端口扫描系统
JP2009505266A (ja) * 2005-08-19 2009-02-05 エヌエックスピー ビー ヴィ 不揮発性メモリモジュールを有する回路装置、およびこの不揮発性メモリモジュールに対する攻撃を記録する方法
US7716502B2 (en) * 2005-08-24 2010-05-11 Radu Muresan Current flattening and current sensing methods and devices
ATE466329T1 (de) * 2005-10-28 2010-05-15 Telecom Italia Spa Verfahren zur skalarmultiplikation in gruppen elliptischer kurven über binäre polynomische körper für nebenkanalattacken-beständige kryptosysteme
FR2894757B1 (fr) * 2005-12-13 2008-05-09 Viaccess Sa Procede de controle d'acces a un contenu embrouille
US20070169204A1 (en) * 2006-01-17 2007-07-19 International Business Machines Corporation System and method for dynamic security access
WO2007088796A1 (en) * 2006-01-31 2007-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7975036B2 (en) * 2006-05-11 2011-07-05 The Mitre Corporation Adaptive cross-layer cross-node optimization
WO2008019246A2 (en) * 2006-08-04 2008-02-14 Yeda Research & Development Co. Ltd. Method and apparatus for protecting rfid tags from power analysis
US8806219B2 (en) * 2006-08-23 2014-08-12 Red Hat, Inc. Time-based function back-off
US20080126766A1 (en) * 2006-11-03 2008-05-29 Saurabh Chheda Securing microprocessors against information leakage and physical tampering
US8655939B2 (en) * 2007-01-05 2014-02-18 Digital Doors, Inc. Electromagnetic pulse (EMP) hardened information infrastructure with extractor, cloud dispersal, secure storage, content analysis and classification and method therefor
JP4359622B2 (ja) * 2007-01-22 2009-11-04 富士通株式会社 電子署名プログラム、および電子署名装置
US8151118B2 (en) * 2007-01-29 2012-04-03 Microsoft Corporation Master-slave security devices
US8572735B2 (en) * 2007-03-29 2013-10-29 George Mason Research Foundation, Inc. Attack resistant continuous network service trustworthiness controller
US20090001270A1 (en) * 2007-06-28 2009-01-01 Aleph America RF detector and temperature sensor
WO2009033492A1 (de) * 2007-09-06 2009-03-19 Siemens Entreprise Communications Gmbh & Co. Kg Verfahren und einrichtung zur authentisierung übertragener nutzdaten
JP5310558B2 (ja) * 2007-10-05 2013-10-09 日本電気株式会社 受信装置及びそれを備えた無線通信システム
FR2924555B1 (fr) * 2007-12-04 2009-11-13 Thales Sa Procede permettant de maintenir a jour les tables de routage d'un reseau de dissemination instable
US8412931B2 (en) * 2007-12-27 2013-04-02 Apple Inc. Techniques for credential strength analysis via failed intruder access attempts
DE102008006301B4 (de) * 2008-01-28 2017-06-08 Infineon Technologies Ag Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung
US8422685B2 (en) * 2008-02-26 2013-04-16 King Fahd University Of Petroleum And Minerals Method for elliptic curve scalar multiplication
US20090214023A1 (en) * 2008-02-26 2009-08-27 Al-Somani Turki F Method for elliptic curve scalar multiplication
JP5100463B2 (ja) * 2008-03-18 2012-12-19 キヤノン株式会社 データ処理装置、その制御方法、プログラム
CA2924049C (en) * 2008-04-01 2019-10-29 Nudata Security Inc. Systems and methods for implementing and tracking identification tests
US10895898B2 (en) * 2008-04-16 2021-01-19 Deka Products Limited Partnership Management of remotely controlled devices
CN102077464B (zh) * 2008-07-11 2014-02-26 歌乐株式会社 声学处理装置
US8402448B2 (en) * 2008-09-18 2013-03-19 Infineon Technologies Ag Compiler system and a method of compiling a source code into an encrypted machine language code
US20100077472A1 (en) * 2008-09-23 2010-03-25 Atmel Corporation Secure Communication Interface for Secure Multi-Processor System
JP5326804B2 (ja) * 2008-09-29 2013-10-30 富士電機株式会社 力率改善電源装置、該電源装置に用いられる制御回路および制御方法
US8504680B1 (en) * 2008-12-23 2013-08-06 Symantec Corporation Automatically adjusting polling intervals based on remote administrative activity
US8334707B2 (en) * 2008-12-29 2012-12-18 Infineon Technologies Ag Storage circuit with fault detection and method for operating the same
ITTO20090334A1 (it) * 2009-04-28 2010-10-29 St Microelectronics Srl Dispositivo e metodo di protezione da disturbi per un segnale digitale
JP5387144B2 (ja) * 2009-06-01 2014-01-15 ソニー株式会社 誤動作発生攻撃検出回路および集積回路
KR101418962B1 (ko) * 2009-12-11 2014-07-15 한국전자통신연구원 부채널 공격 방지를 위한 보안 장치 및 방법
FR2953960B1 (fr) * 2009-12-14 2012-01-13 Oberthur Technologies Composant electronique apte a detecter des attaques par apport d'energie
US9756076B2 (en) * 2009-12-17 2017-09-05 American Express Travel Related Services Company, Inc. Dynamically reacting policies and protections for securing mobile financial transactions
JP2011155323A (ja) * 2010-01-25 2011-08-11 Sony Corp 電子透かし生成装置、電子透かし検証装置、電子透かし生成方法及び電子透かし検証方法
JP5446922B2 (ja) * 2010-01-25 2014-03-19 ソニー株式会社 電力管理装置、電子機器及び電子機器登録方法
JP2011154410A (ja) * 2010-01-25 2011-08-11 Sony Corp 解析サーバ及びデータ解析方法
JP5585097B2 (ja) * 2010-01-25 2014-09-10 ソニー株式会社 電力管理装置及び電子機器登録方法
JP2011155711A (ja) * 2010-01-25 2011-08-11 Sony Corp 電力管理装置及びゲームコンテンツ提供方法
US8516596B2 (en) * 2010-01-26 2013-08-20 Raytheon Company Cyber attack analysis
US8949674B2 (en) * 2010-01-28 2015-02-03 Drexel University Detection, diagnosis, and mitigation of software faults
US8424072B2 (en) * 2010-03-09 2013-04-16 Microsoft Corporation Behavior-based security system
US8532826B2 (en) * 2010-03-10 2013-09-10 Dell Product L.P. System and method for controlling temperature in an information handling system
EP2367316B1 (en) * 2010-03-12 2017-07-05 STMicroelectronics (Rousset) SAS Method and circuitry for detecting a fault attack
US20110299678A1 (en) * 2010-06-07 2011-12-08 Alexander Roger Deas Secure means for generating a specific key from unrelated parameters
EP2418803A3 (en) * 2010-08-11 2012-06-20 Gilat Satellite Networks, Ltd. Managed network appliance
US20120124669A1 (en) * 2010-11-12 2012-05-17 International Business Machines Corporation Hindering Side-Channel Attacks in Integrated Circuits
KR101725505B1 (ko) * 2010-12-07 2017-04-11 삼성전자주식회사 해킹 검출 장치, 집적 회로 및 해킹 검출 방법
FR2968806B1 (fr) * 2010-12-14 2013-01-18 Oberthur Technologies Securisation de l'alimentation de moyens de commande d'une carte a microcircuit en cas d'attaque
GB2486698B (en) * 2010-12-23 2014-01-15 Wolfson Microelectronics Plc Charge pump circuit
US8390311B2 (en) * 2011-02-08 2013-03-05 Iucf-Hyu (Industry-University Cooperation Foundation Hanvang University) Apparatus for clocked power logic against power analysis attack
WO2012122994A1 (en) * 2011-03-11 2012-09-20 Kreft Heinz Off-line transfer of electronic tokens between peer-devices
US9055100B2 (en) * 2013-04-06 2015-06-09 Citrix Systems, Inc. Systems and methods for HTTP-Body DoS attack prevention with adaptive timeout

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154976A (ja) * 1996-11-22 1998-06-09 Toshiba Corp タンパーフリー装置
JP2003085139A (ja) * 2001-09-10 2003-03-20 Mitsubishi Electric Corp 侵入検知管理システム
JP2005522912A (ja) * 2002-04-08 2005-07-28 オベルトゥル カード システムズ ソシエテ アノニム 暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法
JP2004343855A (ja) * 2003-05-14 2004-12-02 Taiyo Yuden Co Ltd 電源装置
US20080102797A1 (en) * 2003-08-12 2008-05-01 3E Technologies, International, Inc. Method and system for wireless intrusion detection, prevention and security management
US7590880B1 (en) * 2004-09-13 2009-09-15 National Semiconductor Corporation Circuitry and method for detecting and protecting against over-clocking attacks
JP2010515187A (ja) * 2007-01-05 2010-05-06 プロトン ワールド インターナショナル エヌ．ヴィ． 電子回路のリソースへのアクセス制限
WO2009119049A1 (ja) * 2008-03-25 2009-10-01 パナソニック株式会社 電子端末、制御方法、コンピュータプログラム及び集積回路
JP2009289017A (ja) * 2008-05-29 2009-12-10 Sony Corp 情報処理装置および方法、プログラム並びに記録媒体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004371A (ja) * 2014-06-16 2016-01-12 大日本印刷株式会社 Ｉｃチップ、異常検知処理方法、及びプログラム
JP2016045864A (ja) * 2014-08-26 2016-04-04 株式会社東芝 Ｉｃモジュール、ｉｃカード、及びｉｃカードの製造方法
JP2016058777A (ja) * 2014-09-05 2016-04-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2018101193A (ja) * 2016-12-19 2018-06-28 株式会社東芝 携帯可能電子装置、及びｉｃカード
JP2020009305A (ja) * 2018-07-11 2020-01-16 凸版印刷株式会社 Ｉｃチップ、ｉｃカード及びプログラム
JP2020013249A (ja) * 2018-07-17 2020-01-23 凸版印刷株式会社 Ｉｃチップ及びｉｃカード

Also Published As

Publication number Publication date
CN102737178B (zh) 2017-06-09
US20120255005A1 (en) 2012-10-04
US20150007323A1 (en) 2015-01-01
US9514302B2 (en) 2016-12-06
CN102737178A (zh) 2012-10-17
US8844037B2 (en) 2014-09-23
JP5776927B2 (ja) 2015-09-09

Similar Documents

Publication Publication Date Title
JP5776927B2 (ja) 情報処理装置及び方法、並びにプログラム
US11775958B2 (en) Device security with physically unclonable functions
US10263793B2 (en) Devices with modifiable physically unclonable functions
CN105491054B (zh) 恶意访问的判断方法、拦截方法与装置
US10691807B2 (en) Secure system boot monitor
JP2012203800A5 (ja)
WO2017172318A1 (en) Adaptive systems and procedures for defending a processor against transient fault attacks
WO2019018557A1 (en) DEVICES HAVING PHYSICALLY NON-CLONABLE FUNCTIONS
US20190278945A1 (en) Information processing system, information processing device, and method for controlling information processing device
US11171793B2 (en) Method and system for detecting an attack on a physically unclonable function (PUF)
CN112424783A (zh) 重复边信道攻击对策
CN113253092B (zh) 使用软安全对策的安全集成电路
EP3656085A1 (en) Devices with physically unclonable functions
CN113260995A (zh) 安全时基的频率操纵检测
EP3140775B1 (en) Dynamic change of security configurations
TW201319862A (zh) 嵌入式元件與控制方法
Brahma et al. Optimal auction design with malicious sellers
US11321030B2 (en) Verification of authenticity of replaceable printer components and disable access to a feature based on operation is not performed by host
EP4078425A1 (en) Method for secure executing of a security related process
Rahmati Attacking and Defending Emerging Computer Systems Using The Memory Remanence Effect

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150624

R151 Written notification of patent or utility model registration

Ref document number: 5776927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250