CN113260995A - 安全时基的频率操纵检测 - Google Patents

安全时基的频率操纵检测 Download PDF

Info

Publication number
CN113260995A
CN113260995A CN202080007973.1A CN202080007973A CN113260995A CN 113260995 A CN113260995 A CN 113260995A CN 202080007973 A CN202080007973 A CN 202080007973A CN 113260995 A CN113260995 A CN 113260995A
Authority
CN
China
Prior art keywords
voltage
circuit block
protected circuit
clock signal
electronic system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080007973.1A
Other languages
English (en)
Inventor
S·C·亚纳马达拉
M·Y·M·里恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
ARM Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARM Ltd filed Critical ARM Ltd
Publication of CN113260995A publication Critical patent/CN113260995A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/552—Detecting local intrusion or implementing counter-measures involving long-term monitoring or reporting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
    • G08B21/18—Status alarms
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034—Test or assess a computer or a system

Abstract

本发明提供了一种电子系统，该电子系统可包括：可控地连接到电压源的电荷存储装置；受保护电路块，该受保护电路块可控地连接到电荷存储装置以用于从电荷存储装置接收电压供应，受保护电路块经由操作时钟信号操作；电压检测器，该电压检测器耦接到受保护电路块的电压供应；比较器，该比较器耦接到电压检测器的输出；和对策处理器，该对策处理器被耦接以从比较器的输出接收警示信号。电压供应处的电压与操作时钟的频率相关，并且通过监测电压供应与比较电压之间的差值来检测频率操纵攻击。

Description

安全时基的频率操纵检测
背景技术
电子系统的篡改或黑客攻击可使未授权用户能够访问敏感信息。此类敏感信息的示例可为在加密引擎实施方式诸如AES(高级加密标准)中使用的秘密密钥信息。篡改的示例可包括通过非预期方法(例如，引起系统的非预期行为)访问敏感信息。未授权用户或对手可用来获得此类敏感信息的技术中的一种技术是利用由于在集成电路(IC)中实现设计而存在的漏洞。例如，可能存在使得对手能够执行旁路分析攻击或错误注入攻击的漏洞。
需要以加密或其他方式保护该敏感数据不被对手访问。有时对手可操纵或尝试操纵电子系统的时基以确定敏感操作诸如AES的功能、安全协议的序列或控制位/状态位的读取/写入。操纵时基的尝试通常被称为时钟操纵攻击。在这种类型的攻击中，对手可操纵时基，目的是引起系统的可用于损害系统安全性的非预期行为。
发明内容
本发明提供了安全时基的频率操纵检测。本文描述了一种监测系统以及使用该监测系统的方法，该监测系统可用于电子系统中以监测安全时基并确定时基相对于时基的频率是否已发生篡改。所监测的安全时基可包括但不限于受保护电路块的操作时钟。
本文所述的监测系统可检测操作时钟的频率操纵。监测系统可为电子系统的一部分。电子系统可包括根据充电时钟信号可控地连接到电压源的电荷存储装置、根据充电时钟信号可控地连接到电荷存储装置的受保护电路块、以及监测系统。受保护电路块从电荷存储装置接收电压供应并且经由操作时钟信号操作。监测系统包括耦接到受保护电路块的电压供应的电压检测器和耦接到电压检测器的输出的比较器。监测系统可通过确定从受保护块的电压供应读取的电压是否满足关于阈值量的条件来确定安全时基的频率是否已被篡改。例如，条件可以是在受保护电路块的电压供应处测量的电压是否低于比较电压大于阈值量，其中阈值量是不变化的预设量、可在稍后时间修改的预设量或基于操作的上下文动态修改的量。
一种操作具有频率操纵检测的电子系统的方法可包括：对电子系统的受保护电路块的电荷存储装置(CSD)充电，CSD向受保护电路块提供电压供应；在CSD向受保护电路块提供电压供应的同时，经由操作时钟信号来操作受保护电路块；通过以下方式检测操作时钟信号的频率操纵：经由电压检测器测量提供给受保护电路块的电压供应处的电压；以及确定所测量的电压与比较电压之间的差值是否大于阈值量；其中当差值大于阈值量时，检测到操作时钟信号的频率操纵；以及当检测到对操作时钟信号的频率操纵时，将警示信号输出到对策处理器。
提供本发明内容是为了以简化形式介绍一系列概念，这些概念将在下文的具体实施方式中进一步描述。本发明内容并非旨在识别所要求保护的主题的关键特征或基本特征，也并非旨在用于限制受权利要求书保护的主题的范围。
附图说明
图1示出了可结合频率操纵检测的示例性电子系统。
图2示出了安全电源域电路的示例性实施方式。
图3示出了用于监测到安全电源域电路的受保护电路块的电压供应VSPD的系统的示例性实施方式。
图4A和图4B示出了安全时基的示例性波形及其对电压供应值VSPD的影响。
图5示出了操作具有频率操纵检测的电子系统的方法。
具体实施方式
本发明提供了安全时基的频率调制检测。本文描述了一种监测系统以及使用该监测系统的方法，该监测系统可用于电子系统中以监测安全时基并确定时基相对于安全时基的频率调制是否已发生篡改。
所述监测系统以及使用如本文所述的监测系统的方法可在任何电子系统诸如集成电路(IC)、片上系统(SOC)或包含至少一个安全时基的板级系统中实现。
图1示出了可结合频率操纵检测的示例性电子系统。示例性电子系统100可具有非安全电源域102和安全电源域104，其中电源域表示其域内电路的电源供应机制。即，电子系统100可包括彼此可能相关或可能不相关的多个时基。例如，非安全电源域102操作的时基可包括但不限于系统时钟，诸如Sys Clk 1 106和Sys Clk 2 108。安全电源域104操作的时基可包括但不限于安全电源时基(SPTB)110和加密(Crypto)时钟112，安全电源时基可用于控制电荷分配系统，以提供用于向敏感电路(例如，受保护电路块114)供电的隔离电源。
受保护电路块114的示例可为实施加密操作诸如AES的标准加密单元。安全电源域104可从非安全电源域102导出，独立于非安全电源域102，或与非安全电源域102隔离。受保护电路块114可作为安全电源域104的一部分在一段时间或整个时间内部分地或全部地通电。例如，安全电源域104可包括由保护性电荷存储装置形成的电源以及控制对受保护电路块114的供电的控制开关。在一些情况下，可使用多个电源(例如，形成电容器系统的多个电容器)为安全电源域104供电。电容器系统的输出可成为受保护电路块114的输入。
对手可尝试在时钟操纵攻击期间操纵操作时钟信号。例如，对手可尝试在时钟操纵攻击期间操纵加密时钟112。这样，对手可深入了解受保护电路块的操作特性并获得敏感信息。
图2示出了安全电源域电路的示例性实施方式。具有安全电源域电路200的电子系统可包括安全电源域，该安全电源域利用在充电时钟信号206的控制下可控地连接到电压源204的电荷存储装置202来实现。虽然电荷存储装置202被示出为电容器，但能够保持电荷的其他装置也可用于电荷存储装置202，具体取决于实施方式。电压源204可在电子系统的内部(例如，在安全电源域电路200的内部或在安全电源域电路的外部)或在电子系统的外部。受保护电路块208能够可控地连接到电荷存储装置202，以用于从电荷存储装置202接收电压供应VSPD。受保护电路块208经由操作时钟信号210操作。操作时钟可为安全时基，例如，加密时钟，诸如参照图1的时钟112所述；类似地，充电时钟206可为安全电源时基，诸如参照图1的时基110所述。
电荷存储装置202通过第一开关S1 212(并且在一些情况下是在电荷存储装置202与和第一电压线216之间的开关(未示出))可控地连接到电压源204。当S1 212被充电时钟信号206闭合时，电荷存储装置充电。受保护电路块208通过第二开关S2 214(并且在一些情况下是在电荷存储装置202之间的第一电压线216上和在电荷存储装置202的开关(未示出))可控地连接到电荷存储装置202。当S2 214由充电时钟信号206的反相信号206B(其可例如由反相器218提供)闭合时，受保护电路块208从电荷存储装置202接收电压供应。S1212可由充电时钟信号206控制，使得S1 212在充电时钟信号206的一个边缘(例如，正边缘或负边缘)上打开并且在充电时钟信号206的相对边缘上闭合。S2 214接收充电时钟信号的反相信号206B，使得S2 214在S1 212闭合时打开，并且S2 214在S1 212打开时闭合。受保护电路块208的操作可使得电荷存储装置上的电荷被耗尽。在一些情况下，可提供开关(未示出)以使电荷存储装置202在电荷存储装置202的充电操作之间部分地或完全地放电。例如，此类放电开关可与电荷存储装置202并联提供。
在具有安全电源域电路200的电子系统的设计期间，可在充电时钟信号206与操作时钟信号210之间建立关系。即，这两个时基的频率可被设计成相对于彼此具有特定关系，使得充电时钟信号提供电荷存储装置与电源的充分耦接，以便电荷存储装置在由操作时钟信号210控制的操作期间为受保护块充分供电。因此，如果例如通过加速操作时钟210的频率来操纵操作时钟，则可感觉到相对于充电时钟信号206的效果(并且更具体地讲，由安全电源域中的电荷存储装置提供的电力的充分性)。
作为例示性示例，来自电荷存储装置的电压供应值VSPD与电荷存储装置202已充电的时间以及电荷存储装置202在受保护电路块208工作时耦接到受保护电路块208的时间相关。电荷存储装置202在被受保护电路块208使用之前充电的时间越长，VSPD的值越大，直到电荷存储装置202达到由装置的物理限制所确定的饱和极限。电荷存储装置202充电的时间长度取决于充电时钟信号206的频率。如果充电时钟的频率快于预期，导致S1 212切换过快，则电荷存储装置202无法充电至足以向受保护电路块208供电的水平。因此，存在电压供应在充电之后应当能够供应的预期电压值；并且该预期电压值基于充电时钟信号206与操作时钟信号210之间的上述关系。
在一些情况下，充电时钟信号206与操作时钟信号210之间的关系被定义为不能被修改的预设条件。这使得能够预设预期电压值(例如，参考值)和/或公差(例如，阈值量以仍然指示获得预期电压值)。在一些情况下，充电时钟信号206与操作时钟信号210之间的关系被定义为可在稍后时间点进行修改的预设条件。这导致针对参考值和/或阈值量的可调节预设。在一些情况下，基于电路操作的上下文来动态地确定或自动修改充电时钟信号206与操作时钟信号210之间的关系。这得到基于操作上下文自动调节的参考值和/或阈值量。
当关系被定义为可修改或不可修改的预设条件时，该关系可由电路设计者在设计阶段建立，例如，通过设计者对电荷存储装置202的电容、操作时钟频率210、充电时钟频率206、受保护电路块208的电力需求或这些设计元件的组合的选择。参考值的对应预设值可例如使用具有设定电阻或可编程电阻的分压器来建立(以便潜在地调节参考值)。又如，寄存器可被写入以便存储参考值和/或阈值量的值。
当动态地定义/确定关系时，控制处理器可基于操作上下文来确定或修改关系。用于自动确定关系的操作上下文的示例可包括但不限于：操作模式或功能上下文；来自一个或多个外部或内部传感器诸如电压传感器、温度传感器、光学传感器等的输入；以及时间序列数据，诸如电力变化、命令流或一系列操作。参考值和/或阈值量的对应动态值可由控制处理器提供并存储在寄存器中(或用于调节分压器或用于提供比较/参考值的其他机构)。
时钟操纵攻击可通过将电压供应VSPD与比较电压诸如参考电压VREF进行比较来确定。当充电时钟信号206的频率增加至高于阈值时，电荷存储装置202的充电时间段将不足以支持受保护电路块208的电力需求。因此，非法加速可导致受保护电路块208的输入处出现电力不足条件，并且对电力不足条件的检测可导致实施对策来保护受保护块中的敏感信息。
图3示出了用于监测到安全电源域电路的受保护电路块的电压供应VSPD的系统的示例性实施方式。图3的监测系统300可用于缓解潜在的时钟操纵攻击。监测系统300可耦接到参照图2所述的安全电源域电路200。监测系统300可测量受保护电路块208的特性并将所测量的特性与已知参考特性进行比较。可利用所测量的特性与参考特性之间的差值来识别频率操纵攻击的指示。监测系统可监测的一种类型的特性是到受保护电路块208的电压供应VSPD。
监测系统300可包括耦接到受保护电路块208的电压供应VSPD的电压检测器电路302，以及耦接到电压检测器302的输出以接收VSPD和比较电压诸如参考电压VREF的比较器304。在一些情况下，可耦接对策处理器306以从比较器304的输出接收警示信号。对策处理器306可以是监测系统的一部分或与监测系统分开(使得多个监测系统可耦接到对策处理器)。对策处理器306可在接收到警示信号时发起适当的对策。此类对策的示例可包括但不限于关闭受保护电路块的操作、触发响应诸如复位条件(例如，局部复位或全局复位)和/或暂停目标电路的工作、操作或功能。对策可以是永久性的或临时的。
在一些情况下，一个监测系统300可用于多个电源域电路200；一个或多个比较器将用于将电压值与参考电压或甚至与其他电压供应值进行比较。
检测安全时基的频率操纵的方法可包括测量受保护电路块的电压供应并将所测量的电压供应与比较电压进行比较。
图4A和图4B示出了安全时基的示例性波形及其对电压供应值VSPD的影响。图4A示出了其中未发生篡改的安全时基的示例性波形400以及VSPD的对应电压曲线402。在图4A的示例中，VSPD402的电压曲线在充电周期期间(从上升边缘开始并在下降边缘结束)达到(并可超过)参考值VREF。图4B示出了其中已发生篡改的安全时基的示例性波形404以及VSPD的对应电压曲线406。在图4B的示例中，VSPD406的电压曲线低于参考值VREF的电平，从而导致不足以操作受保护电路块的电量。
图5示出了操作具有频率操纵检测的电子系统的方法。当操作具有诸如参照图3所述的监测系统的电子系统时，可执行过程500。过程500可包括对电荷存储装置(例如，CSD202)充电(502)并将CSD(例如，CSD 202)耦接(504)到受保护电路块(例如，受保护电路块208)。例如，当安全时域电路200接收到充电时钟信号206的一个边缘(正边缘或负边缘，由系统设计者确定)时，电路200可对电荷存储装置202充电，使得S1 212闭合，将CSD 202耦接到电压源204并触发CSD 202开始充电。CSD在脉冲结束时完成充电并且改为耦接到受保护电路块208。在图3所示的示例中，开关S2 214接收反相充电时钟信号206B，并且因此可在稍微延迟之后闭合以允许CSD 202向受保护电路块208提供电压供应(如操作504所提供)。CSD202可继续向受保护的电路块208提供电压供应，只要其剩余有电荷并且开关S2 214保持闭合。
受保护电路块208可在CSD202提供电力的同时根据操作时钟信号开始操作(506)。虽然在过程500中未示出，但CSD可在根据充电时钟信号206(和反相信号206B)的操作中与受保护电路块解耦并再充电(和甚至放电)。监测(508)系统用于操作时钟的频率操纵的操作可在CSD 202向受保护电路块208提供电力并且受保护电路块处于运行中的时间期间执行。监测操作可通过使用电压检测器电路302读取提供给受保护电路块的电压供应的电压值VSPD来执行。可将所测量的电压供应VSPD与参考值VREF进行比较，以确定VSPD与VREF之间的差值是否在阈值量内。可随后基于VSPD的特性例如VSPD的特性是否满足频率修改(FM)条件来检测(510)频率操纵。FM条件可以是所测量的电压与比较电压之间的差值是否大于阈值量，或者所测量的电压是否低于比较电压(例如VREF或另一个电路的VSPD)。如果VSPD满足频率修改(FM)条件，则可输出警示信号(512)。例如，如果差值大于阈值量，则可将警示信号传输到对策处理器以发起如上所述的适当对策。
因此，系统可通过以下方式检测操作时钟信号的频率操纵：经由电压检测器测量提供给受保护电路块的电压供应处的电压；以及确定所测量的电压与比较电压之间的差值是否大于阈值量。这样，当差值大于阈值量时，检测到操作时钟信号的频率操纵。
虽然以特定于结构特征和/或动作的语言描述了本主题，但应当理解，所附权利要求中限定的主题不一定限于上述特定特征或动作。相反，上文所述的特定特征和动作被公开为实现权利要求书的示例，并且其他等同特征和动作旨在落入权利要求书的范围内。

Claims (20)

1.一种操作具有频率操纵检测的电子系统的方法，所述方法包括：
对所述电子系统的受保护电路块的电荷存储装置(CSD)充电，所述CSD向所述受保护电路块提供电压供应；
在所述CSD向所述受保护电路块提供所述电压供应的同时，经由操作时钟信号来操作所述受保护电路块；
通过以下方式检测所述操作时钟信号的频率操纵：
经由电压检测器测量提供给所述受保护电路块的所述电压供应处的电压；以及
确定所测量的电压与比较电压之间的差值是否大于阈值量；
其中当所述差值大于所述阈值量时，检测到所述操作时钟信号的所述频率操纵；以及
当检测到对所述操作时钟信号的所述频率操纵时，将警示信号输出到对策处理器。
2.根据权利要求1所述的方法，其中所述比较电压是参考电压。
3.根据权利要求1所述的方法，其中所述比较电压是从另一个电压供应到由对应的操作时钟信号操作的另一个受保护电路块的测量电压。
4.根据权利要求1至3中任一项所述的方法，其中所述阈值量是预设阈值，或所述比较电压是预设电压值，或所述阈值量和所述比较电压两者各自是预设值。
5.根据权利要求1至3中任一项所述的方法，其中所述阈值量是可调节的预设阈值，其中所述比较电压是可调节的预设电压值，或所述阈值量和所述比较电压两者各自是可调节的预设值。
6.根据权利要求1至3中任一项所述的方法，其中所述阈值量是基于操作上下文自动调节的动态阈值，所述比较电压是基于所述操作上下文自动调节的动态电压值，或所述阈值量和所述比较电压两者各自是基于所述操作上下文自动调节的动态值。
7.根据权利要求6所述的方法，其中所述操作上下文是操作模式。
8.根据权利要求6所述的方法，其中所述操作上下文是来自一个或多个外部或内部传感器的输入。
9.根据权利要求6所述的方法，其中所述操作上下文是来自由电力变化、命令流和一系列操作组成的组的时间序列数据。
10.根据任一前述权利要求所述的方法，还包括在所述对策处理器接收到所述警示信号时发出临时或永久性响应。
11.根据权利要求10所述的方法，其中所述响应包括关闭所述受保护电路块的操作。
12.根据权利要求10所述的方法，其中所述响应包括触发复位条件。
13.根据权利要求10所述的方法，其中所述响应包括暂停所述受保护电路块的操作或功能。
14.一种电子系统，包括：
电荷存储装置，所述电荷存储装置可控地连接到电压源；
受保护电路块，所述受保护电路块可控地连接到所述电荷存储装置以用于从所述电荷存储装置接收电压供应，并且其中所述受保护电路块经由操作时钟信号操作；
电压检测器，所述电压检测器耦接到所述受保护电路块的所述电压供应；
比较器，所述比较器耦接到所述电压检测器的输出；和
对策处理器，所述对策处理器被耦接以从所述比较器的输出接收警示信号。
15.根据权利要求14所述的电子系统，还包括：
第一开关，所述第一开关根据充电时钟信号可控地将所述电荷存储装置连接到所述电压源；和
第二开关，所述第二开关根据所述充电时钟信号的反相信号将所述受保护电路块可控地连接到所述电荷存储装置。
16.根据权利要求14或15所述的电子系统，其中所述比较器接收比较电压，所述比较电压用于与所述电压检测器的所述输出处的测量电压进行比较。
17.根据权利要求16所述的电子系统，其中当所述测量电压与所述比较电压之间的差值大于阈值量时，所述比较器输出所述警示信号。
18.根据权利要求17所述的电子系统，其中所述比较电压是参考电压。
19.根据权利要求17所述的电子系统，其中所述比较电压是从另一个电压供应到由对应的操作时钟信号操作的另一个受保护电路块的测量电压。
20.根据任一前述权利要求所述的电子系统，其中所述对策处理器在接收到所述警示信号时发出临时或永久性响应，其中所述响应包括以下中的至少一者：关闭所述受保护电路块的操作，触发复位条件，或暂停所述受保护电路块的操作或功能。
CN202080007973.1A 2019-01-10 2020-01-07 安全时基的频率操纵检测 Pending CN113260995A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/244,502 2019-01-10
US16/244,502 US11043102B1 (en) 2019-01-10 2019-01-10 Detection of frequency modulation of a secure time base
PCT/GB2020/050024 WO2020144466A1 (en) 2019-01-10 2020-01-07 Detection of frequency manipulation of a secure time base

Publications (1)

Publication Number Publication Date
CN113260995A true CN113260995A (zh) 2021-08-13

Family

ID=69158143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080007973.1A Pending CN113260995A (zh) 2019-01-10 2020-01-07 安全时基的频率操纵检测

Country Status (5)

Country Link
US (1) US11043102B1 (zh)
KR (1) KR20210113289A (zh)
CN (1) CN113260995A (zh)
GB (1) GB2595113B (zh)
WO (1) WO2020144466A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114503377A (zh) * 2019-08-07 2022-05-13 威力登激光雷达美国有限公司 用于安全脉冲激光器操作的装置和方法
US11886621B2 (en) * 2021-03-24 2024-01-30 Silicon Laboratories Inc. Detecting possible security violations in an integrated circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176806B2 (en) * 2005-02-23 2007-02-13 Eaglepicher Energy Products Corporation Physical key to facilitate an inactive mode for a state-of-charge indicator within a battery
FR2905211A1 (fr) * 2006-08-22 2008-02-29 St Microelectronics Sa Procede et dispositif d'adaptation d'impedance de sortie d'un emetteur.
US8248259B2 (en) * 2009-01-16 2012-08-21 O2Micro, Inc Protection circuit with timer
US8872522B2 (en) * 2011-01-28 2014-10-28 Hamilton Sundstrand Corporation Frequency based fault detection
US9046570B2 (en) 2012-08-03 2015-06-02 Freescale Semiconductor, Inc. Method and apparatus for limiting access to an integrated circuit (IC)
KR102096560B1 (ko) * 2012-09-11 2020-04-03 필립스 아이피 벤쳐스 비.브이. 무선 전력 제어
DE102012022053B4 (de) * 2012-10-02 2023-04-13 Balluff Gmbh Schaltungsanordnung zum Betreiben einer Laserdiode
EP3276808B1 (en) * 2016-07-26 2018-12-26 NXP USA, Inc. Accurate non-isolated high voltage dc-dc feedback

Also Published As

Publication number Publication date
GB2595113B (en) 2023-03-08
WO2020144466A1 (en) 2020-07-16
GB2595113A (en) 2021-11-17
US20210165877A1 (en) 2021-06-03
US11043102B1 (en) 2021-06-22
GB202111124D0 (en) 2021-09-15
KR20210113289A (ko) 2021-09-15

Similar Documents

Publication Publication Date Title
CN103198347B (zh) 安全设备防篡改电路
US8598890B2 (en) Method and system for protecting products and technology from integrated circuits which have been subject to tampering, stressing and replacement as well as detecting integrated circuits that have been subject to tampering
EP1239363A2 (en) Random number's seed generating circuit, driver having the same, and SD memory card system
CN104850805B (zh) 一种保护芯片系统敏感信息的装置及方法
CN105891651B (zh) 低功率开路检测系统
JP2002535793A (ja) 集積回路上の機密モジュールの統合
CN113260995A (zh) 安全时基的频率操纵检测
US20200402602A1 (en) Glitch profiling in an integrated circuit
EP3292501B1 (en) Attack detection through signal delay monitoring
JP2005538641A (ja) 暗号プロセッサのための電流源
US20190303624A1 (en) Jitter attack protection circuit
KR20230116011A (ko) 클록 동기화 모니터링에 기반한 전압 글리치 검출 기능의 시스템 온 칩
KR101551817B1 (ko) 메모리 삭제 방법 및 이를 위한 장치
US8781118B1 (en) Digital fingerprints for integrated circuits
EP1435558A1 (en) On-device random number generator
JP2022516950A (ja) 信号のパルス幅改ざんの検出
US11880454B2 (en) On-die voltage-frequency security monitor
Samarin et al. IP core protection using voltage-controlled side-channel receivers
JP2003150451A (ja) 半導体装置およびｉｃカード
Farag et al. Smart employment of circuit redundancy to effectively counter trojans (SECRET) in third-party IP cores
US7952841B2 (en) Device for detecting malfunctions by manipulation of an internal voltage supply
US11336273B1 (en) Protection against attacks on integrated circuits using voltage monitoring
US11879938B2 (en) Method for detecting perturbations in a logic circuit and logic circuit for implementing this method
US20240110954A1 (en) Asynchronous peak hold circuit on an integrated circuit trace to monitor for voltage spikes caused by an electromagnetic pulse
JP2010216998A (ja) テストモード設定回路およびそれを備えた半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination