CN104850805B - 一种保护芯片系统敏感信息的装置及方法 - Google Patents
一种保护芯片系统敏感信息的装置及方法 Download PDFInfo
- Publication number
- CN104850805B CN104850805B CN201510290650.9A CN201510290650A CN104850805B CN 104850805 B CN104850805 B CN 104850805B CN 201510290650 A CN201510290650 A CN 201510290650A CN 104850805 B CN104850805 B CN 104850805B
- Authority
- CN
- China
- Prior art keywords
- self
- chip system
- memory
- detection module
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Storage Device Security (AREA)
Abstract
本发明公开了一种保护芯片系统敏感信息的装置及方法,所述装置包括时钟输入模块,检测模块、或门电路、信号置位器、开关、泄电电阻、备用电源和存储器,由存储器存储敏感信息,检测模块对芯片系统的温度、电压、频率、光强度以及有无物理形变进行定时完整性检测,来保证芯片系统的安全运行。当芯片系统受到攻击时,检测到芯片系统发生异常时,或门电路生成高电平信号,信号置位器接收到该高电平信号后,控制存储器的电源输入端与备用电源相断开连接,并将该存储器的电源输入端与泄电电阻的一端相连接,使存储器与地之间形成一个泄电通路,进而达到对存储器中的敏感数据快速清除的目的,使得敏感信息因快速清除而不被攻击者窃取。
Description
技术领域
本发明涉及芯片设计技术领域,特别涉及一种保护芯片系统敏感信息的装置及其方法。
背景技术
SoC(System on Chip,芯片系统)是指在单一的芯片上集成了必要的全部或部分电子电路的电子器件,通常SoC中可以集成中央处理器,总线单元等数字逻辑电路,时钟晶振等模拟模块,电源系统,还集成了各种存储器,例如,ROM(Read-Only Memory,只读存储器)、RAM(Random Access Memory,随机存取存储器)、FLASH(可编程存储器)、EPROME(Electrically Erasable Programmable Read-Only Memory,电可擦可编程存储器)等,此外,在芯片中会存储一些敏感信息,如密钥、芯片ID等,芯片攻击者会通过各种手段尝试获取这些敏感信息,并利用这些信息进行非法操作。
传统芯片对敏感信息及数据的防护方法,是将敏感信息加密存储在芯片的FLASH或EPROME中。在芯片写入敏感信息时,将明文通过加密加扰电路,向存储器中写入密文数据。但是此方法的问题是,芯片对于敏感信息的保护仅限于对数据的加密加扰,且对敏感数据的保护仅限于芯片工作期间,即当芯片掉电后存储器中的信息将不受保护。
攻击者在芯片掉电时,会试图获取芯片上的敏感信息,为保证敏感信息不被窃取,需对芯片中的敏感信息进行清除。一般传统方式是采用全片擦除或者全片写入全0的方式。但此方式在片擦或者写入数据的操作时间过长,使攻击者将获得更长的攻击时间以得到更大的可能性窃取敏感数据,并且一般的进行全片擦除操作或者写入操作需要额外的电路保证电路工作正确,增加了芯片系统的复杂度。
发明内容
本发明实施例中提供了一种保护芯片系统敏感信息的装置及方法,以解决现有技术中片擦或者写入数据的操作时间过长,使攻击者获取更长的时间对敏感信息进行攻击的问题。
为了解决上述技术问题,本发明实施例公开了如下技术方案:
一种保护芯片系统敏感信息的装置,包括时钟输入模块,检测模块、或门电路、信号置位器、开关、泄电电阻、备用电源和存储器,其中,
所述时钟输入模块与所述检测模块相连接,用于定时启动所述检测模块检测所述芯片系统;
所述检测模块的电源端与所述备用电源相连接,另一端与所述或门电路的输入端相连接,用于检测所述芯片系统的运行情况;
所述或门电路的输出端与所述信号置位器的输入端相连接,所述信号置位器的输出端控制所述开关;
所述泄电电阻的一端接地;
所述芯片系统正常工作时所述或门电路输出低电平信号,所述低电平信号通过所述信号置位器,所述信号置位器控制所述开关,将所述存储器的电源输入端与所述备用电源相连接;
当所述检测模块检测到所述芯片系统发生异常时,所述或门电路输出高电平信号,所述高电平信号经过所述信号置位器,所述信号置位器控制所述开关,将存储器的电源输入端与所述备用电源断开连接,并将所述存储器的电源输入端与所述泄电电阻的另一端相连接。
优选的,所述检测模块包括温度传感器;
所述温度传感器的电源端与所述检测模块的电源端相连接,输出端与所述或门电路的第一输入端相连接,用于检测所述芯片系统的温度值;
当所述温度传感器检测的温度值位于预设温度阈值之外时,确定检测到所述芯片系统发生异常。
优选的,所述检测模块包括电压传感器,所述电压传感器的电源端与所述检测模块的电源端相连接,输出端与所述或门电路的第二输入端相连接,用于检测与所述检测模块的电源端相连接的所述备用电源的电压值;
当所述电压传感器检测的电压值位于第一预设电压阈值之外时,确定检测到所述芯片系统发生异常。
优选的,所述检测模块包括自毁管脚模块;
所述自毁管脚模块还包括上拉电阻、自毁管脚和下拉电阻,其中,
所述自毁管脚的第一端通过所述下拉电阻接地,所述自毁管脚的第二端与所述上拉电阻的一端相连接,所述上拉电阻的另一端与参考电压端相连接;所述自毁管脚的第二端与所述或门电路的第三输入端相连接;
所述自毁管脚的第二端的电压值为所述自毁管脚模块的电压值,当检测所述自毁管脚模块的电压值位于第二预设电压阈值之外时,确定检测到所述芯片系统发生异常。
优选的,所述检测模块包括频率检测器;
所述频率检测器的电源端与所述检测模块的电源端相连接,输入端与所述时钟输入模块相连接,输出端与所述或门电路的第四输入端相连接,用于检测所述时钟输入模块的频率;
当所述频率检测器检测的频率值位于预设频率阈值之外时,确定检测到所述芯片系统发生异常。
优选的,所述检测模块包括光传感器,所述光传感器的电源输入端与所述检测模块的电源端相连接,输出端与或门电路第五输入端相连接,用于检测芯片系统的光强度值;
当所述光传感器检测的光强度值在预设光强度阈值之外时,确定检测到所述芯片系统发生异常。
优选的,所述存储器包括隔离单元,用于当所述存储器的电源输入端与所述泄电电阻的另一端相连接时,隔离所述存储器的输出端,使所述存储器的输出端和与所述存储器的输出端相连接的电路相断开。
一种保护芯片系统敏感信息的方法,所述敏感信息存储在芯片系统的存储器上,所述方法包括:
检测模块检测所述芯片系统的工作情况;
判断所述芯片系统的工作情况是否发生异常;
当所述检测模块检测到所述芯片系统发生异常时,或门电路输出高电平信号;
所述高电平信号经过信号置位器,所述信号置位器控制开关,将存储器的电源输入端与所述备用电源断开连接,并将所述存储器的电源输入端与所述泄电电阻的另一端相连接。
优选的,所述检测模块检测所述芯片系统的工作情况包括:
获取所述检测模块中的温度传感器检测的温度值、电压传感器检测的备用电源的电压值、自毁管脚模块的电压值、频率检测器检测的频率值、光传感器检测的光强度值。
优选的,所述判断所述芯片系统的工作情况是否发生异常,包括,
判断所述温度值是否位于预设温度阈值之外,或所述备用电源电压值是否位于第一预设电压阈值之外,或所述自毁管脚模块的电压值是否位于第二预设电压阈值之外,或所述频率值是否位于预设频率阈值之外,或所述光强度值是否位于预设光强度阈值之外;
当所述温度值位于预设温度阈值之外,或所述备用电源电压值位于第一预设电压阈值之外,或所述自毁管脚模块的电压值位于第二预设电压阈值之外,或所述频率值位于预设频率阈值之外,或所述光强度值位于预设光强度阈值之外时,确定所述芯片系统发生异常。
本公开的实施例提供的技术方案可以包括以下有益效果:
本公开实施例提供的一种保护芯片系统敏感信息的装置及方法,由存储器存储敏感信息,芯片上设置检测模块,通过对芯片系统的温度、电压、频率、光强度以及有无物理形变进行定时完整性检测,来保证芯片系统的安全运行。当芯片系统受到攻击时,检测到芯片系统发生异常时,或门电路生成高电平信号,信号置位器接收到该高电平信号后,控制存储器的电源输入端与备用电源相断开连接,并将该存储器的电源输入端与泄电电阻的一端相连接,由于该泄电电阻的另一端接地,因此能使存储器与地之间形成一个泄电通路,加快对存储器泄电,进而达到对存储器中的敏感数据快速清除的目的,使得敏感信息因快速清除而不被攻击者窃取。
此外,当存储器的电源端与一端接地的泄电电阻相连接时,组成的泄电电路结构简单,并能通过对存储器的泄电达到快速清除敏感信息的目的,避免了由于全片擦除操作或写入操作需要增加额外电路而增加芯片系统的复杂度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明根据实施例提供的一种保护芯片系统敏感信息装置的结构示意图;
图2为本发明根据实施例提供的另一种保护芯片系统敏感信息装置的结构示意图;
图3为本发明根据实施例提供的一种保护芯片系统敏感信息装置的自毁管脚模块的结构示意图;
图4为本发明根据实施例提供的一种芯片系统的信号置位器的示意图;
图5为本发明根据实施例提供的一种保护芯片系统敏感信息的方法流程图。
具体实施方式
本发明如下实施例提供了一种保护芯片系统敏感信息的装置及方法,可以快速清除敏感信息进而有效地保护存储器上的敏感信息。
为了使本技术领域的人员更好地理解本发明实施例中的技术方案,并使本发明实施例的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明实施例中技术方案作进一步详细的说明。
如图1所示,为实施例提供的一种保护芯片系统敏感信息的装置的结构示意图,该装置包括时钟输入模块10,检测模块20、或门电路30、信号置位器40、开关K、泄电电阻R1、备用电源50和存储器60。
时钟输入模块10与检测模块20相连接,用于定时启动检测模块20,使检测模块20以对芯片系统的安全性进行检测。
进一步地,时钟输入模块10通过在其内部设置的晶振或晶体定时振动,输出时钟信号,时钟输入模块10输出的不同占比的高低电平信号,可根据不同的应用环境而确定。例如,在本实施例中预先设定时钟输入模块10输出高低电平占比为1:1000,当高电平的宽度为10微秒时,低电平的宽度为10,000微秒,表示检测模块20每10,000微秒,即10毫秒,工作一次,工作的时长为10微秒。时钟输入模块10定时将输出的时钟信号发送给检测模块20,启动检测模块20对芯片系统进行安全性检测。
时钟输入模块10可由芯片系统上的电源供电或者由电池供电,由于时钟输入模块10按预先设定的启动频率工作,并输出时钟信号,通过时钟输入模块10实现每隔一个时间间隔对检测模块启动一次,相比与一直持续启动检测模块的时钟输入模块来说,这种每隔一个时间间隔启动的方式更节约电能,进而增加了检测芯片系统的持久性。此外,由于时钟输入模块10前后启动的时间间隔较短,例如10毫秒启动一次,因此不影响对芯片系统的检测。
检测模块20的电源端与备用电源50相连接,另一端与或门电路30的输入端相连接,检测模块20还与时钟输入模块10相连接,时钟输入模块定时启动检测模块20,使检测模块对芯片系统的安全工作情况进行检测。
或门电路30的输出端与信号置位器40的输入端相连接,该信号置位器40的输出端与开关K的控制端相连接。
该装置中泄电电阻为R1,如图2所示该泄电电阻R1的一端接地。
开关K上设置有一个活动端和两个固定端,其中该活动端与存储器60的电源输入端相连接,第一固定端与备用电源50相连接,第二固定端与泄电电阻R1的另一端相连接。在开关K中,控制端可以控制活动端分别与任意一个固定端相连接,其中,当该活动端与第一固定端相连接,此时备用电源50向存储器60供电,当该活动端与第二固定端相连接,此时存储器60通过泄电电阻R1与地连接,即对存储器60进行泄电。
当芯片系统正常工作时,默认或门电路30输出低电平信号,该低电平信号通过信号置位器40,信号置位器40控制开关K的活动端与第一固定端相连接,即将该存储器60的电源输入端与备用电源50相连接。该备用电源50向存储器60供电,使存储器60能够正常工作。
当检测模块20检测到芯片系统发生异常时,或门电路30输出高电平信号,该高电平信号经过信号置位器40,信号置位器40接收该高电平信号,信号置位器40控制所述开关K的活动端与第二固定端相连接,即将存储器60的电源输入端与备用电源50断开连接,并且将该存储器60的电源输入端通过泄电电阻R1接地。
本实施例提供的一种保护芯片系统敏感信息的装置,由存储器预先存储敏感信息,时钟输入模块定时启动检测模块对芯片系统进行检测,当芯片受到攻击时,或门电路输出高电平信号,信号置位器接收到该高电平信号后,控制存储器的电源输入端与备用电源相断开连接,并将该存储器的电源输入端与泄电电阻的一端相连接,由于该泄电电阻的另一端接地,因此能使存储器与地之间形成一个泄电通路,泄电电阻对存储器泄电起保护作用,并且该泄电电路能加快对存储器泄电,进而达到对存储器中的敏感数据快速清除的目的,使得敏感信息因快速清除而不被攻击者窃取。
此外,当存储器的电源端与一端接地的泄电电阻相连接时,组成的泄电电路结构简单,并能通过对存储器的泄电达到快速清除敏感信息的目的,避免了由于全片擦除操作或写入操作需要增加额外电路而增加芯片系统的复杂度。
如图2所示,在上述实施例中,检测模块20包括温度传感器201,该温度传感器201的电源端与检测模块20的电源端相连接,检测模块20的电源端与备用电源50相连接,使备用电源50为温度传感器201供电。温度传感器201的输出端与或门电路30的第一输入端d1相连接,用于检测芯片系统的温度值,并对获取的温度值进行判断,当温度传感器201检测的芯片系统的温度值位于预设温度阈值之外时,确定检测到芯片系统发生异常状况,上述预设温度阈值可根据芯片系统工作情况自行确定。
检测模块20还包括电压传感器202,该电压传感器202的电源端与检测模块20的电源端相连接,备用电源50为电压传感器202供电。电压传感器202的输出端与或门电路30的第二输入端d2相连接,用于检测芯片系统的备用电源50的电压值,并对获取的电压值进行判断,当电压传感器202检测的电压值位于第一预设电压阈值V1之外时,确定检测到芯片系统发生异常状况。上述第一预设电压阈值V1可根据芯片系统工作情况自行确定。
检测模块20还包括自毁管脚模块203,该自毁管脚模块203包括上拉电阻R_pu、自毁管脚和下拉电阻R_pd,其中,自毁管脚的第一端c1通过下拉电阻R_pd连接接地,自毁管脚的第二端c2与上拉电阻R_pu的一端相连接,并且自毁管脚的第二端c2与或门电路30的第三输入端d3相连接上拉电阻R_pu的另一端与参考电压端相连接,并且上拉电阻R_pu的阻值远大于下拉电阻R_pd,一般地,上拉电阻R_pu的阻值可大于10K欧姆,在自毁管脚模块203中上拉电阻和下拉电阻串联分压,c1端的电平为芯片系统可识别的电平。
设上述自毁管脚的第二端c2的电压值为自毁管脚模块203的电压值,当检测该自毁管脚模块203的电压值位于第二预设第二电压阈值V2之外时,确定检测到该芯片系统发生异常,由于自毁管脚通过导线细丝与下拉电阻R_pd相连接。易发生断裂或者形变,因此,可以通过检测自毁管脚模块203第二端的电压值来判断自毁管脚与下拉电阻R_pd的连接情况,进而判断芯片系统是否发生物理形变。
如图3所示,在另一个实施例中,在自毁管脚模块203中,自毁管脚的一端c1与上拉电阻R_pu的一端相连接,上拉电阻R_pu的另一端与参考电源端相连接,自毁管脚的另一端c2与下拉电阻R_pd相连接,该下拉电阻R_pd的另一端接地,c2端还与反门电路的一端相连接,反门电路的另一端与或门电路30的第三输入端d3相连接,反门电路起到将电平信号反向的作用,在图3所示的实施例中,该反门电路使低电平信号经过变换为高电平信号。
当自毁管脚与上拉电阻R_pu由于芯片系统发生物理形变而断开连接时,即c1断开时,c2端输出低电平信号,通过反门电路使c2端输出高电平信号,再将该高电平作为或门电路30的一个输入端,以使或门电路30输出高电平信号,该高电平信号使信号置位器40通过开关K控制存储器60的电源端与备用电源50相断开,并与一端接地的泄电电阻R1相连接。
此外,当需要对芯片系统多个方面的物理形变情况进行检测时,可以设置多个自毁管脚模块,每个自毁管脚模块包含自毁管脚、上拉电阻和下拉电阻,并且,每个自毁管脚与下拉电阻、上拉电阻的连接情况与上述自毁管脚模块的连接情况相同。通过多个自毁管脚模块分布在芯片系统的多个位置,以对芯片系统的多个部位是否发生形变进行检测,进一步增强了芯片系统的安全性。
如图2所示,检测模块20还包括频率检测器204,该频率传感器204的电源端与检测模块20的电源端相连接,备用电源50为频率检测器204供电,该频率检测器204的一输入端与时钟输入模块10相连接,输出端与或门电路30的第四输入端d4相连接,该频率检测器204用于定时检测时钟输入模块10的时钟频率。当频率检测器204检测的时钟输入模块10的频率值位于预设频率阈值之外时,确定检测到芯片系统发生异常状况。
检测模块20还包括光传感器205,该光传感器205的电源输入端与检测模块20的电源端相连接,光传感器205的输出端与或门电路30第五输入端d5相连接,用于检测芯片系统的光强度值,当光传感器205检测的光强度值在预设光强度阈值之外时,确定检测到芯片系统发生异常状况。
当芯片系统受到攻击时,会反映在芯片系统的多个方面,例如芯片的电源电压发生异常,芯片温度变化,或者芯片系统发生物理形变,时钟输入模块的频率或者由于芯片系统遭受开盖而亮度增强等,都会对芯片系统的正常工作造成影响,因此,本申请在芯片系统上设置检查模块,通过对芯片系统的温度、电压、频率、光强度以及有无物理形变进行定时完整性检测,来保证芯片系统的安全运行。此外,在上述实施例中,检测模块还可以根据需要设置其它检测器对芯片系统进行检测。
在本实施里的另一方面,存储器60包括隔离单元,当检测模块20检测到芯片系统受到攻击时,如图2所示,或门电路30输出高电平信号V0,该高电平信号V0一方面通过信号置位器40输出Ram_clr信号,使存储器60的电源输入端与开关K端断开,并将该存储器60的电源输入端与泄电电阻R1的一端相连接,如图2所示,另一方面,该高电平信号V0通过信号置位器40输出Ram_clr信号,该输出的Ram_clr信号触发存储器的隔离单元,使存储器的输出端Ram_dout和与存储器的输出端Ram_dout相连接的电路相隔离,防止攻击者在对芯片系统攻击时破坏与存储器的输出端Ram_dout相连接的其它电路,进而保证芯片系统其它电路工作的安全性。
在正常状况下,检测模块20输出低电平信号,该低电平信号使通过或门电路30输出,再经过信号置位器,信号置位器输出的Ram_clr信号控制开关K使存储器60的电源输入端与备用电源50相连接,备用电源50为存储器60供电,使存储器60正常工作。
当温度传感器检测的温度值位于预设温度阈值之外,或者,电压传感器检测的电压值位于第一预设电压阈值之外,或者,在自毁管脚模块的电压值位于第二预设电压阈值V2之外时,表示自毁管脚与下拉电阻R_pd之间断开,导致自毁管脚模块的电压值增大,又由于自毁管脚可以是由导线细丝组成,容易因芯片受到形变、开壳或篡改等攻击行为而发生断裂,如图2中自毁管脚模块中的虚线部分将断开,或者,频率检测器检测的时钟输入模块的频率值在预设频率范围之外时,或者,光传感器检测到光强度值位于预设光强度阈值之外时,确定检测到芯片系统发生异常,即芯片系统受到攻击,使或门电路输出高电平信号。信号置位器接收到该高电平信号后,控制存储器的电源输入端与备用电源相断开连接,并将该存储器的电源输入端与泄电电阻的一端相连接,由于该泄电电阻的另一端接地,因此能使存储器与地之间形成一个泄电通路,加快对存储器泄电,进而达到对存储器中的敏感数据快速清除的目的,使得敏感信息因快速清除而不被攻击者窃取。
其中,泄电电阻R1有限流保护的作用,防止存储器直接接地。
在上述实施例中,信号置位器40为寄存器,信号置位器40可以用时钟实现,可以不用时钟实现,如用一寄存器实现输出Ram_clr信号,可将输出的Ram_clr信号连接到该寄存器的复位reset或置位set端,寄存器时钟端接系统时钟、带异步复位端的DQ触发器的D端接系统总线控制信号,如图4所示,DQ触发器具有异步复位/置位功能,时钟上升沿Q端锁存D端的数值,当检测到异常时寄存器通过复位reset或set置位,如果芯片系统需要清除该标志位则通过时钟和D端清除。达到异步复位,同步清除的效果,即可实现无时钟置位的效果。
此外,该寄存器还能够存储攻击记录,当某段时间内芯片系统出现异常情况,例如检测的温度、电压等值大于预设阈值时,或门电路的输出端高电平信号,信号置位器输出Ram_clr高电平信号,该高电平信号控制存储器的电源端与泄电电阻相连接;存储器中的数据由于与泄电电阻相连接而被无效,同时Ram_clr信号触发存储器内的隔离单元与芯片系统其它电路相隔离,保护芯片系统其它电路正常工作,并且记录此异常攻击行为。当攻击结束后,芯片系统工作环境恢复正常,或门电路输出端低电平信号,而信号置位器仍输出高电平信号,当备用电源或芯片主电源重新上电后,可通过查询记录得知该芯片是否受到攻击、存储器中的敏感数据是否有效的信息,并且可以通过控制时钟和DQ触发器的D端将Ram_clr信号清零,使存储器的电源端Vdd_ram与备用电源相连接。
此外,存储器为静态随机存取存储器SRAM(Static Random Access Memory)或寄存器组。
在另一个实施例中,芯片系统采用主电源VCC(Volt Current Condenser)供电,包含有存储器的芯片敏感数据保护区采用备用电源供电。芯片系统的两个电源间通过控制信号进行控制,并采用第一隔离单元ISO(Isolation)进行隔离,防止主电源与备用电源之间的漏电。
当芯片系统主体掉电后,存储器中的信息将不受保护,此时信号置位器控制备用电源与存储器的电源输入端Vdd_ram相连接,防止存储器中的敏感信息因为芯片掉电不受保护,并且低功耗,仅由一颗电池或芯片上的电压供电即可,不需要外部额外电路进行供电,就能对芯片的敏感信息进行实时保护,降低了芯片系统的成本及其复杂度。
如图5所示,为本发明一种保护芯片系统敏感信息的方法的一个实施例流程图:
敏感信息存储在存储器上,具体方法如下:
步骤101:检测模块检测芯片系统的工作情况;
步骤102:判断该芯片系统的工作情况是否发生异常;
步骤103:当检测模块检测到芯片系统发生异常时,或门电路输出高电平信号;
步骤104:该高电平信号经过信号置位器,信号置位器控制开关,将存储器的电源输入端与备用电源断开连接,并将存储器的电源输入端与泄电电阻的另一端相连接。
在步骤103中检测模块检测所述芯片系统的工作情况还包括:
获取所述检测模块中的温度传感器检测的温度值、电压传感器检测的备用电源的电压值、自毁管脚模块的电压值,频率检测器检测的频率值、光传感器检测的光强度值。
在步骤103中具体判断过程包括:
判断上述温度值是否位于预设温度阈值之外,或备用电源电压值是否位于第一预设电压阈值之外,或自毁管脚模块的电压值是否位于第二预设电压阈值之外,或频率值是否位于预设频率阈值之外,或光强度值是否位于预设光强度阈值之外;
当该温度值位于预设温度阈值之外,或备用电源电压值位于第一预设电压阈值之外,或自毁管脚模块的电压值位于第二预设电压阈值之外,或频率值位于预设频率阈值之外,或光强度值位于预设光强度阈值之外时,确定所述芯片系统发生异常。
在正常状态下,信号置位器控制存储器与备用电源相连接,并且信号置位器的输出为低电平,泄电电阻一端接地,另一端闲置。当芯片系统出现异常时,或门电路输出高电平信号,信号置位器接收到该高电平信号后,控制存储器与备用电源相断开,并控制存储器与泄电电阻相连接。由于该泄电电阻的一端接地,因此能使存储器与地之间形成一个泄电通路,加快对存储器泄电,进而达到敏感数据快速清除的目的,使得敏感信息因快速清除而不被攻击者窃取。同时解决现有技术中片擦或者写入数据的操作时间过长,使攻击者获取更长的时间对敏感信息进行攻击的问题。
此外,当存储器的电源端与一端接地的泄电电阻相连接时,组成的泄电电路结构简单,并能通过对存储器的泄电达到快速清除敏感信息的目的,避免了由于全片擦除操作或写入操作需要增加额外电路而增加芯片系统的复杂度。
当存储器与一端接地的泄电电阻相连接时,或门电路生成的高电平信号触发所述存储器的隔离单元,使所述存储器的输出端和与所述存储器的输出端相连接的电路相隔离,防止存储器内电流回流,进一步防止攻击者在对敏感信息进行入侵时对芯片系统上与存储器相连接的其它电路造成影响,进而保证芯片系统其它电路工作的安全性。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解,本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
以上所述的本发明实施方式,并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种保护芯片系统敏感信息的装置,其特征在于,包括时钟输入模块,检测模块、或门电路、信号置位器、开关、泄电电阻、备用电源和存储器,其中,
所述时钟输入模块与所述检测模块相连接,用于定时启动所述检测模块检测所述芯片系统;
所述检测模块的电源端与所述备用电源相连接,另一端与所述或门电路的输入端相连接,用于检测所述芯片系统的运行情况;
所述或门电路的输出端与所述信号置位器的输入端相连接,所述信号置位器的输出端控制所述开关;
所述泄电电阻的一端接地;
所述芯片系统正常工作时所述或门电路输出低电平信号,所述低电平信号通过所述信号置位器,所述信号置位器控制所述开关,将所述存储器的电源输入端与所述备用电源相连接;
当所述检测模块检测到所述芯片系统发生异常时,所述或门电路输出高电平信号,所述高电平信号经过所述信号置位器,所述信号置位器控制所述开关,将存储器的电源输入端与所述备用电源断开连接,并将所述存储器的电源输入端与所述泄电电阻的另一端相连接;
所述检测模块包括自毁管脚模块;
所述自毁管脚模块包括:上拉电阻、自毁管脚和下拉电阻,其中,所述自毁管脚的一端通过所述上拉电阻与参考电压端相连接,所述自毁管脚的另一端通过所述下拉电阻接地,所述自毁管脚的另一端还与所述或门电路的第三输入端相连接;
所述自毁管脚的一端与所述上拉电阻通过导线细丝相连接,或者,所述自毁管脚的一端与所述下拉电阻通过导线细丝相连接;
在所述自毁管脚的一端与所述上拉电阻通过导线细丝相连接的情况下,所述自毁管脚模块还包括反门电路,所述自毁管脚的另一端还与所述或门电路的第三输入端相连接,包括:所述自毁管脚的另一端还通过所述反门电路与所述或门电路的第三输入端相连接,所述反门电路用于将输入的低电平信号转变为高电平信号;
当所述检测模块检测到所述芯片系统发生异常时,包括:当导电细丝断裂或发生形变时,检测所述自毁管脚的电压值位于第二预设电压阈值之外,确定检测到所述芯片系统发生异常,所述自毁管脚的电压值为所述自毁管脚与所述参考电压端相连接的一端的电压值。
2.根据权利要求1所述的装置,其特征在于,所述检测模块包括温度传感器;
所述温度传感器的电源端与所述检测模块的电源端相连接,输出端与所述或门电路的第一输入端相连接,用于检测所述芯片系统的温度值;
当所述温度传感器检测的温度值位于预设温度阈值之外时,确定检测到所述芯片系统发生异常。
3.根据权利要求1所述的装置,其特征在于,所述检测模块包括电压传感器;
所述电压传感器的电源端与所述检测模块的电源端相连接,输出端与所述或门电路的第二输入端相连接,用于检测与所述检测模块的电源端相连接的所述备用电源的电压值;
当所述电压传感器检测的电压值位于第一预设电压阈值之外时,确定检测到所述芯片系统发生异常。
4.根据权利要求1所述的装置,其特征在于,所述检测模块包括频率检测器;
所述频率检测器的电源端与所述检测模块的电源端相连接,输入端与所述时钟输入模块相连接,输出端与所述或门电路的第四输入端相连接,用于检测所述时钟输入模块的频率;
当所述频率检测器检测的频率值位于预设频率阈值之外时,确定检测到所述芯片系统发生异常。
5.根据权利要求1所述的装置,其特征在于,所述检测模块包括光传感器;
所述光传感器的电源输入端与所述检测模块的电源端相连接,输出端与或门电路第五输入端相连接,用于检测芯片系统的光强度值;
当所述光传感器检测的光强度值在预设光强度阈值之外时,确定检测到所述芯片系统发生异常。
6.根据权利要求1-5任意一项所述的装置,其特征在于,所述存储器包括隔离单元,用于当所述存储器的电源输入端与所述泄电电阻的另一端相连接时,隔离所述存储器的输出端,使所述存储器的输出端和与所述存储器的输出端相连接的电路相断开。
7.一种保护芯片系统敏感信息的方法,所述敏感信息存储在芯片系统的存储器上,其特征在于,所述方法包括:
检测模块检测所述芯片系统的工作情况;
判断所述芯片系统的工作情况是否发生异常;
当所述检测模块检测到所述芯片系统发生异常时,或门电路输出高电平信号;
所述高电平信号经过信号置位器,所述信号置位器控制开关,将存储器的电源输入端与备用电源断开连接,并将所述存储器的电源输入端通过泄电电阻与地连接;
其中,所述芯片系统中包括检测模块,所述检测模块包括自毁管脚模块;
所述自毁管脚模块包括:上拉电阻、自毁管脚和下拉电阻,其中,所述自毁管脚的一端通过所述上拉电阻与参考电压端相连接,所述自毁管脚的另一端通过所述下拉电阻接地,所述自毁管脚的另一端还与所述或门电路的第三输入端相连接;
所述自毁管脚的一端与所述上拉电阻通过导线细丝相连接,或者,所述自毁管脚的一端与所述下拉电阻通过导线细丝相连接;
在所述自毁管脚的一端与所述上拉电阻通过导线细丝相连接的情况下,所述自毁管脚模块还包括反门电路,所述自毁管脚的另一端还与所述或门电路的第三输入端相连接,包括:所述自毁管脚的另一端还通过所述反门电路与所述或门电路的第三输入端相连接,所述反门电路用于将输入的低电平信号转变为高电平信号;
当所述检测模块检测到所述芯片系统发生异常时,包括:
当导电细丝断裂或发生形变时,检测自毁管脚的电压值位于第二预设电压阈值之外,确定检测到所述芯片系统发生异常,所述自毁管脚的电压值为所述自毁管脚与参考电压端相连接的一端的电压值。
8.根据权利要求7所述的方法,其特征在于,所述检测模块检测所述芯片系统的工作情况包括:
获取所述检测模块中的温度传感器检测的温度值、电压传感器检测的备用电源的电压值、自毁管脚模块的电压值、频率检测器检测的频率值、光传感器检测的光强度值。
9.根据权利要求8所述的方法,其特征在于,所述判断所述芯片系统的工作情况是否发生异常包括,
判断所述温度值是否位于预设温度阈值之外,或所述备用电源电压值是否位于第一预设电压阈值之外,或所述频率值是否位于预设频率阈值之外,或所述光强度值是否位于预设光强度阈值之外;
当所述温度值位于预设温度阈值之外,或所述备用电源电压值位于第一预设电压阈值之外,或所述频率值位于预设频率阈值之外,或所述光强度值位于预设光强度阈值之外时,确定所述芯片系统发生异常。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510290650.9A CN104850805B (zh) | 2015-05-29 | 2015-05-29 | 一种保护芯片系统敏感信息的装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510290650.9A CN104850805B (zh) | 2015-05-29 | 2015-05-29 | 一种保护芯片系统敏感信息的装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104850805A CN104850805A (zh) | 2015-08-19 |
CN104850805B true CN104850805B (zh) | 2019-03-26 |
Family
ID=53850442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510290650.9A Active CN104850805B (zh) | 2015-05-29 | 2015-05-29 | 一种保护芯片系统敏感信息的装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104850805B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108701193B (zh) * | 2016-02-12 | 2022-08-30 | 汉阳大学校产学协力团 | 安全半导体芯片及其工作方法 |
CN107544861A (zh) * | 2016-06-24 | 2018-01-05 | 国民技术股份有限公司 | 具有攻击防护结构的系统 |
CN106909860A (zh) * | 2017-04-18 | 2017-06-30 | 深圳怡化电脑股份有限公司 | 一种敏感数据的保护电路和密码键盘 |
CN107273756B (zh) * | 2017-04-24 | 2020-03-13 | 兆讯恒达微电子技术(北京)有限公司 | F2f解码芯片中的安全信息防护装置 |
CN108211132B (zh) * | 2018-02-09 | 2024-05-03 | 深圳市慧智生命科技有限公司 | 一种人体生物节律调节装置 |
CN108875415A (zh) * | 2018-06-28 | 2018-11-23 | 福建超瑞创原信息技术有限公司 | 一种随机检测的安全方法及装置 |
CN108985110A (zh) * | 2018-08-31 | 2018-12-11 | 太原禾木科技有限公司 | 一种涉密载体信息快速销毁的方法和装置 |
CN110175477A (zh) * | 2019-04-29 | 2019-08-27 | 安徽安匠信息科技有限公司 | 原始密钥安全存储的方法和系统 |
CN110310104B (zh) * | 2019-06-06 | 2022-04-08 | 武汉卓目科技有限公司 | 一种自毁型硬件钱包 |
CN110310108B (zh) * | 2019-06-06 | 2022-04-08 | 武汉卓目科技有限公司 | 一种带拆机自毁的新型硬件钱包 |
CN112558507B (zh) * | 2019-09-25 | 2022-03-01 | 北京比特大陆科技有限公司 | 频率自适应方法和装置、数据处理设备、介质和产品 |
EP3929601B1 (en) * | 2020-04-01 | 2023-05-03 | Shenzhen Goodix Technology Co., Ltd. | Voltage attack detection circuit and chip |
CN111400781B (zh) * | 2020-04-16 | 2023-06-02 | 南京瑞浦景科技有限公司 | 一种存储芯片防拆自毁密封体安全防护系统及其工作方法 |
CN112098817A (zh) * | 2020-09-18 | 2020-12-18 | 天津兆讯电子技术有限公司 | 温度自检结构与温度自检方法、安全芯片和电子卡 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1794204A (zh) * | 2005-11-16 | 2006-06-28 | 北京航天宇声科技有限公司 | 大容量非易失性报警数据存储装置 |
CN104268487A (zh) * | 2014-09-23 | 2015-01-07 | 杭州晟元芯片技术有限公司 | 一种安全芯片的复位和自毁管理系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2302775B1 (en) * | 2009-09-28 | 2012-07-25 | Nxp B.V. | Power Supply Arrangement for Integrated Circuit Core |
CN104217747B (zh) * | 2013-06-03 | 2017-02-08 | 北京兆易创新科技股份有限公司 | 快闪存储器及快闪存储器基准源电路开关方法 |
CN103839014B (zh) * | 2014-03-19 | 2017-02-22 | 深圳市亿道信息股份有限公司 | 一种平板电脑存储设备自毁电路 |
-
2015
- 2015-05-29 CN CN201510290650.9A patent/CN104850805B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1794204A (zh) * | 2005-11-16 | 2006-06-28 | 北京航天宇声科技有限公司 | 大容量非易失性报警数据存储装置 |
CN104268487A (zh) * | 2014-09-23 | 2015-01-07 | 杭州晟元芯片技术有限公司 | 一种安全芯片的复位和自毁管理系统 |
Also Published As
Publication number | Publication date |
---|---|
CN104850805A (zh) | 2015-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104850805B (zh) | 一种保护芯片系统敏感信息的装置及方法 | |
US8601536B2 (en) | Bus monitor for enhancing SOC system security and realization method thereof | |
KR101418962B1 (ko) | 부채널 공격 방지를 위한 보안 장치 및 방법 | |
US9419614B2 (en) | Low-power open-circuit detection system | |
CN106355096B (zh) | 篡改检测 | |
KR101484331B1 (ko) | 데이터 저장 디바이스의 데이터 무결성 검증 | |
US20150301919A1 (en) | Protection method for data information about electronic device and protection circuit therefor | |
WO2006036443A3 (en) | Method and apparatus for protecting an integrated circuit from erroneous operation | |
CN107861047A (zh) | 安全测试模式的检测系统及检测方法 | |
EP1761749A1 (en) | Temperature control mechanism on a memory device | |
WO2007049181A1 (en) | Semiconductor device and method for preventing attacks on the semiconductor device | |
CN102662804A (zh) | 一种固态硬盘防掉电不可逆自毁的方法 | |
CA2489637C (en) | Electronic data processing device | |
CN107657183A (zh) | 电子设备的数据安全防护方法及装置 | |
CN109409139B (zh) | 一种飞行参数数据卡快速销毁方法 | |
CN105157237B (zh) | 加热器的控制方法及控制装置 | |
CN109782154A (zh) | 一种防拆检测保护电路、实现方法和防拆芯片 | |
KR20210113289A (ko) | 보안 시간축의 주파수 조작의 검출 | |
CN108235276A (zh) | 基于物联网的传感器节点运行系统及传感器节点运行方法 | |
US20130275702A1 (en) | Semiconductor memory device and method for reading out data | |
US20210281398A1 (en) | Method For Protecting A Payment Terminal | |
CN108091061B (zh) | 用于计量仪表的ic卡检测电路 | |
CN102129593B (zh) | 适于检测通过传送能量进行的攻击的电子部件 | |
KR100884566B1 (ko) | 레이저 어택 검출기를 갖는 스마트 카드 | |
CN110135202B (zh) | 一种安全mcu内的nvm自毁装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |