CN1794204A

CN1794204A - 大容量非易失性报警数据存储装置

Info

Publication number: CN1794204A
Application number: CN 200510114928
Authority: CN
Inventors: 孙朝晖
Original assignee: Beijing Hangtian Yusheng Science & Technology Co Ltd
Current assignee: Beijing Hangtian Yusheng Science & Technology Co Ltd
Priority date: 2005-11-16
Filing date: 2005-11-16
Publication date: 2006-06-28

Abstract

本发明涉及一种大容量非易失性报警数据存储装置，其结构主要包括微控制器，非易失性RAM存储器，FLASH存储器，CMOS低功耗线性稳压器和接口，用FLASH存储器与非易失性RAM存储器相结合来存储报警数据，用微控制器控制非易失性RAM存储器和FLASH存储器的读写，同时微控制器通过串行口接收报警数据或接收指令输出报警历史记录。本发明的有益效果是，利用FLASH存储器作为主存储器，达到大容量存储报警历史数据的要求；同时利用非易失性RAM存储器无写入次数限制的特点缓冲报警数据，最大限度减少FLASH存储器的写入次数，提高本装置使用寿命；并且，该存储装置的结构简单，具有成本低和可靠性高的优点。

Description

大容量非易失性报警数据存储装置

技术领域

本发明属于消防领域，涉及一种大容量非易失性报警数据存储装置。

背景技术

目前现有的利用集成电路技术对数据的非易失性存储主要有以下三种方式：非易失性RAM、FLASH和EEPROM。由于消防系统的报警数据一般具有突发性、不连续性和单个报警数据量小的特点，并且为了便于分析统计，对其存储报警历史数据的容量也有所要求，然而，在上述三种存储方式中，非易失性RAM具有写入速度快，无写入次数限制的特点，但缺点是容量比较小；而FLASH具有容量大的特点，但其采用分页式结构，且有写入次数的限制，其每页数据长度远大于报警系统单条报警数据长度，直接使用会造成记录整页报警数据需要多次写入，影响寿命和可靠性；另外，EEPROM虽可做到按字节写入，但同样有写入次数的限制，并且容量小。因此，单独采用上述三种存储方式中的任何一种都不能满足存储报警历史数据的要求。

发明内容

本发明克服了现有技术的缺陷，根据报警数据的特点，提供一种存储大容量非易失性报警数据存储装置，该装置能够解决报警数据的非易失性存储容量与寿命之间的矛盾。

本发明的技术方案是：采用FLASH存储器与非易失性RAM存储器相结合来存储报警数据，用微控制器控制非易失性RAM存储器和FLASH存储器的读写，同时微控制器通过串行口接收报警数据或接收指令输出报警历史记录。微控制器接收到报警记录时，首先将报警记录写入非易失性RAM存储器缓冲区中，再判断已写入非易失性RAM存储器缓冲区中的报警数据长度是否达到FLASH存储器的一页长度，如达到FLASH存储器的一页长度，则将存于非易失性RAM存储器的数据按FLASH存储器的一页长度一次整体转存到FLASH存储器(可最大限度减小FLASH存储器的写入次数，延长FLASH存储器使用寿命，提高可靠性)中，最后删除非易失性RAM存储器中已转存的数据。需要读出历史数据时，首先根据接收指令判断报警历史记录存储位置，根据位置从非易失性RAM存储器或(和)FLASH存储器中读取报警历史记录并从串行口输出数据。

本发明的有益效果是，利用FLASH存储器作为主存储器，达到大容量存储报警历史数据的要求；同时利用非易失性RAM存储器无写入次数限制的特点缓冲报警数据，最大限度减少FLASH存储器的写入次数，提高本装置使用寿命；并且，该存储装置的结构简单，具有成本低和可靠性高的优点。

附图说明

下面参照附图和具体实施方式对本发明的大容量非易失性报警数据存储装置作进一步详细说明。

图1是本发明的电路原理图；

具体实施方式

如图1所示，本发明的大容量非易失性报警数据存储装置主要包括以下结构：U1是微控制器P89LPC932(PHILIPS公司LPC900系列MCS51微控制器，也可采用其他公司含I²C和标准TTL232串行口接口的微控制器)，U2是非易失性RAM存储器(RAMTRON公司的串行铁电RAM，FM24CL系列)，U3是FLASH存储器(ATMEL公司的串行DATAFLASH，AT45DB系列)，U4是CMOS低功耗线性稳压器(TOREX公司的高速线性稳压器XC6204系列)。接口J1是本装置与其他装置的接口，包含供电、标准TTL232串行口和本装置工作状态指示口，接口J1的1脚是正电源供电输入端，接收+5伏特电压；接口J1的5脚接地；接口J1的2脚指示本装置工作状态，平时置低电平，当本装置处理数据时置高电平，代表本装置忙，暂时无法接收其他指令，待本装置数据处理完毕时再置低电平，由微控制器U1控制；接口J1的3脚为标准TTL232串行口的TXD，它连接微控制器U1的TXD脚，用于输出数据，包括报警历史记录、装置状态等信息；接口J1的4脚为标准TTL232串行口的RXD，它连接微控制器U1的RXD脚，用于输入需存储的报警数据或查询历史记录指令。

低功耗线性稳压器U4的最高输入电压为12V，输出电压为3.3V，输出最大电流为150mA，U4的5脚输入+5V电压，3脚接地，2脚输出+3.3V电压，用于本装置其它集成电路的供电，4脚为稳压器输出允许端，当接高电平时允许稳压器输出，故直接接+5V，C1、C2、C3为滤波电容，应尽量靠近线性稳压器U4；C4、C5、C6为去耦电容，应尽量分别靠近U1、U2、U3；泄放二极管D1用于防止掉电时+5V供电和+3.3V供电之间电压差过大造成器件损坏；泄放电阻R3用于掉电时提供放电回路，防止掉电电压下降过慢造成微控制器P89LPC932(U1)误动作而破坏存储的报警记录。

非易失性RAM存储器U2采用串行铁电RAM存储器FM24CL04，其含512字节存储空间，读写寿命100亿次，基本做到无写入次数的限制，掉电时数据可保持10年，具有标准的I²C接口(PHILIPS公司制定的一种用于微控制器与外围器件之间传递数据的串行通信标准)；U2的2、3脚为地址选择，在多片共同使用时才起作用，故直接接地；U2的5、6脚为标准的I²C接口，直接接微控制器U1的I²C接口，R1、R2为标准I²C接口所需的上拉电阻，阻值选10K既可保证通信速率，又可降低功耗；U2的7脚为写保护口，当为高电平时，整个存储区处于保护状态，不可写，此脚受微控制器U1的10脚控制，当需要写入时，微控制器U1将此脚置低，允许写入；平时置高，禁止写入，提高了可靠性。

FLASH存储器U3采用了ATMEL公司的DATAFLASH系列AT45DB081，存储区共4096页，每页264字节(本实例中使用256字节存储数据，其余8字节存储校验数据)，具备标准SPI接口(一种国际通用的串行接口标准)。U3的1、2、4、8脚为标准的SPI接口，分别连接微控制器U1的4、3、28、5脚(虽然微控制器U1包含标准SPI接口，但为将来扩展方便，没有使用其标准SPI接口，而是使用4个IO管脚模拟SPI接口)；U3的3脚为复位端口，连接至微控制器U1的20脚，由微控制器U1控制复位，低电平有效；U3的5脚为写保护脚，由于SPI接口中的4脚(片选)可完成保护功能，故该脚直接接正电源，允许写入。本实施例中FLASH存储器U3使用AT45DB081已能满足报警系统的大容量存储要求，当应用于其它系统容量不能满足要求时，可选择ATMEL公司的DATAFLASH系列中更高容量的存储器，也可多片共用提高容量(多片共用时SPI接口中除CS外的其余三个管脚可并联，由微控制器U1控制CS来选择写入哪一个FLASH存储器或从哪一个FLASH存储器读出)，或者采用SAMSUNG公司的NAND FLASH存储器，目前该存储器单片容量可达1G字节。

微控制器P89LPC932(U1)为PHILIPS公司的MCS51系列兼容单片机，除包含标准MCS51功能外，还增加了I²C接口和SPI接口，内含高精度RC振荡器，省略了标准微控制器的外围振荡电路；内含8K字节程序存储器，不需外接程序存储器；内含上电复位电路和掉电保护复位电路，不需外接复位电路；同时内含看门狗(WATCHDOG)电路，提高微控制器运行可靠性，另外，所述的微控制器里植入有以下程序，当报警数据缓冲区大于FLASH存储器整页数据长度时，使该大容量非易失性报警数据存储装置在报警数据从数据缓冲区转存到FLASH存储器的过程中仍能接收并缓冲报警数据。该控制器是整个装置的控制核心，负责与其他装置通信，同时控制FLASH存储器(U3)、非易失性RAM存储器(U2)的写入读出，负责从非易失性RAM存储器(U2)到FLASH存储器(U3)转存的逻辑判断与操作。该微控制器U1通过串行口接收报警数据，加入编号，首先通过I²C接口将加入编号的报警数据存于U2中，并且判断是否U2中存储的报警数据已达到256字节，如果是则从U2读出256字节的数据，通过SPI接口转存到U3的页中，写入完成后将U2中已转存的数据删除，所有的数据指针存于U2中，当需要读出数据时，微控制器U1通过串行口获取指令，得到历史报警数据的编号，并根据编号判断报警数据存储位置，从非易失性RAM存储器(U2)或(和)FLASH存储器(U3)依次读出报警历史记录，再由微控制器U1的串行口输出数据。

本发明在存储报警数据时，首先，以非易失性RAM存储器缓存报警数据，再整页写入FLASH存储器。

本实例中采用非易失性RAM(U2)缓存报警数据，在接收到新的报警数据后，微控制器U1先不将数据直接写入U3，而是先写入U2中缓冲，在缓冲区中的报警数据达到256字节时，由微控制器U1从U2中读出256字节数据，再一次整页写入FLASH存储器(U3)，这种方法比通常做法能够延长FLASH存储器(U3)使用寿命几十倍，同时提高了可靠性。另外，报警数据缓冲区的相关数据(包括用于指示数据起始和结束地址的数据指针等)、FLASH存储器的报警历史数据存储起始地址和结束地址的数据指针这些需要经常修改的重要数据也存储在U2中，这样，既保证了非易失性又保证了使用寿命。

另外，用于指示FLASH存储器的报警历史数据位置的存储起始地址和结束地址以及非易失性RAM中的缓冲区报警数据起始地址和结束地址的数据指针均采用桶形指针(一种数据缓冲区的通用用法)。在将报警数据写入非易失性RAM(U2)的缓冲区后，微控制器U1修改U2中存储的缓冲区结束地址数据指针；缓冲区中的数据长度由在U2存储的缓冲区结束地址数据指针减去起始地址数据指针得到，微控制器U1由此判断是否需要将缓冲区中的数据转存到U3中，在转存结束后，微控制器U1修改非易失性RAM(U2)中存储的FLASH存储器(U3)报警历史数据存储起始地址和结束地址及报警数据缓冲区的起始地址的数据指针。存储在U2中的报警数据缓冲区大小为384字节，大于FLASH存储器(U3)一页的256字节，这样在报警数据超过256字节，微控制器U1开始向U3转存的过程中(一般几十毫秒，与SPI接口传输速率和FLASH存储器页写入时间有关)仍能够接收并缓冲报警数据。平时微控制器U1将19脚(BUSY)置低电平，指示本装置可接收其它装置向本装置写入的报警记录，当报警数据缓冲区中缓冲的数据快满(数据长度接近384字节减去每条报警记录的长度)时，微控制器U1将19脚置高电平，指示本装置忙，通知其它装置暂停向本装置写入报警记录，待微控制器U1将数据转存U3成功后再置19脚为低电平，从而再次允许其它装置向本装置写入报警记录。

以上所述的仅是本发明的优选实施方式。应当指出，对于本领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干变型和改进，这些也应视为属于本发明的保护范围。

Claims

1.一种大容量非易失性报警数据存储装置，其特征在于包括：微控制器U1，非易失性RAM存储器U2，FLASH存储器U3，CMOS低功耗线性稳压器U4、接口J1，滤波电容C1、C2、C3，去耦电容C4、C5、C6，泄放二极管D1和泄放电阻R3。

2.如权利要求1所述的大容量非易失性报警数据存储装置，其特征在于所述的微控制器U1包含TTL232串行口，I2C接口，高精度RC振荡器、内含程序存储器、上电复位电路和掉电保护复位电路、看门狗电路，所述的微控制器里植入有以下程序，当报警数据缓冲区大于FLASH存储器整页数据长度时，使该大容量非易失性报警数据存储装置在报警数据从数据缓冲区转存到FLASH存储器的过程中仍能接收并缓冲报警数据。

3.如权利要求1所述的大容量非易失性报警数据存储装置，其特征在于所述的非易失性RAM存储器U2采用串行铁电RAM存储器FM24CL系列，具有标准的I2C接口，U2的2、3脚为地址选择，直接接地，U2的5、6脚为标准的I2C接口，直接接微控制器U1的I2C接口，R1、R2为标准I2C接口所需的上拉电阻，阻值选10K，U2的7脚为写保护口，当为高电平时，整个存储区处于保护状态，不可写，当需要写入时，微控制器U1将此脚置低，允许写入存储报警数据缓冲区的起始和结束地址数据指针、FLASH存储器报警历史数据存储起始和结束地址的数据指针等需要经常改变的关键数据。

4.如权利要求1所述的大容量非易失性报警数据存储装置，其特征在于所述的FLASH存储器U3采用DATAFLASH系列，具备标准SPI接口，U3的1、2、4、8脚为标准的SPI接口，分别连接微控制器U1的4、3、28、5脚，U3的3脚为复位端口，连接至微控制器U1的20脚，由微控制器U1控制复位，低电平有效，U3的5脚为写保护脚，直接接正电源，允许写入。

5.如权利要求1所述的大容量非易失性报警数据存储装置，其特征在于所述的低功耗线性稳压器U4的最高输入电压为12V，输出电压为3.3V，输出最大电流为150mA，U4的5脚输入+5V电压，3脚接地，2脚输出+3.3V电压，4脚为稳压器输出允许端，当接高电平时允许稳压器输出。

6.如权利要求1所述的大容量非易失性报警数据存储装置，其特征在于所述的接口J1是本装置与其他装置的接口，包含供电、标准TTL232串行口和本装置工作状态指示口，接口J1的1脚是正电源供电输入端，接收+5伏特电压；接口J1的5脚接地；接口J1的2脚指示本装置工作状态，平时置低电平，当本装置处理数据时置高电平，代表本装置忙，暂时无法接收其他指令，待本装置数据处理完毕时再置低电平，由微控制器U1控制；接口J1的3脚为标准TTL232串行口的TXD，它连接微控制器U1的TXD脚，用于输出数据，包括报警历史记录、装置状态等信息；接口J1的4脚为标准TTL232串行口的RXD，它连接微控制器U1的RXD脚，用于输入需存储的报警数据或查询历史记录指令。

7.一种利用如权利要求1所述的大容量非易失性报警数据存储装置进行存储数据的方法，其特征在于：以非易失性RAM存储器U2缓存报警数据，再整页写入FLASH存储器U3。