KR20230116011A - 클록 동기화 모니터링에 기반한 전압 글리치 검출 기능의 시스템 온 칩 - Google Patents

클록 동기화 모니터링에 기반한 전압 글리치 검출 기능의 시스템 온 칩 Download PDF

Info

Publication number
KR20230116011A
KR20230116011A KR1020237021264A KR20237021264A KR20230116011A KR 20230116011 A KR20230116011 A KR 20230116011A KR 1020237021264 A KR1020237021264 A KR 1020237021264A KR 20237021264 A KR20237021264 A KR 20237021264A KR 20230116011 A KR20230116011 A KR 20230116011A
Authority
KR
South Korea
Prior art keywords
clock synchronization
voltage
signal
chip
voltage glitch
Prior art date
Application number
KR1020237021264A
Other languages
English (en)
Inventor
야닉 테글리아
필립 루베트 문디
조셉 그라벨리에
쟝-막스 두테르트레
Original Assignee
탈레스 Dis 프랑스 Sas
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 탈레스 Dis 프랑스 Sas filed Critical 탈레스 Dis 프랑스 Sas
Publication of KR20230116011A publication Critical patent/KR20230116011A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/12—Transmitting and receiving encryption devices synchronised or initially set up in a particular manner

Abstract

본 발명은 고정 루프(16, 26)에 기초한 클록 동기화 회로를 갖는 메모리 컨트롤러(13, 23)를 포함하는 시스템 온 칩(10, 20)에 관한 것이다. 시스템 온 칩은 상기 클록 동기화 회로에 의해 생성된 클록 동기화 신호를 모니터링하도록, 그리고 모니터링된 클록 동기화 신호가 공칭 신호인지 또는 전압 글리치 공격의 신호 특성인지 여부를 체크하도록 구성된 전압 글리치 공격 검출기(17, 27)를 더 포함한다. 전압 글리치 공격 검출기는 프로세싱 유닛에 의해 실행되는 소프트웨어 검출기일 수 있다.

Description

클록 동기화 모니터링에 기반한 전압 글리치 검출 기능의 시스템 온 칩
본 발명의 분야는 결함(fault) 공격 주입에 대한 대응책을 임베딩하는 시스템 온 칩 분야이다.
전자 장치는 전압 글리치 주입(voltage glitch injections) 또는 전자기 글리치 주입(electromagnetic glitch injections)과 같은 다양한 결함 공격을 받을 수 있다.
글리치 주입은 일반적으로 시스템 온 칩(SoC) 전원 패드에 연결된 전압 프로브 또는 SoC 패키지의 표면에 의존하는 전자기 프로브를 사용하거나 BBI(바디 바이어스 주입)를 통해서도 수행된다. 이러한 기술은 타이밍 제약 조건을 위반하거나 주입이 플립플롭 데이터 샘플링을 방해하는 경우 결함으로 이어질 수 있는 SoC 내 전압의 급격한 강하 또는 증가를 생성할 수 있다. 하드웨어 SoC 리소스(예: 조정기)를 악의적으로 프로그래밍하여 글리치 주입을 원격으로 실행할 수도 있다.
주입 검출은 일반적으로 로직 전파 지연에 대한 전압 변동의 영향을 측정할 수 있는 지연 센서와 같은, 아날로그 또는 디지털 센서로 구성된 전용 하드웨어 회로를 사용하여 수행된다.
도 3은 이러한 전용 하드웨어 회로가 장착된 SoC(1)를 보여준다. Soc(1)는 프로세싱 유닛(2), DRAM(Dynamic Random-Access Memory)과 같은 외부 메모리(4)에서 오고가는 데이터 흐름을 관리하는 메모리 컨트롤러(3), 및 전용 하드웨어 회로(5)를 를 포함하며, 상기 전용 하드웨어 회로(5)는, 전압 글리치 공격 센서(6)와, 전압 글리치 공격 센서(6)에 의해 검출된 신호를 모니터링하고 모니터링된 신호가 비정상이라고 간주하는 경우 프로세싱 유닛(2)에 알람을 발행하도록 구성된 전압 글리치 공격 검출기(7)를 포함한다.
이러한 전용 회로(센서(6) + 검출기(7))의 구현과 관련된 실리콘 오버헤드는 전체 SoC 비용을 증가시킨다. 이러한 이유로, (스마트 카드와 같은) 소수의 장치에만 장착되고 대부분의 SoC 장치는 글리치 공격으로부터 보호되지 않는다. 동시에, 결함 주입 공격은 저비용 시설을 사용하여 수행할 수 있고 권한 있는 에스컬레이션을 수행하거나 암호화 비밀을 훔치거나 보안 기능을 깨는 데 상당한 결과를 제공할 수 있기 때문에 공격자에게 점점 더 인기를 얻고 있다.
또한, 하드웨어 회로는 예를 들어, 와이어 제거 등으로, 악의적으로 음소거(mute)될 수 있으며 SoC 제조 후에 추가할 수 없다.
본 발명은 전압 글리치 주입에 대한 저비용 보호 기능을 SoC에 제공하는 것을 목표로 한다. 이를 위해 본 발명은 고정 루프에 기초한 클록 동기화 회로를 갖는 메모리 컨트롤러와, 클록 동기화 회로에 의해 생성된 클록 동기화 신호를 모니터링하고 모니터링된 클록 동기화 신호가 공칭 신호인지 또는 전압 글리치 공격의 신호 특성인지 여부를 체크하도록 구성된 전압 글리치 공격 검출기이 있는지 여부를 검사하도록 구성된 전압 글리치 공격 검출기를 포함하는 시스템 온 칩을 개시한다.
따라서, 결함 주입을 검출하기 위해 값비싼 전용 하드웨어 로직을 구현하는 대신, 본 발명은 오늘날 SoC 장치에 이미 퍼져 있는 하드웨어 회로, 즉 클록 동기화 회로를 활용한다. 결함 주입 검출은 클록 동기화 회로의 모니터링에만 의존하며, SoC와 외부 메모리 간의 데이터 전송을 동기화하는 주요 역할에는 영향을 미치지 않는다.
이 SoC의 일부 바람직한, 그러나 비제한적인, 실시예는 다음과 같다:
- 프로세싱 유닛을 더 포함하고, 전압 글리치 공격 검출기는 프로세싱 유닛에 의해 실행되는 소프트웨어 검출기이며;
- 모니터링된 클록 동기화 신호가 공칭 신호인지 또는 전압 글리치 공격의 신호 특성인지를 체크하기 위해, 전압 글리치 공격 검출기는 모니터링된 클록 동기화 신호를 임계값과 비교하도록 구성되며;
- 임계값은 온도 변화를 고려하여 주기적으로 재조정되고;
- 클록 동기화 회로는 지연 고정 루프이며;
- 클록 동기화 신호는 지연 고정 루프에 의해 클록에 적용된 지연이고;
- 클록 동기화 회로는 위상 고정 루프이며;
- 클록 동기화 신호는 위상 고정 루프의 전압 제어 발진기에 인가되는 전압이다.
본 발명의 일부 양태, 목표, 이점 및 특징들은 비제한적인 예로서 주어지고 첨부된 도면을 참조하여 이루어진 다음의 바람직한 실시예의 상세한 설명을 읽음으로써 더 잘 이해될 것이다:
도 1은 SoC 내에 구현된 최신 결함 주입 검출 시스템을 보여준다;
도 2는 소프트웨어 전압 글리치 공격 검출기를 갖는 본 발명에 따른 SoC를 도시한다;
도 3은 하드웨어 전압 글리치 공격 검출기를 갖는 본 발명에 따른 SoC를 도시한다.
최근 작업에서 복잡한 SoC 장치에는 전압 변화에 따라 거동이 변경되는 여러 하드웨어 리소스가 포함되어 있음이 입증되었다. J. Gravellier, J. Dutertre, P. Loubet Moundi, Y. Teglia 및 F. Olivier, "Remote Side-Channel Attacks on Heterogeneous SoC," 18th Smart Card Res. Adv. Appl. Conf., 2019 에서와 같이 이러한 작업에서, 이러한 리소스는 프로세서 활동 유출을 도청하고 사이드 채널 공격을 수행하는 데 악의적으로 사용되었다. 복잡한 암호화 알고리즘을 공격하여 얻은 결과는 이러한 리소스를 사용하여 달성할 수 있는 효율성과 정확성을 입증한다.
본 발명은 피해자/공격자의 패러다임을 바꾸는 아이디어에 의존한다. 이와 관련하여, 본 발명은 이러한 리소스를 공격 매체로 사용하는 대신, 예상치 못한 전압 측정 단위로 사용할 것을 제안한다. 보다 구체적으로, 본 발명에 따르면, 온칩 전압 변동을 추적하고 잠재적인 공격을 검출하기 위해 이들 리소스의 상태가 모니터링된다.
도 2 및 3과 관련하여, 본 발명은 프로세싱 유닛(12, 22)과, 프로세싱 유닛(12, 22)과 외부 메모리, 예를 들어 DRAM과 같은, 메모리(14, 24) 사이의 데이터 통신을 처리하는 메모리 컨트롤러(13, 23)를 포함하는 시스템 온 칩(10, 20)에 관한 것이다.
동기식으로 통신하는 시스템은 클록 신호를 타이밍 기준으로 사용하므로 이 기준에 대한 알려진 관계로 데이터를 송수신할 수 있다. 이 관계를 유지하는 데 어려움이 있는 것은 프로세스, 전압 및 온도 변동이 클록과 데이터 신호 사이의 타이밍 관계를 변경하여 타이밍 마진을 줄일 수 있다는 것이다. 시그널링 속도가 증가함에 따라 이 문제는 더욱 악화되어, 더 빠른 속도로 데이터를 통신하는 시스템의 기능이 제한된다. 데이터를 고속으로 송수신하기 위해서는 이러한 타이밍 변화를 해결해야 한다. 이러한 이유로, 메모리 컨트롤러(13, 23)는 일반적으로 고정 루프(16, 26)에 기초한 클록 동기화 회로를 포함한다. 클록 동기화 회로의 주요 역할은 프로세싱 유닛(12, 22)과 메모리(14, 24) 사이의 데이터 전송을 동기화하여 높은 데이터 전송 속도를 달성하는 것이다.
고정 루프(16, 26)에 기초한 클록 동기화 회로는 DLL(Delay Locked Loop) 또는 PLL(Phase Locked Loop)일 수 있다. DLL과 PLL은 비슷한 용도로 사용되며 프로세스, 전압 및 온도 변화로 인해 이러한 관계가 시간이 지남에 따라 변경되는 환경에서 신호 간의 고정된 타이밍 관계를 유지하는 데 사용할 수 있다. DLL과 PLL은 두 신호 사이의 관계를 지속적으로 비교함으로써, 그리고 신호 사이의 고정된 관계를 조정하고 유지하기 위한 피드백을 제공함으로써, 작동한다.
DLL은 클록 신호와 출력 데이터 신호 간의 타이밍 관계를 유지하는 데 사용된다. DLL의 중요한 요소는 클록과 출력 데이터 간의 위상 차이를 검출하는 위상 검출기이다. 위상 검출기는 이 위상 차이를 검출하고, 원하는 타이밍 관계를 유지하기 위해 내부 클록의 타이밍을 조정하도록 제어 정보를 저역 통과 필터를 통해 가변 지연 라인으로 전송한다.
PLL은 동일한 목적으로 사용될 수 있지만 환경 변화로 인해 더티 클록을 입력으로 받는 동안 제한된 지터가 있는 클록의 안정적인 배수들, 또는 더 공정하게 말하자면, 클록의 배수를 출력으로 제공하는 데에도 사용된다.
본 발명에 따르면, 클록 동기화 회로(16, 26)는 데이터 전송 동기화의 주요 역할뿐만 아니라 결함 검출 메커니즘으로도 사용되는데, 그 이유는 그 거동이 전압 변화를 반영하며, 그에 따라 글리치 검출을 향한 온칩 전압 변동을 모니터링하는 데 사용될 수 있기 때문이다. 중요한 것은 글리치 검출을 위한 클록 동기화 회로(16, 26)의 사용이 그 주요 역할을 선점하지 않는다는 것이다. 결함 검출은 클록 동기화 회로에서 생성된 클록 동기화 신호의 모니터링에만 의존하며, 작동에는 영향을 미치지 않는다.
이를 위해, 여전히 도 2 및 3과 관련하여, SoC(10, 20)는 클록 동기화 회로의 상태를 연속적으로 판독함으로써 실제 온칩 전압 레벨의 이미지를 얻는, 그리고 이로부터 글리치를 검출할 수 있는, 전압 글리치 공격 검출기(17, 27)를 더 포함한다. 보다 구체적으로, 전압 글리치 공격 검출기(17, 27)는 클록 동기화 회로(16, 26)에 의해 생성된 클록 동기화 신호를 모니터링하도록, 그리고 모니터링된 클록 동기화 신호가 공칭 신호인지 또는 전압 글리치 공격의 신호 특성인지를 체크하도록 구성된다.
클록 동기화 신호는 고정 루프에 의해 자동으로 업데이트된다. 그 값은 전압 글리치 공격 검출기(17, 27)가 액세스할 수 있는 레지스터에 저장될 수 있다.
DLL의 경우, 클록 동기화 신호는 동기화를 위해 클록에 적용되는 지연을 나타낼 수 있다. 예를 들어, 클록 동기화 신호는 0과 255 사이의 값을 가질 수 있으며, 0은 클록에 적용되는 최소 지연을 나타내고 255는 클록에 적용되는 최대 지연을 나타낸다.
PLL의 경우, 클록 동기화 신호는 클록 동기화를 위해 PLL의 전압 제어 발진기(VCO)에 인가되는 전압을 나타낼 수 있다. 예를 들어, 클록 동기화 신호는 0과 255 사이의 값을 가질 수 있으며, 0은 VCO에 대한 최소 전압을 나타내고 255는 VCO에 대한 최대 전압을 나타낸다.
도 2에 도시된 제1 실시예에서, 전압 글리치 공격 검출기는 프로세싱 유닛(12)에 의해 실행되는 소프트웨어 검출기(17)이다. 이 소프트웨어 검출기는 클록 동기화 신호를 주기적으로 수집하고, 수집된 신호를 임계값과 비교하여, 글리치로 간주되는 주어진 임계치를 넘어서지 않음을 확인할 수 있다. 최소 및 최대 임계값을 사용하여 포지티브 및 네거티브 전압 글리치를 모두 검출할 수 있다. 또한 온도 변화를 고려하여 임계값을 주기적으로 재조정할 수 있다.
도 3에 도시된 제2 실시예에서, 전압 글리치 공격 검출기는 소프트웨어 검출기와 마찬가지로 클록 동기화 신호를 수집하고 이를 임계값과 비교하는 하드웨어 검출기(27)이다. 임계값을 초과하는 경우, 하드웨어 검출기(27)는 프로세싱 유닛(22)에 알람을 전송하도록 추가로 구성될 수 있으며, 여기서 이 알람은 인터럽트, 웜 리셋, 카운터 증분 등을 생성할 수 있다.
클록 동기화 회로에 대한 액세스 속도는 하드웨어 검출이 아닌 소프트웨어 검출기의 버스 속도에 의해 제한되는 반면, 이 액세스 속도는 과도 전압 변동 모니터링의 효율성을 결정한다. 반면에 소프트웨어 검출기는 추가 하드웨어 로직을 사용하지 않기 때문에 비용이 적게 든다. 또한 소프트웨어 검출기는 이미 존재하는 장치에 직접 구현될 수 있다. 또한 소프트웨어 솔루션은 클록 동기화 회로, 데이터 버스 및 프로세싱 유닛을 사용하여 이러한 엔터티 중 하나를 제거하면 SoC가 중단되도록 작동한다. 하드웨어 솔루션은 와이어 절단에 잠재적으로 더 취약할 수 있지만(예를 들어, 공격자는 하드웨어 검출기(27)와 프로세싱 유닛(22) 사이의 알람 신호를 절단할 수 있음) 더 많은 보안을 위해 하드웨어 검출기가 클록 동기화 회로 내에 구현될 수 있다.
양 실시예에서, 소프트웨어 또는 하드웨어 검출기(17, 27)는 클록 동기화 회로의 상태를 판독하고 해석할 수 있다. 소프트웨어 또는 하드웨어 검출기(17, 27)는 전압 글리치 공격의 동작 특성으로부터 공칭 동작을 구별하기 위해 클록 동기화 회로의 동작 한계를 식별하도록 더 훈련될 수 있다.
예를 들어, 부팅 시, 소프트웨어 또는 하드웨어 검출기(17, 27)가 시작된다. 전압 변화에 따라 변동하는 클록 동기화 신호를 지속적으로 샘플링한다. 첫 번째의 디폴트(예: 마지막으로 저장된) 작동 임계치[최소:최대]가 주로 사용된다(메모리에 저장됨). 런타임 시, 온도 변화를 고려하여 작동 임계치[최소:최대]를 주기적으로 재조정할 수 있다. 실행 시간에, 소프트웨어 또는 하드웨어 검출기(17, 27)는 계속해서 클록 동기화 신호에 액세스한다. 이 신호가 작동 임계치[최소:최대]를 초과하면 인터럽트가 생성되거나 결함 카운터가 증분된다. 그런 다음 프로세싱 유닛은 임계치 및/또는 결함 수용에 따라 결정을 내린다.
본 발명에서, 클록 동기화 회로에 주어진 이중 작업은 검출 시스템의 변조를 어렵게 만든다(예를 들어, 이 회로를 제거하면 메모리 통신이 방지됨). 본 발명은 SoC 장치의 전압 변동에 대한 최근의 발견에 기초한 저비용 글리치 검출 솔루션을 제공한다. 다중 글리치 주입 공격 방법(로컬 및 원격)으로부터 SoC를 보호하는 데 전념한다. 또한 기존 대책을 포함하지 않는 기제조된 장치의 경우, 또는, 이러한 대책이 충분히 효과적이지 않다고 간주되거나 추가적인 저항이 필요로 하는 경우에, 현장에서 전개를 허용한다.
본 발명은 상술한 SoC에 제한되지 않고, 고정 루프(16, 26)에 기초한 클록 동기화 회로를 갖는 메모리 컨트롤러(13, 23)를 포함하는 시스템 온 칩(10, 20)에서 전압 글리치 공격 검출을 위한 방법으로 확장된다. 이 방법은 클록 동기화 회로에 의해 생성된 클록 동기화 신호를 모니터링하는 단계와, 모니터링된 클록 동기화 신호가 공칭 신호인지 또는 전압 글리치 공격의 신호 특성인지 여부를 체크하는 단계를 포함한다. 본 발명은 또한 프로그램이 프로세싱 유닛에 의해 실행될 때 프로세싱 유닛으로 하여금 전술한 방법의 단계를 수행하게 하는 명령어를 포함하는 컴퓨터 프로그램 제품에 관한 것이다.

Claims (10)

  1. 고정 루프(16, 26) 기반의 클록 동기화 회로를 갖는 메모리 컨트롤러(13, 23)를 포함하는 시스템 온 칩(10, 20)으로서,
    상기 클록 동기화 회로에 의해 생성된 클록 동기화 신호를 모니터링하도록, 그리고 모니터링된 클록 동기화 신호가 공칭 신호인지 또는 전압 글리치 공격의 신호 특성인지 여부를 체크하도록 구성되는 전압 글리치 공격 검출기(17, 27)를 포함하는, 시스템 온 칩.
  2. 제1항에 있어서, 프로세싱 유닛(12)을 더 포함하고, 상기 전압 글리치 공격 검출기는 상기 프로세싱 유닛에 의해 실행되는 소프트웨어 검출기(17)인, 시스템 온 칩.
  3. 제1항 또는 제2항에 있어서, 모니터링된 클록 동기화 신호가 공칭 신호인지 또는 전압 글리치 공격의 신호 특성인지 여부를 체크하기 위해, 상기 전압 글리치 공격 검출기(17, 27)는 상기 모니터링된 클록 동기화 신호를 임계값에 비교하도록 구성되는, 시스템 온 칩.
  4. 제3항에 있어서, 상기 임계값은 온도 변동을 고려하기 위해 주기적으로 재조정되는, 시스템 온 칩.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 클록 동기화 회로(16, 26)는 지연 고정 루프인, 시스템 온 칩.
  6. 제5항에 있어서, 상기 클록 동기화 신호는 상기 지연 고정 루프에 의해 클록에 인가되는 지연인, 시스템 온 칩.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 클록 동기화 회로(16, 26)는 위상 고정 루프인, 시스템 온 칩.
  8. 제7항에 있어서, 상기 클록 동기화 신호는 상기 위상 고정 루프의 전압 제어 발진기에 인가되는 전압인, 시스템 온 칩.
  9. 고정 루프(16, 26)에 기초한 클록 동기화 회로를 갖는 메모리 컨트롤러(13, 23)를 포함하는 시스템 온 칩(10, 20)에서의 전압 글리치 공격 검출을 위한 방법으로서, 상기 클록 동기화 회로에 의해 생성된 클록 동기화 신호를 모니터링하는 단계와, 모니터링된 클록 동기화 신호가 공칭 신호인지 또는 전압 글리치 공격의 신호 특성인지 여부를 체크하는 단계를 포함하는, 방법.
  10. 프로그램이 프로세싱 유닛에 의해 실행될 때, 프로세싱 유닛으로 하여금 제9항의 방법의 단계들을 수행하게 하는 명령어를 포함하는, 컴퓨터 프로그램 제품.
KR1020237021264A 2020-12-01 2021-12-01 클록 동기화 모니터링에 기반한 전압 글리치 검출 기능의 시스템 온 칩 KR20230116011A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20306477.9A EP4009062A1 (en) 2020-12-01 2020-12-01 System on chip with voltage glitch detection based on clock synchronization monitoring
EP20306477.9 2020-12-01
PCT/EP2021/083850 WO2022117687A1 (en) 2020-12-01 2021-12-01 System on chip with voltage glitch detection based on clock synchronization monitoring

Publications (1)

Publication Number Publication Date
KR20230116011A true KR20230116011A (ko) 2023-08-03

Family

ID=74105794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237021264A KR20230116011A (ko) 2020-12-01 2021-12-01 클록 동기화 모니터링에 기반한 전압 글리치 검출 기능의 시스템 온 칩

Country Status (4)

Country Link
US (1) US20240005045A1 (ko)
EP (2) EP4009062A1 (ko)
KR (1) KR20230116011A (ko)
WO (1) WO2022117687A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL296962A (en) * 2022-09-30 2024-04-01 Qualcomm Inc Systems and techniques for mitigating defect injection in an abuse-proof element
CN116400199B (zh) * 2023-06-05 2023-09-15 中国汽车技术研究中心有限公司 芯片时钟毛刺故障注入交叉验证测试方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2362473B (en) * 2000-05-18 2002-08-21 3Com Corp On-chip detector of clock glitches
US6714464B2 (en) * 2002-06-26 2004-03-30 Silicon Graphics, Inc. System and method for a self-calibrating sense-amplifier strobe
US7372304B2 (en) * 2005-10-04 2008-05-13 Stmicroelectronics, Inc. System and method for glitch detection in a secure microcontroller
US7268600B2 (en) * 2005-11-30 2007-09-11 International Business Machines Corporation Phase- or frequency-locked loop circuit having a glitch detector for detecting triggering-edge-type glitches in a noisy signal
US10379927B2 (en) * 2016-11-01 2019-08-13 Xilinx, Inc. Programmable clock monitor
US10466275B1 (en) * 2018-06-28 2019-11-05 Xilinx, Inc. Glitch detector and test glitch generator

Also Published As

Publication number Publication date
WO2022117687A1 (en) 2022-06-09
US20240005045A1 (en) 2024-01-04
EP4256355A1 (en) 2023-10-11
EP4009062A1 (en) 2022-06-08

Similar Documents

Publication Publication Date Title
KR20230116011A (ko) 클록 동기화 모니터링에 기반한 전압 글리치 검출 기능의 시스템 온 칩
EP1066555B1 (en) Integration of security modules in an integrated circuit
US7590880B1 (en) Circuitry and method for detecting and protecting against over-clocking attacks
US7714619B2 (en) High-frequency clock detection circuit
US20070255966A1 (en) Cryptographic circuit with voltage-based tamper detection and response circuitry
US11474130B2 (en) Voltage glitch detection in integrated circuit
US11972033B2 (en) Alert handling
EP3292501B1 (en) Attack detection through signal delay monitoring
US6804793B2 (en) Manipulating an integrated circuit clock in response to early detection of an operation known to trigger an internal disturbance
US20210281398A1 (en) Method For Protecting A Payment Terminal
CN113260995A (zh) 安全时基的频率操纵检测
EP3964989B1 (en) Collection of diagnostic information in a device
US7574314B2 (en) Spurious signal detection
GB2476683A (en) Detection of clock tampering by comparison of the clock with a trusted clock signal
EP3995977A1 (en) Method for detecting an attack on a sensitive unit of an electronic system
US10331887B2 (en) Embedded system
WO2023055388A1 (en) External crystal oscillator cycle duration and variation tracking
US9183417B2 (en) Security central processing unit monitoring of on-chip conditions
JPH06252750A (ja) リセット制御信号生成回路
JPS62274292A (ja) 時刻装置
JPS63263547A (ja) マイクロコンピユ−タ