CN102737178B - 信息处理装置和方法 - Google Patents

信息处理装置和方法 Download PDF

Info

Publication number
CN102737178B
CN102737178B CN201210076593.0A CN201210076593A CN102737178B CN 102737178 B CN102737178 B CN 102737178B CN 201210076593 A CN201210076593 A CN 201210076593A CN 102737178 B CN102737178 B CN 102737178B
Authority
CN
China
Prior art keywords
attack
intensity
safety measure
unit
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210076593.0A
Other languages
English (en)
Other versions
CN102737178A (zh
Inventor
吉见英朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102737178A publication Critical patent/CN102737178A/zh
Application granted granted Critical
Publication of CN102737178B publication Critical patent/CN102737178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

本发明涉及一种信息处理装置，包括：攻击检测单元，用于检测攻击；以及强度调节单元，每次在攻击检测单元检测到攻击时逐步地提升安全措施的强度。

Description

信息处理装置和方法
技术领域
本发明涉及一种信息处理装置和方法以及程序，尤其涉及一种能够在维持处理速度的同时改善安全级别的信息处理装置和方法以及程序。
背景技术
近年来，对包含在IC卡中的IC(集成电路)芯片的主动攻击已经正成为一种威胁。主动攻击(active attack)指的是恶意第三方人为和强制地使得IC芯片执行与普通操作不同的操作，从而通过对IC卡等发射激光束获得机密信息。
作为这种主动攻击的一种典型的实例，有一种DFA(差分故障分析)攻击。DFA指的是恶意第三方人为和强制地使得IC芯片执行与普通操作不同的操作，并通过比较作为结果获得的异常计算结果以及预先获得的正常操作的正常计算结果而获得机密信息。
作为防止机密信息被诸如DFA的主动攻击的领域的技术，有一种通过重算诸如加密计算的重要过程来检测与普通操作不同的操作(即由于主动攻击导致的异常操作)的技术(参见日本待审专利申请公开号10-154976)。
发明内容
不过，近年来，商业上已经生产出了一些能够以较短的周期发射大功率激光束的装置。为了防止机密信息受到对应用了相关领域的技术的这种装置的主动攻击，重要的是通过进一步增加重算、可靠校验等的数量来提升安全级别。另一个方面，安全级别的提升导致IC芯片处理速度的降低。采用这种方式，如果采用相关领域的技术，就会在IC芯片的安全级别和处理速度之间出现折中关系，并且在维持IC芯片的处理速度的同时要提升安全级别是极为困难的。
理想的是在维持处理速度的同时提升安全级别。
根据本发明的实施例，提供了一种信息处理装置，包括：攻击检测单元，用于检测攻击；以及强度调节单元，用于每次在攻击检测单元检测到攻击时逐步地提升安全措施的强度。
每次在预定的条件得到满足时强度调节单元逐步地降低安全措施的强度。
强度调节单元使用重要过程的重算数量的增加、定时抖动的插入量的增加、伪计算的插入、直到恢复到正常模式所花的时间量的增加、以及成功调整过程的数量的增加中的至少之一，来提升安全措施的强度。
所述预定的条件是从攻击检测单元检测到攻击开始已经经过的预定时间量的条件。
所述预定的条件是调整过程的执行已经成功的条件。
充电和放电单元，在攻击检测单元检测到攻击之后对电容器充电；以及电荷量检测单元，比较正被充电和放电单元放电的电容器的电荷量与预定阈值，其中所述预定时间量直到电荷量达到所述预定阈值为止电容器的放电的时间。
强度调节单元目的在于提升已经由攻击检测单元检测到攻击的功能的安全措施的强度。
强度调节单元目的在于提升正在执行已经被检测到攻击的功能的信息处理装置的组元执行的所有功能的安全措施的强度。
根据本发明的另一个实施例，提供了一种与根据上面描述的该技术的实施例的信息处理装置对应的信息处理方法和程序。
根据本技术的实施例的信息处理方法和程序，检测攻击；以及每次在检测到攻击时逐步地提升安全措施的强度来。
如上所述，根据本技术的实施例，在保持处理速度的同时能够提升安全级别。
附图说明
图1是图释IC芯片的配置实例的方块示意图；
图2是描述重算数量逐步地增加的实例的示意图；
图3A和3B是描述安装在IC卡上的充电和放电电路的原理的示意图；
图4是在作为等效电路的电容器C充电和放电时电荷量的时间图；
图5是图释CPU的功能配置实例的方块示意图；
图6是图释其中开始第一安全措施强度调节过程的状态的示意图；
图7是描述第一安全措施强度调节过程的流程的流程图；
图8是描述第二安全措施强度调节处理的流程的流程图；
图9是描述安全措施的类型和强度之间的关系的示意图；
图10是描述第三安全措施强度调节过程的流程的流程图；
图11是描述第四安全措施强度调节过程的流程的流程图；
图12是描述第五安全措施强度调节过程的流程的流程图；
图13是描述功能A的攻击检测处理的流程的流程图；
图14是描述功能B的攻击检测处理的流程的流程图；
图15是图释应用本技术的实施例的信息处理装置的硬件配置实例的方块示意图。
具体实施方式
本技术的实施例的概况
首先，将描述本技术的实施例的概况以便于理解。
根据本技术的实施例的IC卡每次在检测到主动攻击(以下简称为攻击)时逐步地提升安全级别(以下也称之为安全措施的强度)。例如，采用加密计算的重算作为安全措施的IC卡每次在检测到攻击时将重算数量增加1。由于IC卡的安全措施的强度随后每次在攻击者尝试对IC卡进行攻击时已加速速率增加，因此对IC卡攻击的成功率会急剧地下降。
另一个方面，如果安全措施的强度保持较高，则存在处理速度降低而可用性受到损害的问题。因此，为了维持可用性，根据本技术的实施例的IC卡在检测到攻击之后满足预定条件是逐步地降低安全措施的强度。例如，如果在检测到攻击之后经过预定时间量或在调整过程的执行已经成功时，IC卡会将重算数量一次降低1。由于每次在预定条件得以满足时随后处理速度会变得更接近于原始速度，因此可用性得以维持。
采用这种方式，就IC卡而言，通过逐步地调节安全措施的强度，安全级别能够得以提升，同时维持处理速度。
下面将按照下面的顺序描述本技术的四个实施例(以下成为第一到第四实施例)。
1.第一实施例(在该实例中，作为安全措施的重算数量逐步地得到调节)。
2.第二实施例(在该实例中，多个安全措施的强度逐步地得到调节)。
3.第三实施例(在该实例中，限定了逐步调节安全措施的强度的功能)。
4.第四实施例(在该实例中，限定了逐步调节安全措施的强度的位置)。
1.第一实施例
IC卡的配置实例
图1是图释包含在IC卡中的IC芯片的配置实例的方块示意图。
IC芯片11配置有通过内部总线29彼此连接的传感器21、RAM(随机存取存储器)22、EEPROM(电可擦出可编程只读存储器)23、ROM(只读存储器)24、加密引擎25、随机数生成器26、I/O(输入/输出)27、以及CPU(中央处理单元)28。
传感器21检测提供到IC芯片11的电压、时钟频率、诸如温度和光线(light)的外部条件等，并监测检测结果是否在预先设定的正常范围之内。
RAM 22存储CPU 28用来适当地执行各种过程的各种数据。
EEPROM 23和ROM 24存储各种程序。
加密引擎25使用随机数生成器26通过AES(高级加密标准)方法生成的随机数对在另一个诸如读取器-写入器的装置和IC卡之间收发的各种数据以及存储在EEPROM 23中的数据进行加密或解密。而且，加密引擎25在进行加密或解密时执行密钥的创建、相互验证等。
随机数生成器26生成加密引擎25所使用的并将该随机数经由内部总线29提供到加密引擎25。
I/O 27执行与其他装置之间的数据收发。例如I/O 27将CPU 28经由内部总线29提供的数据发送到读取器-写入器，接收来自读取器-写入器的数据，并且经过与使用电磁波的读取器-写入器进行无接触数据收发，经由内部总线29将数据提供到CPU 28等。
CPU 28根据记录在EEPROM 23或ROM 24上的程序执行各种过程。而且，CPU 28根据加载在RAM 22上的程序执行各种过程。CPU 28用来执行各种过程等的数据也适当地被存储在RAM 22中。
图1中所示的IC芯片11能够采用例如下面三种检测技术作为检测攻击的检测技术。
第一检测技术是传感器21根据外部条件等检测攻击的技术。如上所述，传感器21检测提供到IC芯片11的电压、时钟频率、诸如温度和光线的外部条件等，并监测检测结果是否在预先设定的正常范围之内。而且，在诸如外部条件的检测值表示为异常值的情况下，传感器21确定IC芯片11已经受到攻击。
第二检测技术是CPU 28根据重要过程的计算结果来检测攻击的技术。CPU 28对重要过程执行重算并核实(verify)正常计算结果与重算计算结果是否匹配。而且，在正常计算结果与重算计算结果不匹配的情况下，CPU 28确定IC芯片11已经受到攻击。
第三检测技术是CPU 28根据一个功能的返回值来检测攻击的技术。CPU28核实一个预先设置的功能的返回值是否正常。而且，在返回值表示为异常值的情况下，CPU 28确定IC芯片11已经受到攻击。
在此，第一到第三检测技术可以独立地使用，或者任意数量的任意类型的检测技术可合并使用。而且，此处没有描述的不同检测技术也可以单独使用或者与任意数量的包括阔第一到第三检测技术的其他任意类型的检测技术结合使用。即，如果一种技术能够检测对IC芯片11的攻击，IC芯片11检测攻击的技术就足够，并且任意数量的，一种或多种任意类型的技术可以适当地进行组合使用。
在这种技术检测到攻击的情况下，IC芯片11每当检测到攻击时通过逐步地将重要过程的重算数量的计数值增加1来增加成功攻击的难度。下面将举例描述采用加密计算作为增加重算数量的重要过程的情况
逐步地增加重算数量的实例
图2是描述逐步地增加加密计算的重算数量的实例的示意图。
如图2的左边图形所示，当安全级别为1是，即，当其在没有检测到攻击时是正常的时，IC芯片11在执行与第一加密计算类似的第二加密计算之前执行第一加密计算，以便重算第一加密计算。因此，在安全级别1的情况下，重算数量为1。IC芯片11执行比较第一和第二加密计算的计算结果的比较过程，并在比较结果匹配的情况下确定不存在攻击以及在比较结果不匹配的情况下确定存在攻击。
换句话说，从攻击者的观点看，如果第一和第二加密计算两者都能够被攻击而产生相同的错误，由于比较过程的结果随后会匹配，就能使得IC芯片确定不存在攻击。在这种情况下，IC芯片11实现之前，攻击者会获得机密信息在。但是，由于采用一次统计难以连续生成相同的两个差错，而且机密信息仅仅由于一次差错结果而遭到泄漏的情况极为罕见。因此，尽管在攻击被IC芯片11检测到多次的同时，攻击者通常会坚持不断地重复多次攻击。
因此，一旦在安全级别1的状态检测到攻击，如故2的中心附图中所示的，IC芯片11就将安全级别提升到2并增加加密计算的重算数量到2。即，IC芯片11执行第一加密计算之后，IC芯片11还执行第二加密计算和第三加密计算作为其重算。而且，IC芯片11执行比较第一到第三加密计算的三个计算结果的比较过程，并在所有三个计算结果匹配的情况下确定不存在攻击以及在从三个计算结果选择的任意两个计算结果的组合中即使有一个组合不匹配的情况下就确定存在攻击。
换句话说，从攻击者的观点看，如果使得IC芯片11确定不存在攻击，那么对于安全级别1而言，连续生成的相同差错的数量为2，对于安全级别2而言，这种数量就增加到3。采用这种方式，如果安全级别从1改变到2，重算数量就从2增加到3，因此，攻击的难度(即获取机密信息失败的可能性)就会变高。
而且，如图1的右边的附图所示，一旦在安全级别2的状态下检测到攻击，IC芯片11就将安全级别提升到3并将加密计算的重算数量增加到3。即，在IC芯片11执行第一加密计算之后，IC芯片11还执行第二到第四加密计算作为其重算。而且，IC芯片11执行比较第一到第四加密计算的四个计算结果的比较过程，并在所有四个计算结果匹配的情况下确定不存在攻击以及在从四个计算结果选择的任意两个计算结果的组合中即使有一个组合不匹配的情况下就确定存在攻击。
换句话说，从攻击者的观点看，如果使得IC芯片11确定不存在攻击，那么对于安全级别2而言，连续生成的相同差错的数量为3，对于安全级别3而言，这种数量就增加到4。采用这种方式，如果安全级别从2改变到3，重算数量就从3增加到4，因此，攻击的难度(即获取机密信息失败的可能性)就会变高。
采用这种方式，安全级别在每次检测到攻击时增加，因为重算数量增加这样的量，因此，攻击难度增加并且取机密信息失败的可能性降低。
再次，显而易见，每次安全性提升时重算数量增加的量并不限于1，并且可以采用任意量。
另一方面，如果重算数量增加，IC芯片11的处理速度降低这样的量。因此，在满足预定条件时的情况下，IC芯片11通过降低重算数量来抑制其自身处理速度的降低。因此，作为预定的条件，可以采用两个条件中的一个或组合。
可以采用从检测到攻击开始经过预定时间量的条件作为第一条件。即，例如随着每经过30分钟第一条件被视为满足，就将重算数量降低1。
可以采用调整过程执行已经成功的条件作为第二条件。即，在当调整过程，例如，根据在相互验证过程中相互验证命令的处理，已经成功时的情况下，其被视为该条件得以满足，并且重算数量降低1。因此，调整过程不限于相互验证命令的执行，并且可以执行例如IC芯片11执行的各种其它过程，诸如根据重算数量初始命令的过程。
采用这种方式，能够在预定条件得以满足诸如第一和第二条件时的情况下通过降低重算数量来抑制IC芯片11的处理速度。在此，预定条件不限于上述第一和第二预定条件。
在这种第一和第二条件中，下面将描述第一条件的细节。
对于恒定地提供电力的装置，便于基于安装在该装置中的时钟计数器能计量预定时间量。不过，对于相关领域的IC卡，由于仅在IC靠近读取器-写入器等是才供应电力，因此极难计量预定的时间量。
因此，安装了根据本实施例的IC芯片11的IC卡被配置为能够通过使用内置的电容器的充电和放电时间测量预定时间量而采用第一预定条件
充电和放电电路安装在本实施例的IC卡上，该电路被设计成能够测量预定时间量。将使用图3A和3B以及4描述使用这种充电和放电电路的预定时间量的测量
[预定时间量的测量]
图3A和3B是描述安装在在本实施例的IC卡上的充电和放电电路的原理的示意图。
图3A是在电容器被靠近的读取器-写入器等充电时的情况下充电和放电电路41的等效电路示意图。
充电和放电电路41是CR电路，配置有电容器C和电阻R1和R2。即，电容器C和电阻R2的平行连接外，一端接地而输入端子连接到另一端。当IC卡靠近读取器-写入器等时，出现电源Er连接到输入端子并且输入端子与电阻R1的一段连接的状态，换句话说，出现一种与经由电阻R1连接输入端子输出端子的虚拟切换器42开启(ON)的状态等效的状态。在这种情况下，读取器-写入器等提供的电力(等效电路中的电源Er提供的电力)被用来对电容器C充电，并因此，积累预定电荷量Q的电荷。
图3B是在电容器被远离开的读取器-写入器等放电时的情况下充电和放电电路41的等效电路示意图
如果读取器-写入器等移动离开IC卡，如图3B所示，会出现一种与经由电阻R1连接输入端子输出端子的虚拟切换器42断开(OFF)的状态等效的状态。在这种情况下，积累在电容器C中的预定电荷量Q的电荷被放电到输出端子侧。
图4是在充电和放电期间图3的等效电路的电容器C的电荷量的时间图。
在图4中，垂直轴线表示电容器C的电荷量，而水平轴线表示时间。
卡被携带靠近读取器-写入器等以及虚拟切换器被切换到开启(ON)的状态时，虚拟切换器的时候，即，对电容器C充电开始的时间，是参考时间0。
如图4所示，一旦在参考时间0时对电容器C开始充电，电荷量随后立即上升并达到电荷量Qmax。在这种状态下，如果IC卡移动离开读取器-写入器，就开始放电并且电荷量下降。
因此，在该实施例中，充电和放电电路41被设置使得从放电开始到(由于充电时间极短，如果被忽略，则时间为0)电荷量变得小于预定阈值L的时刻t1的时间Tr成为上述预定时间量，例如30分钟。例如，由于充电和放电电路41是CR电路，因此电容器C的放电的相应特征能够被当作主延迟对待，并且如果预定阈值L为电荷量Qmax，的63％的电荷量，直到达到阈值为止所花的时间量Tr则是一个时间恒量，该时间Tr能够通过电容器C和电阻R2的静电电容的电阻值的乘积(product)而容易的确定。换句话说，设计者能够容易地设计t充电和放电电路41的电容器C的静电电容以及电阻R2的电阻值，使得时间Tr成为一个预定时间量(例如30分钟)。在此，这种阈值L和预定时间量仅仅是举例。
由于能够以这种方式测量预定时间量的充电和放电电路41安装在本实施例的IC卡上，可以采用用于在一次攻击结束后减少重算数量的第一条件。即，从充电和放电电路41检测到攻击开始测量预定时间量，本实施例的IC卡认为第一条件已经满足并将重算数量减少1。
CPU的功能配置实例
图5是图释图1中的CPU 28的功能中用来实现用于逐步地调节安全措施的强度的各种功能的功能配置实例的示意图。
CPU 28包括电源激活单元61、强度确定单元62、主处理单元63、攻击检测单元64、强度调节单元65、充电和放电单元66、操作停止单元67、电荷量检测单元68、调整过程单元69、调整过程监测单元70。
电源激活单元61在IC卡靠近读取器-写入器等时虚拟地激活电源并在IC卡移动离开读取器-写入器等时虚拟地断开电源。在此，虚拟地激活电源是使得充电和放电电路41起到图3A中所示的等效电路的作用。另一个方面，虚拟地断开电源是充电和放电电路41起到图3B中所示的等效电路的作用。
强度确定单元62将重算数量确定为设置在IC卡上的安全措施的强度。
主处理单元63接收IC芯片11将要执行的过程的命令，并执行该过程。
攻击检测单元64检测对IC芯片11的攻击。即，攻击检测单元64根据如上所述的检测攻击的第一到第三检测技术至少一个检测技术检测对IC芯片11的攻击。
强度调节单元65执行安全措施的强度的调节。即，增加或降低重算数量的调节。
充电和放电单元66等效于图3中的充电和放电电路41，并在电源受到电源激活单元61虚拟激活的时候开始对电容器C充电，并且在电源被电源激活单元61虚拟断开时开始电容器C的放电。
激活停止单元67执行控制以停止CPU 28的操作，尤其是主处理单元63的操作。
电荷量检测单元68通过检测充电和放电单元66(即，图3中的充电和放电电路41)的电容器C的电荷量并比较该电荷量与预定阈值L来确定用于减少重算数量的第一条件是否已经得到满足。即，电荷量检测单元68确定第一条件否已经得到满足以及当电荷量检测单元68确定电容器的电荷量小于预定阈值L时已经经过了预定时间量。
调整过程单元69执行被采用为用于减少重算数量的第二条件的调整过程。作为这种调整过程，能够采用诸如例如相互验证命令或重算数量初始化命令的执行的过程。
调整过程监测单元70监测调整过程单元69执行的调整过程是否已经成功。
下面，将描述CPU 28在第一条件，即从检测到攻击开始已经经过预定时间量，被采用作为用于减小重算数量预定条件是执行的(以下称之为第一安全措施强度调节过程)
第一安全措施强度调节过程
图6是图释开始第一安全措施强度调节过程的状态的示意图。
当包括IC芯片11的非接触式IC卡81被带入接近读取器-写入器82时，IC卡81通过电磁感应接收电力的供应。然后还是图7所示的第一安全强度调节过程。
图7是描述第一安全措施强度调节过程的的流程图。
在步骤S11中、电源激活单元61使用读取器-写入器82供应的电力虚拟地激活电源。
强度确定单元62在步骤S12处确定重算数量是否为初始值。在此，处于使用图2所描述的安全级别1的重算的数，即，1，被采用为重算数量的初始值。
在重算数量不是1的情况下，步骤S12被确定为否(NO)，并且过程前进到步骤S20。因此，步骤S20以及之后的步骤将在之后描述。
另一个方面，在重算数量是初始值1的情况下，步骤S12确定为是(YES)并且过程前进到步骤S13。即，在迄今还没有检测到攻击或在由于重算数量返回到在检测到攻击之后再后面描述的步骤S21中初始值而还没有重新检测到攻击的情况下，步骤S12被确定为是，并且过程前进到步骤S13
主处理单元63在步骤S13中处于命令等待状态。即，主处理单元63等待将从读取器-写入器82发送来的命令。
主处理单元63在步骤S14中确定是否收到命令。
在还没有收到命令的情况下，将步骤S14确定为否，过程返回到步骤S13，并且之后重复该过程。即重复步骤S13和S14的循环过程直到接收到命令为止。
在之后接收到命令的情况下，步骤S14被确定为是，并该过程前进到步骤S15
主处理单元63在步骤S15中执行所接收到的命令。
攻击检测单元64在步骤S16是否已经检测到攻击。攻击检测单元64通过上述第一到第三检测技术常识检测对IC芯片11的攻击。
在没有检测到攻击的情况下，步骤S16被判断为否，该程返回到步骤S13，并且之后重复该过程。即重复步骤S13到S16的循环过程直到检测到攻击为止.
在检测到攻击的情况下，步骤S16被判断为是，该过程前进到步骤S17
强度调节单元65在步骤S17中奖重算数量增加1。即，强度调节单元65通过将重算数量从初始值1增加到2而提升安全措施的强度。
在步骤S18中，充电和放电单元66对电容器充电。即，充电和放电单元66对电容器充电以便测量从检测到攻击开始经过的预定时间量。
操作停止单元67在步骤S19停止IC芯片11的操作。
在这样做时，第一安全措施强度调节过程结束。
另一个方面，在重算数量不是初始值的情况下，步骤S12被判断为否，并且该过程前进到步骤S20。即，由于在检测到攻击并且重算数量增加之后在IC卡被带入靠近读取器-写入器等时第一安全措施强度调节过程开始，在这种情况下重算数量被确定为不是初始值1，即，步骤S12被判断为否，并且该过程前进到步骤S20，
在步骤S20中电荷量检测单元68确定电容器的电荷量是否小于阈值L。即，电荷量检测单元68确定从检测到攻击开始是否经过了预定时间量。
在电容器的电荷量还没有低于阈值L的情况下，即，从最后检测到攻击开始没有经过预定时间量的情况下，步骤S20被判断为否，并且该过程前进到步骤S13。即在重算数量没有减少的同时开始主过程。
另一方面，在电容器的电荷量小于阈值L的情况下，即，在从最后检测到攻击开始已经经过预定时间量的情况下，步骤S20被判断为是，并且该过程前进到步骤S21。
在步骤S21中，强度调节单元65使得重算数量减少1。例如，在当重算数量在步骤S12点处为3时的情况下，强度调节单元65使得重算数量从3减少到2。而且，例如，在当重算数量在步骤S12点处为2时的情况下，强度调节单元65使得重算数量从2减少到1。
在步骤S22中，强度确定单元62确定重算数量是否已经回复到初始值。
在重算数量已经回复到初始值1的情况下，步骤S22被确定为是并且该过程前进到步骤S13。
另一个方面，在重算数量没有回复到初始值1的情况下，步骤S22被确定为否，并且该过程前进到步骤S23。例如，在当重算数量在步骤S12点处为3时的情况下，由于重算数量步骤S21的过程而成为2，在步骤S22中，强度确定单元62确定重算数量没有回复到初始值。
在步骤S23中，充电和放电单元66对电容器充电，即，充电和放电单元66再对电容器充一次电，以便重置经过预定时间量的测量。
随后该过程前进到步骤S1。由于步骤S13到S16的过程被重复，因此省略对该过程的描述。
在步骤S17中，强度调节单元65增加重算数量。即，即使在正测量到经过预定时间量的同时在步骤S23的过程中电容器被充电以及检测到攻击的情况下重算数量也增加。
在步骤S218，充电和放电单元66对电容器充电，即，在正测量到经过预定时间量的同时检测到攻击的情况下，充电和放电单元66对电容器充电以便测量从最后检测到攻击开始经过的时间量。
在步骤S19中，操作停止单元67阻IC芯片11中的操作。
在这样做的时候，结束第一安全措施强度调节过程。
在此，对电容器充电的步骤S18的过程可在步骤S14内的执行命令的过程中执行。在这样做时，在电容器充电器件，电力的供应被攻击者停止，并且能够避免重算数量由于没有等待经过预定时间量而恢复到初始值。
接着，将采用图8描述CPU 28在第二条件，即调整过程的执行已经成功的条件，被采纳作为用于减少重算数量的预定条件(以下称之为第二安全措施强度调节处理)时的情况下执行的过程。
第二安全措施强度调节处理
图8是图释其中开始第二安全措施强度调节处理的状态的示意图。
当包括IC芯片11的非接触式IC卡81被携带靠读取器-写入器82时，IC卡81通过电池感应从读取器-写入器82接收电力供应。之后开始图8所示的第二安全强度调节过程。
当IC卡81被携带靠近读取器-写入器82时，开始第二安全措施强度调节处理。
在步骤S31中，电源激活单元61使用从读取器-写入器82供应的电力虚拟机或电源。
在步骤S32中，主处理单元63处于命令等待状态。即，主处理单元63等待读取器-写入器82发送来的命令。
在步骤S33中，主处理单元63确定是否已经收到命令。
在还没有已经收到命令的情况下，步骤S33被判断为否，并且该过程返回到步骤S32，并且之后重复那些过程。即重复步骤S32到S33的循环过程直到接收到命令为止。
在接收到命令是，步骤S33被判定为是，并且该过程前进到步骤S34。
在步骤S34中，主处理单元63确定所接收到的命令是否为调整过程命令。
在所接收到的名师不是用于调整过程的命令的情况下，步骤S34被判定为否，并且该过程前进到步骤S35。
在步骤S35中，主处理单元63执行所接收到的命令。之后该过程前进到步骤S39，在此，后面将描述步骤S39及其之后的过程。
另一方面，在步骤S34中所接收到的命令是用于调整过程的命令的情况下，判定为是，并且该过程前进到步骤S36。
在步骤S36中，调整过程单元69执行用于调整过程的命令。
在步骤S37中，调整过程监测单元70确定调整过程的执行是否已经成功。
调整过程的执行成功的情况下，在步骤S37判定为是，并且该过程前进到步骤S38。
在步骤S38中，强度调节单元65使得重算数量恢复到初始值1。之后该过程返回到步骤S32并且之后重复该过程。即，重复步骤S32到S38的循环过程直到调整过程的执行不成功为止。
之后，在调整过程的执行成功的情况下，步骤S37被判定为否，并且该过程前进到步骤S39。
在步骤S39中，攻击检测单元64确定是否已经检测到攻击。即，攻击检测单元64通过上述第一到第三检测技术等尝试检测对IC芯片11的攻击。
在没有检测到攻击的情况下，步骤S39被判定为否。该过程返回到步骤S32，并且之后重复该过程。即重复步骤S32到S39的循环过程直到检测到攻击为止。
在之后检测到攻击的情况下，步骤S39被判定为是，并且该i过程前进到步骤S40.。
在步骤S40中，强度调节单元65将重算数量增加1。即，强度调节单元65通过重算数量增加1而提升安全措施的强度。
在步骤S41中，操作停止单元67阻止IC芯片11的操作。
通过这样做，终止第二安全措施强度调节处理。
如上所述，根据第一实施例，由于重算数量每次在检测到攻击时增加，安全级别因此增加，攻击的难度也增加，并且攻击者能够获得机密信息的可能性降低。而且，由于重算数量在预定条件得到满足请情况下下降，因此处理速度得到维持。
2.第二实施例。
根据第一实施例，重要过程的重算被采纳为安全措施，并且在提升安全措施的强度的情况下，重要过曾的重算数量被增加。不过，安全措施不不仅仅限于重要过程的重算，并且采纳另一种安全措施或采纳其组合也是可能的。这样所，与安全措施仅仅是重要过程的重算的情况相比，安全措施强度得到进一步提升。
安全措施的类型和强度
图9是描述安全措施的类型和强度之间的关系的示意图。
如图9所示，重算重要过程、定时抖动(timing jitter)的插入、伪计算(dummycalculation)、直到安全措施的强度降低为止的时间量、以及成功的调整过程的数量能够被采纳为安全措施的类型。
在重算时，执行与IC芯片11执行的预定计算相同的计算，并且核实两个计算结果匹配的比较过程的结果。通过增加重算数量能够使得比较过程的结果匹配变难。在通过增加重要过程的重算数量提升安全措施的强度的情况下，能够使得攻击获取机密信息在提示比较过程的结果匹配之前更难。
定时抖动是在时间定时方面的波动，并且该处理时间能够通过插入定时抖动而随机化。因此，在通过增加定时抖动的插入量提升安全措施的强度的情况下，能够使得目标为关键点的攻击更困难。
伪计算是与IC芯片11通常执行的预定计算不同的计算，通过随机地插入伪计算，通常执行的计算的定时变得难以估算。因此，在通过插入伪计算提升安全措施的强度的情况下，能够通过测量执行计算的时间使得攻击获取机密信息更难。
直到安全措施的强度被降低为止的时间量是在第一实施例中逐步降低安全措施的强度的情况下被采纳为第一条件的“经过预定时间量”的预定量。即，经典电容C和电阻器R的电阻值的乘积(product)被设置成使得直到充电和放电电路41的电容器C的电荷量变得小于预定阈值L为止的时间量成为预定时间量。通过延长直到安全措施的强度被降低为止的时间量，能够维持安全措施的强度较高的状态。因此，在提升安全措施的强度的情况下，通过延长直到安全措施的强度被降低为止的时间量，能够延长在其间攻击更难的时间量。
成功的调整过程的数量是在第一实施例中逐步地降低安全措施的强度的情况下被采纳为第二条件的“调整过程的执行成功”的次数。通过增加成功的调整过程的数量能够使得用于降低f安全措施的强度的条件更严格。因此，在提升安全措施的强度的情况下，能够通过增加成功的调整过程的数量来维持其中攻击更难的状态。
如上所述，每次在检测到攻击时，所描述的多个安全措施的强度被单一地或多个组合并被逐步地调节。
例如，如图9所示，在安全级别1(即，当处于没有检测到攻击的正常情况时，)，重算数量为1，定时抖动的插入量为10％，伪计算的插入为无。
直到安全措施的强度被降低为止的时间量是10分钟，并且成功的调整过程的数量为1。
在安全级别2(即，当所检测到的攻击的累计数量为1)，重算数量为2，定时抖动的插入量为20％，伪计算的插入为无。
直到安全措施的强度被降低为止的时间量为30分钟，并且成功的调整过程的数量为2.
在安全级别3(即，当所检测到的攻击的累计数量为2)，重算数量为3，定时抖动的插入量为30％，伪计算的插入为有。
直到安全措施的强度被降低为止的时间量为60分钟，并且成功的调整过程的数量3.
接着，将使用图10描述在第一条件(即从检测到攻击开始已经经过了预定时间量的条件)被采纳为在多个安全措施以这样的方式被组合的情况下降低安全级别的情况下的过程(以下称之为第三安全措施强度调节过程)。
而且，将使用图11描述在第二条件(即，调整过程的执行已经成功的条件)被采纳为在多个安全措施以这样的方式被组合的情况下降低安全级别的情况下的过程(以下称之为第四安全措施强度调节过程)。
首先，将使用图10描述在第一条件，即，从检测到攻击开始已经经过预定时间量的条件，被采纳为降低安全级别的情况下的第三安全措施强度调节过程。
第三安全措施强度调节过程
图10是描述第三安全措施强度调节过程的流程的流程图。
第三安全措施强度调节过程的每个过程基本上与图7中第一安全措施强度调节过程的每个过程相同。因此，将省略相同过程的描述以避免重复，并且仅仅描述那些不同的过程。
在步骤S51中，电源激活单元61通过读取器-写入器82供应的电力虚拟激活电源。
在步骤S52中，强度确定单元62确定安全级别是否为初始值。在此，安全级的别初始值为1.
在安全级别的初始值不为1的情况下，在步骤S52中判断为否并且该程前进到步骤S60。在此，步骤S60及之后的过程将在后面描述。
另一个方面，在安全级别的初始值为1的情况下，在步骤S52中判断为是并且该过程前进到步骤S53。
在步骤S53中，主处理单元63为命令等待状态。由于之后的步骤S54到S56的过程与图7的步骤S14到S16的过程相同，因此省略其描述以避免重复。
在步骤S56中在攻击检测单元64检测到攻击的情况下，在步骤S57中，强度调节单元65提升安全级别。即，强度调节单元65将安全级别从1提升到2、将重算数量设置为2、将定时抖动的插入量设置为20％、以及将伪计算插入设置为无。
由于步骤S58及之后步骤的过程与图7的步骤S18之后步骤的过程相同，因此省略其描述以避免重复。
另一方面，在步骤S52中，在安全级别的初始值不是1的情况下，判断为否，并且该过程前进到步骤S60。即，如果在检测到攻击并且安全级别得到提升之后IC卡81被带入靠近读取器-写入器82等，第三安全措施强度调节过程再次开始。在这种情况下，确定安全级别不是初始值1，即在步骤S52中判断为否，并且该过程前进到步骤S60。
在步骤S61中，电荷量检测单元68确定电容器的电荷量是否小于阈值L。
在电容器的电荷量不低于阈值L的情况下，在步骤S60中判断为否，并且该过程前进到步骤S53。
另一方面，在电容器的电荷量小于阈值L的情况下，在步骤S60中判断为是，并且该过程前进到步骤S61。
在步骤S61中，强度调节单元65将安全级别下降1。例如，在步骤S52的点处在安全级别为3的情况下，强度调节单元65将安全级别从3下降到2。而且，例如，在步骤S52的点处在安全级别为2的情况下，强度调节单元65将安全级别从2下降到1。
在步骤S62中，强度调节单元62确定安全级别是否恢复到初始值。
在安全级别已经恢复到初始值1的情况下，在步骤S61中判断为是并且该过程前进到步骤S53。
另一方面，在安全级别还没有恢复到初始值1的情况下，在步骤S61中判断为否并且该过程前进到步骤S62。例如，在步骤S52的点处在安全级别为3的情况下，因为安全级别由于步骤S60的过程而成为2，强度确定单元62在步骤S62中确定安全级别还没有恢复到初始值。
将省略步骤S63及之后步骤的过程的描述以避免重复。
如上所述执行第三安全措施强度调节过程。
接着，利用图11描述在第二条件，即，调整过程的执行已经成功的条件，被采纳为用于降低安全级别的条件的情况下的第四安全措施强度调节过程。
第四安全措施强度调节过程
图11是描述第四安全措施强度调节过程的流程的流程图。
第四安全措施强度调节过程的每个过程基本上与图8中的第二安全措施强度调节处理的每个过程相同。因此，相同过程的描述将被省略以避免重复，并且仅仅描述那些不同的过程。
在步骤S71中，一旦电源激活单元61通过读取器-写入器82同应的电力虚拟激活电源，在步骤S72中，主处理单元63就处于命令等待状态。
由于步骤S72到随后的S75的过程与图8的步骤S32到S35的过程相同，因此省略其描述以避免重复。
在步骤S74中，在主处理单元63接收到用于调整过程的命令的情况下，在步骤S76中，调整过程单元69执行调整过程请求默认次数。即，在安全级别为2的情况下调整过程被执行两次，而在安全级别为3的情况下调整过程被执行三次。
在步骤S77中，调整过程监测单元70确定调整过程的执行是否成功了调整次数。
在调整过程的执行已经成功了调整次数的情况下，在步骤S77中判断为是，并且该过程前进到步骤S78。
在步骤S78中，强度调节单元65将安全级别恢复到初始值1。随后过程返回到步骤S72并且之后重复该过程。即，重复从步骤S72到S78的循环过程直到调整过程的执行不成功调整次数为止。
在调整过程的执行不成功调整次数的情况下，在步骤S77中判断为否，并且该过程前进到步骤S79。
在步骤S79中，攻击检测单元64确定是否已经检测到攻击。即，攻击检测单元64通过上述第一到第三检测技术尝试检测对IC芯片11的攻击。
在没有检测到攻击的情况下，在步骤S79中判定为否，该过程返回到步骤S72，并之后重复该过程。即，重复步骤S72到S79的循环过程知道检测到攻击为止。
在检测到攻击的情况下，在步骤S79中判定为是，并且该过程前进到步骤S80。
在步骤S80中，强度调节单元65将安全级别提升1。
在步骤S81中，操作停止单元67阻止IC芯片11的操作。
这样做，终止第四安全措施强度调节过程。
在此，安全措施并不限于此处所描述的实例，并且其任何组合或安全级别的增加和降低量都不限于此处所描述的实例。
如上所述，根据本发明的第二实施例，由于多个安全措施能够组合和采纳，因此安全措施的强度比采用一种安全措施时得到进一步提升。
3.第三实施例
根据第一和第二实施例，每次在检测到攻击或每次在满足预定条件时安全措施的强度都被逐步地调节。不过，安全措施的强度的调节不可以对IC芯片11执行的所有功能执行，而只能对检测攻击的功能执行。
例如，在存在执行加密过程的功能A和执行验证过程的功能B的情况下，用于确定增加重要过程的重算数量的安全级别参数通过该功能分别保持。而且，仅有检测攻击的功能的安全级别参数的值增加1。例如，在仅在功能A上检测到攻击的情况下，仅有功能A保持的安全级别参数的值(Security_Level_A)被增加1。而且，例如，在仅在功能B上检测到攻击的情况下，仅有功能B保持的安全级别参数的值(Security_Level_B)被增加1。在仅在功能A和B两者上检测到攻击的情况下，两个功能保持的安全级别参数的值分别被增加1。
这样做，用于增加重算数量的功能得到限制。因此，能够抑制IC芯片11处理速度的降低并维持可用性。下面将描述作为加密计算的用于增加重算数量的重要过程。
采用这种方式，在仅仅对于检测攻击的功能执行安全措施的强度的调节的情况，使用图12描述CPU 28执行的过程(以下称之为第五安全措施强度调节过程)。
第五安全措施强度调节过程
图12是描述第五安全措施强度调节过程的流程的流程图。
在此，IC芯片11执行的所有功能为功能A和B。
当包括IC芯片11的非接触式IC卡81被携带靠近读取器-写入器82时，IC卡81通过电磁感应从读取器-写入器82接收电力的供应。接着开始图12所示的第五安全强度调节过程。
在步骤S91中，电源激活单元61通过读取器-写入器82供应的电力虚拟激活电源。
在步骤S92中，强度确定单元62确定所有功能的安全级别参数的值是否为初始值。即，强度确定单元62确定作为功能A和B的安全参数的Security_Level_A和Security_Level_B的值两者都为初始值。在此，安全级别参数的初始值为1。
在Security_Level_A和Security_Level_B的值两者都不为初始值1的情况下，在步骤S92中判定为否，并且该过程前进到步骤S102。在此，步骤S102以及之后的步骤的过程将在后面描述。
另一方面，在Security_Level_A和Security_Level_B的值两者都为初始值1的情况下，在步骤S92中判定为是，并且该过程前进到步骤S93。即，在迄今在功能A和B任何一个都还没有检测到攻击的情况下，或者由于检测到攻击的功能的安全级别参数已经由此恢复到初始值而在后面描述的步骤S103中还没有重新检测到攻击的情况下，在步骤S92中判定为是，并且该过程前进到步骤S93。
在步骤S93中，主处理单元63处命令等待状态。即，主处理单元63等待读取器-写入器82发送来的用于执行功能A和B的命令。
在步骤S94中，主处理单元63确定是否已经收到命令。
在没有收到命令的情况下，在步骤S94中判断为否，该过程返回到步骤S93并在之后重复这些过程。即，重复步骤S93和S94的循环过程知道接收到命令。
在后来接收到命令的情况下，在步骤S94中判断为是并且该过程前进到步骤S95.
在步骤S95中，主处理单元63执行所接收到的命令。即，主处理单元63根据所接收到的命令执行功能A和B的过程。
在步骤S96中，攻击检测单元64执行对功能A攻击检测过程。在此，对功能A的攻击检测过程将使用图13进行描述。
在步骤S97中，攻击检测单元64执行对功能B攻击检测过程。在此，对功能B的攻击检测过程将使用图14进行描述。
在此，步骤S96和S97的过程并行执行。
图13是描述对功能A的攻击检测的流程的流程图。
在步骤S121中，攻击检测单元64确定Security_Level_A的值是否为1。
在Security_Level_A的值不为1的情况下，在步骤S121中判定为否并且该过程前进到步骤S128。在此，步骤S128及之后的步骤的过程将在后面描述。
在Security_Level_A的值为1的情况下，在步骤S121中判定为是并且该过程前进到步骤S122.。
在步骤S122中，攻击检测单元64执行第一加密计算。
在步骤S123中，攻击检测单元64执行第二加密计算。即，调整过程单元69在执行第一加密计算之后执行与第一加密计算相同的第二加密计算作为其重算。
在步骤S124中，攻击检测单元64比较过程。即，调整过程监测单元70执行比较第一和第二加密计算的两个计算结果的比较过程。
在步骤S125中，攻击检测单元64确定所有的计算结果是否匹配。
在所有的计算结果匹配的情况下，即，在第一和第二加密计算的两个计算结果匹配的情况下，在步骤S125中判断为是，并且该过程前进到步骤S126。即确定还不存在对功能A的攻击。
在步骤S126中，攻击检测单元64将正常的返回值返回到第五安全措施调节过程。
这样做，结束对功能A的攻击检测过程。即，技术图12的步骤S96的过程并且该过程前进到步骤S97。
另一方面，在不是所有的计算结果匹配的情况下，即，在第一和第二加密计算的两个计算结果不匹配的情况下，在步骤S125中判断为否，并且该过程前进到步骤S127。
在步骤S127中，攻击检测单元64将检测到攻击的返回值返回到第五安全措施强度调节过程.
这样做，结束功能A的攻击检测过程。即，结束图12的步骤S96的过程，并且该过程前进到步骤S97。
另一方面，在Security_Level_A的值不是1的情况下，在步骤S121中判定为否，并且该过程前进到步骤S128。
在步骤S128中，攻击检测单元64确定Security_Level_A是否为2。
在Security_Level_A的值不是2的情况下，在步骤S128中判定为否，并且该过程前进到步骤S134。步骤S134及之后的步骤的过程将在后面描述。
在Security_Level_A的值是2的情况下，在步骤S128中判定为是，并且该过程前进到步骤S129。
在步骤S129中，攻击检测单元64执行第一加密计算。
在步骤S130中，攻击检测单元64执行第二加密计算。即，调整过程单元69在执行第一加密计算了之后执行与第一加密计算相同的第二加密计算作为其重算。
在步骤S131中，攻击检测单元64执行第三加密计算。即，调整过程单元69通过执行与第一加密计算相同的第三加密计算来执行重算。
在步骤S131中，攻击检测单元64执行比较过程。即，调整过程监测单元70执行比较第一到第三加密计算的三个计算结果的比较过程。
在步骤S133中，攻击检测单元64确定所有计算机过是否匹配。
在所有计算结果匹配的情况下，即，在第一到第三加密计算的三个计算结果匹配的情况下，在步骤S133中判定为是并且该过程前进到步骤S126。即确定功能A还没有受到攻击。
在步骤S126中，攻击检测单元64将正常返回值返回到第五安全措施强度调节过程。
这样做，结束对功能A的攻击检测过程。即，结束图12的步骤S96的过程并且过程前进到步骤S97。
另一方面，在不是所有计算结果匹配的情况下，即，在第一到第三加密计算中不是所有三个计算结果都匹配并且确定已经受到攻击的情况下，在步骤S133中判定为否并且该过程前进到步骤S127。
在步骤S127中，攻击检测单元64将检测到攻击的返回值返回到第五安全措施强度调节过程。
这样做，结束对功能A的攻击检测过程。即，图12的步骤S96的过程结束并且过程前进到步骤S97。
另一方面，在步骤S128中的Security_Level_A的值不是2的情况下，即，Security_Level_A的值等于或大于3的情况下，在步骤S128中判定为否并且过程前进到步骤S134。
在步骤S134中，攻击检测单元64执行第一加密计算。
在步骤S135中，攻击检测单元64执行第二加密计算。即，调整过程单元69在执行第一加密计算之后执行与第一加密计算相同的第二加密计算作为其重算。
在步骤S136中，攻击检测单元64执行第三加密计算。即，调整过程单元69通过执行与第一加密计算相同的第三加密计算再一次执行重算。
在步骤S137中，攻击检测单元64执行第四加密计算。即，调整过程单元69通过执行与第一加密计算相同的第四加密计算再一次执行重算。
在步骤S138中，攻击检测单元64执行比较结果。即，调整过程监测单元70用于比较第一到第四加密计算的四个计算结果的比较过程。.
在步骤S139中，攻击检测单元64确定是否所有的计算结果都匹配。
在所有的计算结果都匹配的情况下，即，即，在第一到第四加密计算的四个计算结果匹配的情况下，在步骤S139中判定为是并且该过程前进到步骤S126。即确定功能A还没有受到攻击。
在步骤S126中，攻击检测单元64将正常返回值返回到第五安全措施强度调节过程。
这样做，结束对功能A的攻击检测过程。即，结束图12的步骤S96的过程并且过程前进到步骤S97。
另一方面，在不是所有计算结果匹配的情况下，即，在第一到第四加密计算中不是所有四个计算结果都匹配并且确定已经受到攻击的情况下，在步骤S139中判定为否并且该过程前进到步骤S127。
在步骤S127中，攻击检测单元64将检测到攻击的返回值返回到第五安全措施强度调节过程。
这样做，结束对功能A的攻击检测过程。即，图12的步骤S96的过程结束并且过程前进到步骤S97。
在步骤S97中，攻击检测单元64执行对功能B的攻击检测过程。
图14是描述对功能B的攻击检测的流程的流程图。
对功能B的攻击检测的流程的每个过程基本上都与图13中对功能A的攻击检测的流程的每个过程相同。根据图13中对功能A的攻击检测过程，该过程根据功能A保留的安全级别参数的值(Security_Level_A)被执行。另一方面，图14中对功能B的攻击检测过程，该过程根据功能B保留的安全级别参数的值(Security_Level_B)被执行。因此，将省略对功能B的攻击检测过程的描述以避免重复。
一旦检测到对功能B的攻击，即，结束图12的步骤S97的过程，该过程前进到步骤S98。
在步骤S98中，攻击检测单元64确定是否已经从功能A和B两者接收到正常返回值。
在从功能A和B两者接收到正常返回值的情况下，即，在确定还没有检测到对功能A和B任意一个的攻击的情况下，在步骤S98中判定为是，过程返回到步骤S93，并且之后重复这些过程。即，重复步骤S93和S98的循环过程直到没有从功能A和B中的任意一个接收到正常返回值为止。
之后，在正常返回值不再从功能A和B两者被接收到的情况下，即，在确定存在对功能A和B两者或之一的攻击的情况下，在步骤S98中判定为否，并且过程前进到步骤S99.
在步骤S99中，强度调节单元65将已经接收到检测到攻击的返回值的功能的安全性参数的值增加1。即，强度调节单元65将功能A和B中的接收到检测到攻击的返回值的功能的安全性参数的值增加1。
在步骤S100中，充电和放电单元66对电容器充电。即，充电和放电单元66对电容器充电以便测量从检测到攻击开始经过的预定时间量。
在步骤S101中，操作停止单元67停止IC芯片11的操作。
在这样做时，结束第五安全措施强度调节过程。
在此，在第五安全措施强度调节过程的描述中，描述了一种第一条件被采纳为用于减少重算数量的预定条件的情形。不过，用于减少重算数量的预定条件并不限于上述的实例，并且例如可以采用第二条件。
如上所述，根据第三实施例，由于用于调节安全措施的强度的功能得到限制，因此能够抑制IC芯片11的处理速度的降低以及抑制可用性的损失。
4.第四实施例
根据第三实施例，仅有用于检测攻击的功能的安全措施的强度得到调节。不过，可以对配置正在执行已经被检测到攻击的功能的IC芯片11的组元执行的所有功能进行安全措施的强度的调节。即，仅仅对配置正在执行已经被检测到攻击的功能的IC芯片11的组元调节安全措施的强度。配置IC芯片11的组元是图1中的方块所示的传感器21到内部总线29的每一个组元。
在这种情况下，IC芯片11拥有一个映射表，该映射表表示了所有的功能由那个组元执行。而且，在检测到对预定功能的攻击的情况下，核对(reference)该映射表，并指定正在执行已经检测到攻击的预定功能的IC芯片11的组元。而且，对该组元正在执行的所有功能执行安全措施的强度的调节，在此，调节安全措施的强度的技术并不特别进行限定，并且例如可以采纳第一到第三实施例中使用的技术。
这样做，根据第四实施例，由于调节安全措施的强度的位置收到限制，因此IC芯片11的处理速度的降低得到抑制并且可用性得以维持。
该技术的实施例的程序的应用
上述系列过程可以通过硬件执行，也可以通过软件来执行。
在这种情形下，例如，图15中所示个人计算机可以被采用为上述信息处理装置的至少一部分。
在图15中，CPU 101根据记录在ROM 102中的程序执行各种过程。可替代地，根据从存储单元107加载在RAM 103上的程序执行各种过程。用于CPU 101来执行各种过程等的数据被适当地存储RAM 103中。
CPU 101、ROM 102、以及RAM 103经由总线104彼此连接。输入输出接口105也连接到总线104.
有键盘、鼠标等构成的输入单元106以及由显示器等钩构成的输出单元107连接到输入输出接口105。而且，由硬盘等配置的存储单元108以及有调制解调器、终端适配器等配置的通讯单元输入输出接口105。通讯单元109控制经由包括英特网的网络在其他装置之间执行的通讯。
驱动器110也根据需要连接到输入输出接口105，并且可以适当地装备由磁盘、光盘、磁光盘、半导体存储器等可移除介质。而且，从其上读出的计算机程序根据需要安装在该存储单元108上。
在该系列过程被软件执行的情况下，配置该软件的程序安装在内置专用硬件的计算机或通用计算机中，该通用计算机例如能够通过安装来自网络或记录介质的各种程序而执行各种功能。
如图15所示，包含这种程序的记录介质不仅仅由其上记录有程序并被发布以将程序提供给用户的磁盘(包括软盘)、光盘(包括CD-ROM(紧密盘-只读存储器)以及DVD(数字通用盘))、或磁光盘(包括MD(迷你盘))、或由半导体存储器构成的可移除介质(包介质)211等配置而成，而且可以由其上记录有以一种内置到装置自身中的状态提供给用户的程序的ROM102、包括在存储单元108中的硬盘等配置而成。
在此，在该说明书中，记录在记录介质上的程序的描述把不但包括哪些按照时间序列按顺序执行的过程，而且包括即使这种过程不必要按照时间序列被处理的并行或单独被执行的过程。
本技术的实施例不限于上述那些实施例，并且在不脱离本技术的要旨的情况下可以有各种修改形式。
在此，本技术的实施例可以采纳一下配置：.
(1)信息处理装置，包括：
攻击检测单元，用于检测攻击；以及
强度调节单元，用于每次在攻击检测单元检测到攻击时逐步地提升安全措施的强度。
(2)根据(1)所述的信息处理装置，
其中每次在预定的条件得到满足时强度调节单元逐步地降低安全措施的强度。
(3)根据(1)或(2)所述的信息处理装置，
其中强度调节单元使用重要过程的重算数量的增加、定时抖动的插入量的增加、伪计算的插入、直到恢复到正常模式所花的时间量的增加、以及成功调整过程的数量的增加中的至少之一，来提升安全措施的强度。
(4)根据(1)、(2)、或(3)所述的信息处理装置，
其中所述预定的条件是从攻击检测单元检测到攻击开始已经经过的预定时间量的条件。
(5)根据(1)到(4)所述的信息处理装置，
其中所述预定的条件是调整过程的执行已经成功的条件。
(6)根据(1)到(5)所述的信息处理装置，还包括：
充电和放电单元，在攻击检测单元检测到攻击之后对电容器充电；以及
电荷量检测单元，比较正被充电和放电单元充电的电容器的电荷量与预定阈值，
其中所述预定时间量直到电荷量达到所述预定阈值为止电容器的放电的时间。
(7)根据(1)到(6)所述的信息处理装置，
其中强度调节单元目的在于提升已经由攻击检测单元检测到攻击的功能的安全措施的强度。
(8)根据(1)到(7)所述的信息处理装置，
其中强度调节单元目的在于提升正在执行已经被检测到攻击的功能的信息处理装置的组元执行的所有功能的安全措施的强度。
本技术的实施例可以应用到非接触的IC卡。
本技术包含与2011年3月28日提交到日本专利局的日本优先权专利申请JP2011-069925中披露的主题相关的主题，该专利申请通过引用结合到本申请中。
本领域的技术人员应该理解到，根据设计需要以及其他因素能够想到各种修改形式、组合、子组合以及替代方式，只要它们都在所附权利要求火气等效形式的范围之内。

Claims (8)

1.一种信息处理装置，包括：
攻击检测单元，用于检测对信息处理装置的主动攻击；以及
强度调节单元，用于每次在攻击检测单元检测到攻击时通过逐步地增加重要过程的重算数量来逐步地提升安全措施的强度，
其中每次在预定的条件得到满足时强度调节单元逐步地降低安全措施的强度。
2.根据权利要求1所述的信息处理装置，
其中强度调节单元还使用定时抖动的插入量的增加、伪计算的插入、直到恢复到正常模式为止所花的时间量的增加、以及成功调整过程的数量的增加中的至少之一，来逐步地提升安全措施的强度。
3.根据权利要求1所述的信息处理装置，
其中所述预定的条件是如下条件，从攻击检测单元检测到攻击开始已经经过预定时间量。
4.根据权利要求1所述的信息处理装置，
其中所述预定的条件是如下条件，调整过程的执行已经成功。
5.根据权利要求3所述的信息处理装置，还包括：
充电和放电单元，在攻击检测单元检测到攻击之后对电容器充电；以及
电荷量检测单元，比较正被充电和放电单元放电的电容器的电荷量与预定阈值，
其中所述预定时间量是从放电开始直到电荷量达到所述预定阈值为止电容器的放电的时间。
6.根据权利要求2所述的信息处理装置，
其中强度调节单元目的在于当已经由攻击检测单元检测到攻击时提升安全措施的强度。
7.根据权利要求2所述的信息处理装置，
其中强度调节单元目的在于提升已经被检测到攻击的信息处理装置的组元执行的所有安全措施的强度。
8.一种信息处理方法，包括：
检测对于信息处理装置的主动攻击；以及
通过每次在通过检测攻击过程检测到攻击时通过逐步地增加重要过程的重算数量而逐步地提升安全措施的强度来调节安全措施的强度，
其中每次在预定的条件得到满足时强度调节单元逐步地降低安全措施的强度。
CN201210076593.0A 2011-03-28 2012-03-21 信息处理装置和方法 Active CN102737178B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011069925A JP5776927B2 (ja) 2011-03-28 2011-03-28 情報処理装置及び方法、並びにプログラム
JP2011-069925 2011-03-28

Publications (2)

Publication Number Publication Date
CN102737178A CN102737178A (zh) 2012-10-17
CN102737178B true CN102737178B (zh) 2017-06-09

Family

ID=46929138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210076593.0A Active CN102737178B (zh) 2011-03-28 2012-03-21 信息处理装置和方法

Country Status (3)

Country Link
US (2) US8844037B2 (zh)
JP (1) JP5776927B2 (zh)
CN (1) CN102737178B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3010211B1 (fr) * 2013-09-05 2017-01-13 Morpho Procede de mise en place de moyens de securite dans un dispositif electronique a memoire, et dispositif pour la mise en œuvre dudit procede
JP6340935B2 (ja) * 2014-06-16 2018-06-13 大日本印刷株式会社 Ｉｃチップ、異常検知処理方法、及びプログラム
JP6396119B2 (ja) * 2014-08-26 2018-09-26 株式会社東芝 Ｉｃモジュール、ｉｃカード、及びｉｃカードの製造方法
JP6373690B2 (ja) * 2014-09-05 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置
EP3226168A1 (en) 2016-03-31 2017-10-04 Nxp B.V. Electronic device and protection method
CN106656984B (zh) * 2016-10-31 2019-10-01 美的智慧家居科技有限公司 局域网内设备的安全操控方法、系统及其设备
JP2018101193A (ja) * 2016-12-19 2018-06-28 株式会社東芝 携帯可能電子装置、及びｉｃカード
CN108256319B (zh) * 2016-12-29 2024-02-06 北京中电华大电子设计有限责任公司 一种延时锁止芯片的方法
WO2018148819A1 (en) * 2017-02-15 2018-08-23 Infosec Global Inc. Cryptographic scheme with fault injection attack countermeasure
JP2020009305A (ja) * 2018-07-11 2020-01-16 凸版印刷株式会社 Ｉｃチップ、ｉｃカード及びプログラム
JP2020013249A (ja) * 2018-07-17 2020-01-23 凸版印刷株式会社 Ｉｃチップ及びｉｃカード
EP3663959B1 (en) * 2018-12-06 2021-08-11 Mastercard International Incorporated An integrated circuit, method and computer program
US11321458B2 (en) * 2020-01-28 2022-05-03 Nuvoton Technology Corporation Secure IC with soft security countermeasures
KR102287394B1 (ko) * 2020-12-21 2021-08-06 한국인터넷진흥원 익스플로잇 공격 유형 분류 방법 및 그 장치
CN113569237B (zh) * 2021-07-29 2024-04-02 武汉天喻信息产业股份有限公司 攻击防护方法、装置、设备及可读存储介质
CN114528602B (zh) * 2022-04-22 2022-07-12 广州万协通信息技术有限公司 基于攻击检测行为的安全芯片运行方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101243450A (zh) * 2005-08-19 2008-08-13 Nxp股份有限公司 具有非易失性存储模块的电路布置和用于在所述非易失性存储模块上登记攻击的方法
US7590880B1 (en) * 2004-09-13 2009-09-15 National Semiconductor Corporation Circuitry and method for detecting and protecting against over-clocking attacks

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428687A (en) * 1990-06-08 1995-06-27 James W. Fosgate Control voltage generator multiplier and one-shot for integrated surround sound processor
KR0158616B1 (ko) * 1995-07-10 1999-01-15 김광호 자동 제어 녹음 회로 오동작 방지 회로가 부가된 녹음/재생 제어 신호 발생장치
JP3590702B2 (ja) * 1995-11-16 2004-11-17 富士写真フイルム株式会社 サーマルヘッドの抵抗データ測定方法及び装置並びにこれを備えたサーマルプリンタ
JPH10154976A (ja) * 1996-11-22 1998-06-09 Toshiba Corp タンパーフリー装置
US5898711A (en) * 1997-05-15 1999-04-27 Vlsi Technology, Inc. Single event upset detection and protection in an integrated circuit
GB9724739D0 (en) * 1997-11-25 1998-01-21 Philips Electronics Nv Digital to analogue converter and method of operating the same
KR100284780B1 (ko) * 1998-04-20 2001-03-15 윤종용 위상 동기 루프 회로의 위상 락 검출 회로
US6275942B1 (en) * 1998-05-20 2001-08-14 Network Associates, Inc. System, method and computer program product for automatic response to computer system misuse using active response modules
US7430670B1 (en) * 1999-07-29 2008-09-30 Intertrust Technologies Corp. Software self-defense systems and methods
US6188615B1 (en) * 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
US6671821B1 (en) * 1999-11-22 2003-12-30 Massachusetts Institute Of Technology Byzantine fault tolerance
US6507913B1 (en) * 1999-12-30 2003-01-14 Yeda Research And Development Co. Ltd. Protecting smart cards from power analysis with detachable power supplies
US6587970B1 (en) * 2000-03-22 2003-07-01 Emc Corporation Method and apparatus for performing site failover
US7281031B1 (en) * 2000-03-22 2007-10-09 Emc Corporation Method and apparatus for providing additional resources for a host computer
US7054443B1 (en) * 2000-03-27 2006-05-30 Microsoft Corporation System and method for protecting digital goods using random and automatic code obfuscation
JP2001338302A (ja) * 2000-05-29 2001-12-07 Nikon Corp 監視装置
US6922696B1 (en) * 2000-05-31 2005-07-26 Sri International Lattice-based security classification system and method
DE10061998A1 (de) * 2000-12-13 2002-07-18 Infineon Technologies Ag Kryptographieprozessor
DE10061997A1 (de) * 2000-12-13 2002-07-18 Infineon Technologies Ag Kryptographieprozessor
FR2819070B1 (fr) * 2000-12-28 2003-03-21 St Microelectronics Sa Procede et dispositif de protection conte le piratage de circuits integres
US20020199111A1 (en) * 2001-02-16 2002-12-26 Clark Dereck B. Methods and apparatus for preventing reverse-engineering of integrated circuits
US6462657B1 (en) * 2001-06-14 2002-10-08 Trw Inc. Intrusion detection apparatus having a virtual capacitor
US7801828B2 (en) * 2001-07-06 2010-09-21 Candella George J Method and system for detecting identity theft in non-personal and personal transactions
JP2003085139A (ja) * 2001-09-10 2003-03-20 Mitsubishi Electric Corp 侵入検知管理システム
JP2003296680A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd データ処理装置
FR2838262B1 (fr) * 2002-04-08 2004-07-30 Oberthur Card Syst Sa Procede de securisation d'une electronique a acces crypte
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
IL165468A0 (en) * 2002-06-04 2006-01-15 Nds Ltd Prevention of tampering in electronic devices
GB0221240D0 (en) * 2002-09-13 2002-10-23 Koninkl Philips Electronics Nv Current source for cryptographic processor
FR2844896A1 (fr) * 2002-09-19 2004-03-26 St Microelectronics Sa Alimentation d'un circuit de traitement asynchrone de donnees
US7540028B2 (en) * 2002-10-25 2009-05-26 Intel Corporation Dynamic network security apparatus and methods or network processors
JP3838972B2 (ja) * 2002-12-25 2006-10-25 Ｎｅｃエレクトロニクス株式会社 周波数検出回路及びデータ処理装置
JP3943524B2 (ja) * 2003-05-14 2007-07-11 太陽誘電株式会社 電源装置
US7295831B2 (en) * 2003-08-12 2007-11-13 3E Technologies International, Inc. Method and system for wireless intrusion detection prevention and security management
CN100432889C (zh) * 2003-09-12 2008-11-12 Rsa安全公司 提供断开鉴别的系统和方法
WO2005029704A1 (en) * 2003-09-17 2005-03-31 The Regents Of The University Of California A dynamic and differential cmos logic with signal-independent power consumption to withstand differential power analysis
US8165297B2 (en) * 2003-11-21 2012-04-24 Finisar Corporation Transceiver with controller for authentication
FI20040085A (fi) * 2004-01-21 2005-07-22 Nokia Corp Menetelmä älykkään kellokontrollerin käyttämiseksi digitaalisten oikeuksien hallinnassa
DE602005018457D1 (de) * 2004-02-24 2010-02-04 Nxp Bv Verfahren und Einrichtung zum Schützen einer integrierten Schaltung mittels Einbrucherkennung durch Monte-Carlo-Analyse
WO2005112263A2 (en) * 2004-05-14 2005-11-24 Universite Catholique De Luovain Low swing current mode logic family
EP1612639A1 (en) * 2004-06-30 2006-01-04 ST Incard S.r.l. Method for detecting and reacting against possible attack to security enforcing operation performed by a cryptographic token or card
EP1779345A2 (en) * 2004-07-29 2007-05-02 Intelli7, Inc. System and method of characterizing and managing electronic traffic
US7430607B2 (en) * 2005-05-25 2008-09-30 Microsoft Corporation Source throttling using CPU stamping
CN1917426B (zh) * 2005-08-17 2010-12-08 国际商业机器公司 端口扫描方法与设备及其检测方法与设备、端口扫描系统
US7716502B2 (en) * 2005-08-24 2010-05-11 Radu Muresan Current flattening and current sensing methods and devices
WO2007048430A1 (en) * 2005-10-28 2007-05-03 Telecom Italia S.P.A. A method for scalar multiplication in elliptic curve groups over binary polynomial fields for side-channel attack-resistant cryptosystems
FR2894757B1 (fr) * 2005-12-13 2008-05-09 Viaccess Sa Procede de controle d'acces a un contenu embrouille
US20070169204A1 (en) * 2006-01-17 2007-07-19 International Business Machines Corporation System and method for dynamic security access
WO2007088796A1 (en) * 2006-01-31 2007-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7975036B2 (en) * 2006-05-11 2011-07-05 The Mitre Corporation Adaptive cross-layer cross-node optimization
EP2050000A2 (en) * 2006-08-04 2009-04-22 Yeda Research And Development Co. Ltd. At The Weizmann Institute of Science Method and apparatus for protecting rfid tags from power analysis
US8806219B2 (en) * 2006-08-23 2014-08-12 Red Hat, Inc. Time-based function back-off
US20080126766A1 (en) * 2006-11-03 2008-05-29 Saurabh Chheda Securing microprocessors against information leakage and physical tampering
JP4882006B2 (ja) * 2007-01-05 2012-02-22 プロトン ワールド インターナショナル エヌ．ヴィ． 電子回路のリソースへのアクセス制限
US8655939B2 (en) * 2007-01-05 2014-02-18 Digital Doors, Inc. Electromagnetic pulse (EMP) hardened information infrastructure with extractor, cloud dispersal, secure storage, content analysis and classification and method therefor
JP4359622B2 (ja) * 2007-01-22 2009-11-04 富士通株式会社 電子署名プログラム、および電子署名装置
US8151118B2 (en) * 2007-01-29 2012-04-03 Microsoft Corporation Master-slave security devices
US8572735B2 (en) * 2007-03-29 2013-10-29 George Mason Research Foundation, Inc. Attack resistant continuous network service trustworthiness controller
US20090001270A1 (en) * 2007-06-28 2009-01-01 Aleph America RF detector and temperature sensor
WO2009033492A1 (de) * 2007-09-06 2009-03-19 Siemens Entreprise Communications Gmbh & Co. Kg Verfahren und einrichtung zur authentisierung übertragener nutzdaten
US8340223B2 (en) * 2007-10-05 2012-12-25 Nec Corporation Receiver and wireless communication system equipped with the same
FR2924555B1 (fr) * 2007-12-04 2009-11-13 Thales Sa Procede permettant de maintenir a jour les tables de routage d'un reseau de dissemination instable
US8412931B2 (en) * 2007-12-27 2013-04-02 Apple Inc. Techniques for credential strength analysis via failed intruder access attempts
DE102008006301B4 (de) * 2008-01-28 2017-06-08 Infineon Technologies Ag Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung
US20090214023A1 (en) * 2008-02-26 2009-08-27 Al-Somani Turki F Method for elliptic curve scalar multiplication
US8422685B2 (en) * 2008-02-26 2013-04-16 King Fahd University Of Petroleum And Minerals Method for elliptic curve scalar multiplication
JP5100463B2 (ja) * 2008-03-18 2012-12-19 キヤノン株式会社 データ処理装置、その制御方法、プログラム
US8438402B2 (en) * 2008-03-25 2013-05-07 Panasonic Corporation Electronic terminal, control method, computer program and integrated circuit
EP3382934A1 (en) * 2008-04-01 2018-10-03 Nudata Security Inc. Systems and methods for implementing and tracking identification tests
WO2009146199A2 (en) * 2008-04-16 2009-12-03 Deka Products Limited Partnership Systems, apparatus, and methods for the management and control of remotely controlled devices
JP2009289017A (ja) * 2008-05-29 2009-12-10 Sony Corp 情報処理装置および方法、プログラム並びに記録媒体
EP2299590B1 (en) * 2008-07-11 2014-04-02 Clarion Co., Ltd. Acoustic processing device
US8402448B2 (en) * 2008-09-18 2013-03-19 Infineon Technologies Ag Compiler system and a method of compiling a source code into an encrypted machine language code
US20100077472A1 (en) * 2008-09-23 2010-03-25 Atmel Corporation Secure Communication Interface for Secure Multi-Processor System
JP5326804B2 (ja) * 2008-09-29 2013-10-30 富士電機株式会社 力率改善電源装置、該電源装置に用いられる制御回路および制御方法
US8504680B1 (en) * 2008-12-23 2013-08-06 Symantec Corporation Automatically adjusting polling intervals based on remote administrative activity
US8334707B2 (en) * 2008-12-29 2012-12-18 Infineon Technologies Ag Storage circuit with fault detection and method for operating the same
ITTO20090334A1 (it) * 2009-04-28 2010-10-29 St Microelectronics Srl Dispositivo e metodo di protezione da disturbi per un segnale digitale
JP5387144B2 (ja) * 2009-06-01 2014-01-15 ソニー株式会社 誤動作発生攻撃検出回路および集積回路
KR101418962B1 (ko) * 2009-12-11 2014-07-15 한국전자통신연구원 부채널 공격 방지를 위한 보안 장치 및 방법
FR2953960B1 (fr) * 2009-12-14 2012-01-13 Oberthur Technologies Composant electronique apte a detecter des attaques par apport d'energie
US9756076B2 (en) * 2009-12-17 2017-09-05 American Express Travel Related Services Company, Inc. Dynamically reacting policies and protections for securing mobile financial transactions
JP5446922B2 (ja) * 2010-01-25 2014-03-19 ソニー株式会社 電力管理装置、電子機器及び電子機器登録方法
JP2011155323A (ja) * 2010-01-25 2011-08-11 Sony Corp 電子透かし生成装置、電子透かし検証装置、電子透かし生成方法及び電子透かし検証方法
JP5585097B2 (ja) * 2010-01-25 2014-09-10 ソニー株式会社 電力管理装置及び電子機器登録方法
JP2011154410A (ja) * 2010-01-25 2011-08-11 Sony Corp 解析サーバ及びデータ解析方法
JP2011155711A (ja) * 2010-01-25 2011-08-11 Sony Corp 電力管理装置及びゲームコンテンツ提供方法
US8516596B2 (en) * 2010-01-26 2013-08-20 Raytheon Company Cyber attack analysis
US8949674B2 (en) * 2010-01-28 2015-02-03 Drexel University Detection, diagnosis, and mitigation of software faults
US8424072B2 (en) * 2010-03-09 2013-04-16 Microsoft Corporation Behavior-based security system
US8532826B2 (en) * 2010-03-10 2013-09-10 Dell Product L.P. System and method for controlling temperature in an information handling system
EP2367316B1 (en) * 2010-03-12 2017-07-05 STMicroelectronics (Rousset) SAS Method and circuitry for detecting a fault attack
US20110299678A1 (en) * 2010-06-07 2011-12-08 Alexander Roger Deas Secure means for generating a specific key from unrelated parameters
EP2418803A3 (en) * 2010-08-11 2012-06-20 Gilat Satellite Networks, Ltd. Managed network appliance
US20120124669A1 (en) * 2010-11-12 2012-05-17 International Business Machines Corporation Hindering Side-Channel Attacks in Integrated Circuits
KR101725505B1 (ko) * 2010-12-07 2017-04-11 삼성전자주식회사 해킹 검출 장치, 집적 회로 및 해킹 검출 방법
FR2968806B1 (fr) * 2010-12-14 2013-01-18 Oberthur Technologies Securisation de l'alimentation de moyens de commande d'une carte a microcircuit en cas d'attaque
GB2486698B (en) * 2010-12-23 2014-01-15 Wolfson Microelectronics Plc Charge pump circuit
US8390311B2 (en) * 2011-02-08 2013-03-05 Iucf-Hyu (Industry-University Cooperation Foundation Hanvang University) Apparatus for clocked power logic against power analysis attack
WO2012122994A1 (en) * 2011-03-11 2012-09-20 Kreft Heinz Off-line transfer of electronic tokens between peer-devices
US9055100B2 (en) * 2013-04-06 2015-06-09 Citrix Systems, Inc. Systems and methods for HTTP-Body DoS attack prevention with adaptive timeout

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590880B1 (en) * 2004-09-13 2009-09-15 National Semiconductor Corporation Circuitry and method for detecting and protecting against over-clocking attacks
CN101243450A (zh) * 2005-08-19 2008-08-13 Nxp股份有限公司 具有非易失性存储模块的电路布置和用于在所述非易失性存储模块上登记攻击的方法

Also Published As

Publication number Publication date
JP5776927B2 (ja) 2015-09-09
US20150007323A1 (en) 2015-01-01
US8844037B2 (en) 2014-09-23
CN102737178A (zh) 2012-10-17
US9514302B2 (en) 2016-12-06
US20120255005A1 (en) 2012-10-04
JP2012203800A (ja) 2012-10-22

Similar Documents

Publication Publication Date Title
CN102737178B (zh) 信息处理装置和方法
CN105491054B (zh) 恶意访问的判断方法、拦截方法与装置
CN102684881B (zh) 一种动态口令的认证方法和装置
TWI797129B (zh) 智慧卡及用於控制智慧卡之方法
WO2017113380A1 (zh) 一种指纹识别的方法、装置及触摸屏终端
CN105072095B (zh) 一种检测sql注入漏洞的方法及装置
US20070187491A1 (en) Processing Cashless Transactions of Remote Field Assets
EP2404256A2 (en) Smartcard authentication system
CN106462683A (zh) 电子设备和对用户进行认证的方法
CN106874876A (zh) 一种人脸活体检测方法及装置
CN102999862B (zh) 一种订单处理方法、装置及系统、支付装置
US20140138438A1 (en) Reader device, data processing apparatus mounted with the same and genuine/counterfeit judgment method
CN108924150A (zh) 基于反向传播神经网络的边缘侧克隆节点集成检测方法
CN113260995A (zh) 安全时基的频率操纵检测
JP6749307B2 (ja) 遊技機
JP6290574B2 (ja) 遊技機
Zhao et al. FedCom: A byzantine-robust local model aggregation rule using data commitment for federated learning
CN108616527A (zh) 一种面向sql注入漏洞挖掘方法和装置
JP2019088544A (ja) 遊技機
JP2007304949A (ja) 不正使用防止機能つき自動販売機及び自動販売機の不正使用防止方法
CN105335628B (zh) 一种基于可移动存储设备的软件授权方法及装置
CN107346383B (zh) 一种授权方法及系统
JP2014030513A (ja) 遊技システム
JP2019097801A (ja) 遊技機
JP2019097802A (ja) 遊技機

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant