JP2005522912A - 暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法 - Google Patents

暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法 Download PDF

Info

Publication number
JP2005522912A
JP2005522912A JP2003582947A JP2003582947A JP2005522912A JP 2005522912 A JP2005522912 A JP 2005522912A JP 2003582947 A JP2003582947 A JP 2003582947A JP 2003582947 A JP2003582947 A JP 2003582947A JP 2005522912 A JP2005522912 A JP 2005522912A
Authority
JP
Japan
Prior art keywords
subkey
stored
result
key
algorithm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003582947A
Other languages
English (en)
Inventor
ジロー,クリストフ
Original Assignee
オベルトゥル カード システムズ ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オベルトゥル カード システムズ ソシエテ アノニム filed Critical オベルトゥル カード システムズ ソシエテ アノニム
Publication of JP2005522912A publication Critical patent/JP2005522912A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/24Key scheduling, i.e. generating round keys or sub-keys for block encryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

暗号化アクセスを使う電子エンティティをDFAタイプの攻撃から保護する方法に関する。暗号化アルゴリズムの一部をなす巡回プロセスの選択されたステップの計算結果(リザルト、Rm、Kn)を記憶し、少なくとも前記巡回プロセスの少なくとも1部を再実施し、前記記憶したものに対応する新リザルトを再計算する。前記2つのリザルトを比較し、両者が異なる場合は、暗号文(MC)の送出を禁止するものである。

Description

本発明は、暗号化されたアクセスを使う電子的エンティティ、例えば、ICカード、のセキュリティ化方法に関する。殊に、DFA(Differential Fault Analysis)という周知の攻撃を、検知する方法を改良することを目的とする。本発明は、殊に、AES又はDESのような、周知のアルゴリズムを保護することを目的とするものである。
暗号化されたアクセスを使う電子的エンティティ、殊に、ICカードは、DFAと呼ばれる攻撃に対して脆弱である。DFAは、中間算出(resultat intermediaire、以下、中間リザルトという)の値を変えて、暗号アルゴリズムの実行を妨害し(perturber)、正規の暗号文とエラーを有する暗号文との間の差分を処理し、該差分から電子エンティティの秘密キー情報を推理するものである。ICカードの外部環境に影響を与えることにより、エラーを極めて容易に発生できる。例えば、ピーク電圧を発生させたり、カードに(例えば、レーザ光線の)閃光を照射したり、外部クロックの周波数を強制的に変更させたりする等である。
よく用いられるアルゴリズムの中の、DES(Data Encryption Standard)及び、殊に、AES(Advanced Encryption Standard)について述べる。留意することは、この2アルゴリズムAES、DESは、共通に、入力文に対し、「ラウンド(rounds)」と呼ばれる演算群(groupes d’operation)の系列(succession)を応用することである。ラウンドの演算は、一連のサブキー(sous-cles)のコントロールの下で行われる。該サブキーは、初期秘密キー(対象とする電子的エンティティに特定されている)から順次、作成されるものである。不正行為者は、この初期キー(以下Kと呼ぶ)を検出しようとするのである。アルゴリズムの一部は、サブキーの生成に割当てられており、AESの場合、非線形関数Fを使って、キー拡張(extension)プロセスを実行する。該関数は、前記初期キーに応用され、ついで、再度、上記関数を応用して算出したリザルトに応用される。以下、同様に繰り返される。前記サブキーは、初期キーKから算出される中間リザルトの系列から生成される。
現在まで、実際に、AESタイプのアルゴリズムに対して、DFAタイプの攻撃方法を実際使うことはできないと考えられてきた。しかしながら、本発明に基づく研究が、明らかにしたことであるが、DFAタイプの3つの攻撃が、関数Fの応用と最終「ラウンド」の開始端と同期すると、前記入力キーKが128ビットで符号化されている場合、最終サブキーの全オクテットを検出することができるのである。現在、アルゴリズムAESを使用しているほとんどシステムは、入力キーKが128ビットで符号化されている。この情報を知ることにより、入力キーを検出することができる。
本発明は、この種の攻撃に対して、単純で、効果的な撃退法を提供する。
本発明は、暗号化されたアクセスを使う電子的エンティティを保護する方法に関するものであって、前記エンティティは、暗号化アルゴリズムの実行手段を有する。前記手段は、それぞれ一連のサブキーを使うことにより、「ラウンド」と呼ばれる演算群の系列を、入力文に応用するものである。前記サブキーは、初期秘密キーから、巡回プロセスにより、系列的に作成されるものである。
その特徴は、巡回プロセスと呼ばれる前記ステップにおけるリザルトを記憶すること、少なくとも、前記巡回プロセスのステップの一部を再実行し、前記記憶されたものに対応するリザルトの再計算をすること、前記記憶されたリザルト値と対応する再計算リザルト値とを比較すること、仮に、前記2つの値が異なる場合、前記アルゴリズムを実行して得た、暗号文の送信を禁止すること、である。
実際、サブキー生成の巡回プロセスの間に、DFA攻撃に基づくエラーが発生する場合、記憶された結果に対応する再計算リザルトは、当然異なる。なぜなら、同一「エラー」を2回続けて起こすことは、現実に不可能であるからである。
例えば、記憶されるリザルト(中間リザルトと呼ばれる)は、キー多様化プロセスの1つのステップである。該ステップでは、非線形関数Fを先行する類似のステップのリザルトに応用する。また、サブキーの1つ(例えば、最後のサブキー)を記憶し、前記巡回プロセスの前ステップから、該サブキーを再計算することができる。
以下の説明に基づいて、本発明はより良く理解でき、本発明の特徴はより明らかになる。数値は、例示であり、付属の図面に参照のために付けられたものである。
図1において、電子エンティティ11は、ICカードで、不可欠な部品を有する。上記部品とは、即ち、金属コンタクト部12(これは、カードに含まれるもので、IC回路13をカードリーダと接続するためのものである)、サーバ又はこれに類するもの(IC回路は、認証の後、これと情報を交換することができる)である。前記認証には、例えばアルゴリズムAES、DESのような、秘密キーを使用する周知のアルゴリズムを使う。
典型的には、IC回路13は、マイクロプロセッサ14(複数の入力が、コンタクト部に接続される)と、前記マイクロプロセッサに接続されるメモリMと、から構成される。該カードが外部ユニットに接続され、所与の機能(金融取引、電話又は情報処理サービスへのアクセス、アクセスのコントロール等々)を実行する時、認証手続が、カードのなかで、実行される。該プロセスは、IC回路13においてプログラムされており、該プログラムに、前記メモリMの1部分が提供される。
例えば、認証手続において、アルゴリズムAESを実行する。その動作について、図2を参照して説明する。アルゴリズムAESは、入力文MEについて処理を行う。該入力文は、電子エンティティが接続されている外部ユニットから、平文で伝送されて来る。エンティティ11は、秘密キーKを有している。該キーは、記憶されており、アルゴリズムは、前記入力文MEを、所定数のサブキーK0、K1、K2、...、Kn-1、Knを使って変換した後、暗号文MCを作成する。他方、非線形関数Fは、電子エンティティの中でプログラムされており、最初はキーKに応用し、次に、キーKの変換結果のリザルトR1に応用し、更に、リザルトR1の変換結果のリザルトR2に応用する。以下同様にして、続けられる。サブキーK0、...Knは、該関数FによるキーKの拡張プロセスから生成されたものである。
詳述すれば、キーKは、128ビット、192ビット又は256ビットのワードである。入力文MEは、128ビットのワードである。如何なる組合わせも可能であるが、当業者は、実行速度と要求されるセキュリティレベルとの条件を勘案して、最良の選択をする。しかし、実際は、ほとんどのアルゴリズムAESでは、128ビットのキーが使われている。サブキーK0、K1、...Knは、入力文のフォーマットでなければならない。こうして、各サブキーは、関数Fを使うキー拡張プロセスにおいて生成される、1又は2の連続するリザルトから作成される。
前記の例において、キーKは、192ビットで符号化されている。その結果、サブキーK0は、キーKの、最初の2/3から算出される。サブキーK1は、キーKの残りの1/3と、関数Fによる前記キーの最初の変換の中間リザルトであるR1の最初の1/3から算出される。サブキーK2は、中間リザルトR1の残りの2/3から算出される。、以下、サブキーRnまで同様に生成される。
入力文の処理については、次のように実行される。
前記入力文MEは、関数即ちexclusif16によってサブキーK0と組合わせられる。その後、その結果は、サブキーK1を使って(avec intervention)、演算群(ROUND1という)で計算される。次に、前記結果は、再び、サブキーK2を使って、ROUND2と呼ばれる演算群で計算される。サブキーKnー1を使って、最後のROUNDである、ROUNDn−1迄、同様の計算が行われる。
各ROUND(つまり、1からnー1まで)は、4つの変換から構成されている。しかし、サブキーKnを使うROUNDn(最終ROUND)は、3つの変換のみを有する。該最終ROUNDのリザルトは、暗号化文MCであり、これは、外部に送出されるからである。
本発明を基礎として、以下を明らかにした。即ち、
前記のアルゴリズムAES実行中に、所定時に、指定されるような外乱を引き起こす場合、或るサブキー、殊に、前記例における最終サブキーの全オクテットを、以下の方法で、検出することができる。
―最後の関数Fを使って外乱を起こす場合、最後から2番目のキー拡張に関する情報を、関数Fを使って検出することができる。即ち、最後から2番目のリザルトRm−1の最後の4オクテットを検出することができる。
―関数Fによって最後から2番目の拡張実行時に外乱を起こす時、Rm−1に隣接した4オクテットを検出することができる。
―最後ラウンド(ROUNDn-1)の初期に外乱を起こす時、関数Fによって最終のキー拡張の8オクテット、つまり、Rmを検出することができる。これらオクテットはサブキーKnに属するものである。
―先のリザルトを処理して、関数Fによるキーの最後の拡張Rmにおいて、更に分割された6オクテットを検出することができる。これらのオクテットも、サブキーKnに属する。
サブキーKnの最後の2オクテットを検出するためには、これら最後の2オクテットを見つけるまで、全ての可能性を検討しなければならない。その結果、若しキーKが128ビットで符号化されていたならば、上記攻撃を実行するだけで、該キーを確実に検出することができる。注意すべき事は、現在使われているアルゴリズムAESの大半においては、キーKが、実際に、128ビットで符号化されており、中間リザルトR1、R2...RmとサブキーK1、K2...(この場合、n=m)との間の差異は、無い。何故ならば、各サブキーは、対応する中間リザルトRiの全体(totalite)から構成されるからである。
しかし、上記例において、キーKは、192ビットで符号化されており、上記の攻撃(既に概略を述べた)ではキーを検出することはできない。何故ならば、リザルトRmの全部が知られるわけではないからである。従って、不完全にしか知られていない結果から、キーKまで「遡る」ことはできない。
しかしながら、セキュリティのレベルをかなり低めることになる。というのは、キーに関する部分的な情報を自由にできるのであるから、他の攻撃(周知の、例えば、DPAタイプのような攻撃)の効果を高めることになるからである。
それがどんなものであろうとも、このタイプの攻撃に対する防御方法は、中間リザルトRi、例えばRm、を記憶することである。又は、サブキー、例えば、この場合では、最後のサブキーKn、を記憶することである。これにより、関数Fによるキー拡張プロセスを、実質的に再実行し、少なくとも、一連の、前記サブキー作成のステップの一部分を、つまり、記憶されたものに対応するリザルトを再計算するのである。この時から、2つの値(中間リザルト又はサブキー)を使うことができる。そして、電子エンティティがDFAタイプの攻撃を受けかった場合には、これらの値は同一でなければならない。もし、これらの値が異なっている場合は、リザルトの値又は記憶されたサブキーの値を、対応する再計算されたリザルト又はサブキーと比較し、最終ラウンドから出力される暗号文MCの送出を禁止するだけで十分である。
図3はこれを説明するものである。同図において、アルゴリズムAESは、(実施態様によれば)前記サブキーの系列を生成するステップ全部、具体的には、キーKの拡張プロセスを再実行して、終了しているものとする。この実施例によると、図2を参照して説明したアルゴリズムAESは、最初に実行され、その結果、暗号文MCが作成されている。最終サブキーKnが記憶されている。
次に、前記エンティティの秘密キーKから、関数Fを使って、キー拡張プロセスを再実行される。該プロセスにより、新たな値Knが決定される。以前に記憶された値と前記新たな値を比較する(一致性テスト)。仮に2つの値が一致する場合は、暗号文MCの送出が許可される。然し、2つの値が一致しない場合は、外部に、値(valeur)MCは送出されず、エラー文が送出される。
前記した最後の例において、キー拡張の全プロセスを再実行し、最終サブキーKnの新たな計算を行う。以前説明したように、中間リザルトRi又はサブキーを記憶し、少なくとも、サブキーの系列の生成ステップの一部を再実行し、中間リザルト又は記憶されたものに対応するサブキーの再計算を行う。
一般的に、関数Fを使うキー拡張の全部のサイクルを再実行するのではなく、少なくとも、前記サブキーの系列の生成ステップの一部を、より具体的に言えば、関数Fによる拡張プロセスの最終部分を再実行する場合は、有利である。
(キーKから始まる)キー拡張の、全巡回プロセスを再実行しない場合は、再出発する中間リザルト(又はサブキー)を記憶しなければならないことは明らかである。
本発明は、アルゴリズムAESのセキュリティ化に限定されるものではない。その例として、周知のアルゴリズムDESを、図4に示す。該アルゴリズムにおいて、キーKの拡大プロセスは、概略、以下の通りである。
キーK(64ビット)は、ビット上のパーミュテーションP1により、56ビットに縮小化される。結果、28ビットの2ワード20に分割される。
場合によって、前記2部分の各々に対し、1又は2ビットのパーミュテーションR(ビット上の循環ローテーション)を行う。2つのリザルトは集められて、56ビットから構成される、新たなワード21を形成する。該ワードは、新たなパーミュテーションP2によって、48ビットに連結され、サブキーK1が生成される。
更に、56ビットのワード21が、2つの循環ローテーションRに従い処理され、新ワード22が生成される。新ワード22に対して、再度、パーミュテーションP2を行い、サブキーK2が生成される。この処理が、K16に至るまで、繰り返される。
他方、64ビットの入力文MEに、以下の変換を行う。最初に、ビット上のパーミュテーションP3を行う。その結果に、サブキーK1を使いながら、ROUND1を構成する関数を使って計算する。次に、対応する別のサブキーを使いながら、次の別のラウンドを実行する(サブキーK16に至るまで)。最終ラウンドのリザルトに、逆パーミュテーションP3を行う。該逆パーミュテーションを行って、送信用の暗号文MCが作成される。
前記したアルゴリズムDESの一般構造は、本発明の実施に適するものである。例えば、サブキーK16を記憶し、パーミュテーションP1とローテーションRからなるキーKの多様化(divertification)プロセスの全プロセス又は部分プロセスを再実行するだけで十分である。テストは、最終パーミュテーションP2の前に、最終の中間リザルト(ワード36)の値について行われる。この場合、それは、記憶される最終リザルトであって、サブキーK16ではない。
勿論、本発明は、前記のプロセスを実行する手段を有する全ての電子エンティティに関するものである。殊に全てのICカードに関するものである。
本発明を実施するICカードのような電子エンティティの概略図である。 AESと呼ばれるアルゴリズムを説明するフローチャートである。 AESの実行を例とした本発明の実施例を説明するフローチャートである。 本発明を応用するアルゴリズムDESを説明するフローチャートである。

Claims (9)

  1. 暗号化アルゴリズムの実行手段を有する暗号化アクセスを有する電子エンティティのセキュリティ化方法であって、
    前記アルゴリズムは、演算群の系列(「ラウンド」と言う)を入力文に応用するステップからなり、該ラウンドは、一連のサブキー(K0、...Kn)を使い、各サブキーは、初期キー(K)から実行される巡回プロセスにより継続的に生成されるものであって、
    前記巡回プロセスの中間ステップのリザルト(Rm,Kn)を記憶し、少なくとも、前記巡回プロセスのステップの一部の再実行を行い、記憶されたものに対応するリザルトを再計算し、前記対応する再計算リザルト値と前記記憶したリザルト値とを比較し、前記2つの値が異なる場合は、前記アルゴリズムを実施して作成した暗号文(MC)の送出を禁止することを特徴とする暗号化アクセスを有する電子エンティティのセキュリティ方法。
  2. サブキー(Kn)の値を記憶し、前記巡回プロセスのステップの一部の再実行を行い、少なくとも、記憶した前記サブキーに対応するサブキーを再計算することを特徴とする請求項1記載の方法。
  3. 前記巡回プロセスの中間リザルト(Rm)の値を記憶し、前記巡回プロセスのステップの一部の再実行を行い、少なくとも、前記記憶したものに対応するリザルトを再計算することを特徴とする請求項1記載の方法。
  4. 最終サブキー(Kn)値を記憶し、前記サブキーの系列を生成するステップの最終部分の再実行を行い、少なくとも、前記最終サブキーの第2回目の計算を行うことを特徴とする請求項2記載の方法。
  5. 前記サブキーの系列の全生成ステップを再実行することを特徴とする請求項4記載の方法。
  6. AESアルゴリズムに応用することを特徴とする請求項1乃至5記載の方法。
  7. DESアルゴリズムに応用することを特徴とする請求項1乃至6記載の方法。
  8. 請求項1乃至7に基づく方法を実行する手段を有することを特徴とする自律型電子エンティティ。
  9. ICカードの形態で構成されることを特徴とする請求項8記載の電子エンティティ。
JP2003582947A 2002-04-08 2003-04-02 暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法 Pending JP2005522912A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0204341A FR2838262B1 (fr) 2002-04-08 2002-04-08 Procede de securisation d'une electronique a acces crypte
PCT/FR2003/001032 WO2003085881A1 (fr) 2002-04-08 2003-04-02 Procede de securisation d'une entite electronique a acces crypte

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011000207A Division JP2011103686A (ja) 2002-04-08 2011-01-04 暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法

Publications (1)

Publication Number Publication Date
JP2005522912A true JP2005522912A (ja) 2005-07-28

Family

ID=28052188

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003582947A Pending JP2005522912A (ja) 2002-04-08 2003-04-02 暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法
JP2011000207A Pending JP2011103686A (ja) 2002-04-08 2011-01-04 暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011000207A Pending JP2011103686A (ja) 2002-04-08 2011-01-04 暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法

Country Status (7)

Country Link
US (2) US7796750B2 (ja)
EP (1) EP1493242A1 (ja)
JP (2) JP2005522912A (ja)
AU (1) AU2003260714A1 (ja)
CA (1) CA2480896C (ja)
FR (1) FR2838262B1 (ja)
WO (1) WO2003085881A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021637A (ja) * 2008-07-08 2010-01-28 Renesas Technology Corp データ処理装置
EP2259487A1 (en) 2009-06-01 2010-12-08 Sony Corporation Circuit for detecting malfunction generation attack and integrated circuit using the same
WO2011036745A1 (ja) * 2009-09-24 2011-03-31 株式会社東芝 鍵スケジュール装置および方法
JP2012203800A (ja) * 2011-03-28 2012-10-22 Sony Corp 情報処理装置及び方法、並びにプログラム
JP5861018B1 (ja) * 2012-12-21 2016-02-16 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. テーブルネットワークによって構成されたコンピューティングデバイス
JP2019124713A (ja) * 2018-01-11 2019-07-25 Necプラットフォームズ株式会社 暗号化装置、復号装置、回線暗号システム、暗号化方法およびプログラム

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2838262B1 (fr) * 2002-04-08 2004-07-30 Oberthur Card Syst Sa Procede de securisation d'une electronique a acces crypte
DE10328860B4 (de) * 2003-06-26 2008-08-07 Infineon Technologies Ag Vorrichtung und Verfahren zum Verschlüsseln von Daten
US7937595B1 (en) * 2003-06-27 2011-05-03 Zoran Corporation Integrated encryption/decryption functionality in a digital TV/PVR system-on-chip
KR100546375B1 (ko) * 2003-08-29 2006-01-26 삼성전자주식회사 자체 오류 감지 기능을 강화한 상호 의존적 병렬 연산방식의 하드웨어 암호화 장치 및 그 하드웨어 암호화 방법
DE102004008901A1 (de) * 2004-02-24 2005-09-15 Giesecke & Devrient Gmbh Sichere Ergebniswertberechnung
FR2867635B1 (fr) * 2004-03-11 2006-09-22 Oberthur Card Syst Sa Procede de traitement de donnees securise, base notamment sur un algorithme cryptographique
FR2875657B1 (fr) * 2004-09-22 2006-12-15 Trusted Logic Sa Procede de securisation de traitements cryptographiques par le biais de leurres.
EP1646174A1 (en) * 2004-10-07 2006-04-12 Axalto SA Method and apparatus for generating cryptographic sets of instructions automatically and code generation
KR100817048B1 (ko) 2005-03-05 2008-03-26 삼성전자주식회사 여러 가지 포인트 표현을 기반으로 한 ecc에서 dfa대책을 위한 암호화 방법 및 장치
US20070019805A1 (en) * 2005-06-28 2007-01-25 Trustees Of Boston University System employing systematic robust error detection coding to protect system element against errors with unknown probability distributions
KR100850202B1 (ko) 2006-03-04 2008-08-04 삼성전자주식회사 Ecc 패스트 몽고매리 전력 래더 알고리즘을 이용하여dfa 에 대응하는 암호화 방법
US8458790B2 (en) 2006-10-12 2013-06-04 International Business Machines Corporation Defending smart cards against attacks by redundant processing
EP1998488A1 (de) * 2007-05-26 2008-12-03 DSI Informationstechnik GmbH Personalisierte AES Verschlüsselung
EP2218208B1 (fr) * 2007-12-13 2011-06-15 Oberthur Technologies Procede de traitement cryptographique de donnees, notamment a l'aide d'une boite s, dispositif et programme associes
FR2949010A1 (fr) * 2009-08-05 2011-02-11 St Microelectronics Rousset Procede de contremesure pour proteger des donnees memorisees
EP2367316B1 (en) * 2010-03-12 2017-07-05 STMicroelectronics (Rousset) SAS Method and circuitry for detecting a fault attack
US9152801B2 (en) 2012-06-28 2015-10-06 Steven W. Cooke Cryptographic system of symmetric-key encryption using large permutation vector keys
US8897440B2 (en) * 2012-06-28 2014-11-25 Steven W. Cooke Cryptographic system of symmetric-key encryption using large permutation vector keys

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154976A (ja) * 1996-11-22 1998-06-09 Toshiba Corp タンパーフリー装置
JP2000509521A (ja) * 1997-02-07 2000-07-25 テルコーディア テクノロジーズ インコーポレイテッド 暗号システムのセキュリティを検証するために過渡的な障害を使用する方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991415A (en) * 1997-05-12 1999-11-23 Yeda Research And Development Co. Ltd. At The Weizmann Institute Of Science Method and apparatus for protecting public key schemes from timing and fault attacks
US6182216B1 (en) * 1997-09-17 2001-01-30 Frank C. Luyster Block cipher method
US6108419A (en) * 1998-01-27 2000-08-22 Motorola, Inc. Differential fault analysis hardening apparatus and evaluation method
US6219420B1 (en) * 1998-09-02 2001-04-17 Motorola, Inc. High assurance encryption system and method
US6985581B1 (en) * 1999-05-06 2006-01-10 Intel Corporation Method and apparatus to verify circuit operating conditions
FR2829331B1 (fr) 2001-09-04 2004-09-10 St Microelectronics Sa Procede de securisation d'une quantite secrete
FR2838262B1 (fr) * 2002-04-08 2004-07-30 Oberthur Card Syst Sa Procede de securisation d'une electronique a acces crypte
TW574660B (en) * 2002-05-16 2004-02-01 Ind Tech Res Inst Method targeting at range search and for information search complying with specified rule
CA2486713A1 (en) * 2002-05-23 2003-12-04 Atmel Corporation Advanced encryption standard (aes) hardware cryptographic engine
US7190791B2 (en) * 2002-11-20 2007-03-13 Stephen Laurence Boren Method of encryption using multi-key process to create a variable-length key
US7340053B2 (en) * 2003-07-18 2008-03-04 National Institute Of Information And Communications Technology Cipher strength estimating device
US7949883B2 (en) * 2004-06-08 2011-05-24 Hrl Laboratories, Llc Cryptographic CPU architecture with random instruction masking to thwart differential power analysis
DE102004062825B4 (de) * 2004-12-27 2006-11-23 Infineon Technologies Ag Kryptographische Einheit und Verfahren zum Betreiben einer kryptographischen Einheit
US20080298642A1 (en) * 2006-11-03 2008-12-04 Snowflake Technologies Corporation Method and apparatus for extraction and matching of biometric detail
CN100495961C (zh) * 2007-11-19 2009-06-03 西安西电捷通无线网络通信有限公司 一种基于分组密码算法的加密处理方法
JP4748227B2 (ja) * 2009-02-10 2011-08-17 ソニー株式会社 データ変調装置とその方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154976A (ja) * 1996-11-22 1998-06-09 Toshiba Corp タンパーフリー装置
JP2000509521A (ja) * 1997-02-07 2000-07-25 テルコーディア テクノロジーズ インコーポレイテッド 暗号システムのセキュリティを検証するために過渡的な障害を使用する方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
CSNB199700220001; 岡本栄司: 暗号理論入門 初版, 19930225, pp.33-51, 共立出版株式会社 *
JPN6009029785; 岡本栄司: 暗号理論入門 初版, 19930225, pp.33-51, 共立出版株式会社 *
JPN6009029788; 盛合志帆: '故障利用暗号攻撃によるブロック暗号の解読' 1997年暗号と情報セキュリティ・シンポジウム予稿集 6A, 19970130, 電子情報通信学会情報セキュリティ研究専門委員会 *
JPN6012057011; Lih-Yang Wang 他3名: 'On the Hardware Design for DES Cipher in Tamper Re' ISCAS 2000-IEEE international Symposium on Circuit , 20000531, II-697〜II-700

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021637A (ja) * 2008-07-08 2010-01-28 Renesas Technology Corp データ処理装置
EP2259487A1 (en) 2009-06-01 2010-12-08 Sony Corporation Circuit for detecting malfunction generation attack and integrated circuit using the same
US8350574B2 (en) 2009-06-01 2013-01-08 Sony Corporation Circuit for detecting malfunction generation attack and integrated circuit using the same
WO2011036745A1 (ja) * 2009-09-24 2011-03-31 株式会社東芝 鍵スケジュール装置および方法
JP5296217B2 (ja) * 2009-09-24 2013-09-25 株式会社東芝 鍵スケジュール装置および方法
US8995666B2 (en) 2009-09-24 2015-03-31 Kabushiki Kaisha Toshiba Key scheduling device and key scheduling method
JP2012203800A (ja) * 2011-03-28 2012-10-22 Sony Corp 情報処理装置及び方法、並びにプログラム
US9514302B2 (en) 2011-03-28 2016-12-06 Sony Corporation Information processing apparatus and method, and program
JP5861018B1 (ja) * 2012-12-21 2016-02-16 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. テーブルネットワークによって構成されたコンピューティングデバイス
JP2016507940A (ja) * 2012-12-21 2016-03-10 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. テーブルネットワークによって構成されたコンピューティングデバイス
JP2019124713A (ja) * 2018-01-11 2019-07-25 Necプラットフォームズ株式会社 暗号化装置、復号装置、回線暗号システム、暗号化方法およびプログラム
JP7063628B2 (ja) 2018-01-11 2022-05-09 Necプラットフォームズ株式会社 暗号化装置、暗号化方法およびプログラム

Also Published As

Publication number Publication date
CA2480896A1 (fr) 2003-10-16
AU2003260714A1 (en) 2003-10-20
EP1493242A1 (fr) 2005-01-05
US7796750B2 (en) 2010-09-14
US20100322421A1 (en) 2010-12-23
FR2838262B1 (fr) 2004-07-30
FR2838262A1 (fr) 2003-10-10
US8180046B2 (en) 2012-05-15
JP2011103686A (ja) 2011-05-26
US20060104438A1 (en) 2006-05-18
WO2003085881A1 (fr) 2003-10-16
CA2480896C (fr) 2012-10-30

Similar Documents

Publication Publication Date Title
JP2011103686A (ja) 暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法
EP1873671B1 (en) A method for protecting IC Cards against power analysis attacks
US8515057B2 (en) Method and device for executing crytographic calculation
Medwed et al. Template attacks on ECDSA
US20210050313A1 (en) Cryptographic device arranged to compute a target block cipher
US8428251B2 (en) System and method for stream/block cipher with internal random states
US7764786B2 (en) Protection of a DES algorithm
JP5892887B2 (ja) サイドチャネル攻撃に対抗する方法
RU2502201C2 (ru) Устройство обработки шифрования/дешифрования, способ обработки шифрования/дешифрования, устройство обработки информации и компьютерная программа
US20080056490A1 (en) Encryption Processing Apparatus, Encryption Processing Method, and Computer Program
US10243728B2 (en) Verification of the resistance of an electronic circuit to side-channel attacks
US10210776B2 (en) DPA protection of a rijndael algorithm
US20120045050A1 (en) Apparatus and method for block cipher process for insecure environments
KR102397579B1 (ko) 부채널 분석 방지를 위한 화이트박스 암호 방법 및 장치
US10819502B2 (en) Method for symmetric block encryption or decryption
US20070263859A1 (en) Protection of the execution of a DES algorithm
US10187198B2 (en) Protection of a rijndael algorithm
US11258579B2 (en) Method and circuit for implementing a substitution table
JP3733027B2 (ja) 秘密鍵式暗号化アルゴリズムを用いる電子構成部品内の対抗措置方法
US8612761B2 (en) Method of executing a cryptographic protocol between two electronic entities
Wu et al. Differential-linear attacks against the stream cipher Phelix
JP2007174024A (ja) 暗号処理装置
EP3832945A1 (en) System and method for protecting memory encryption against template attacks
JP2006025366A (ja) 暗号化装置及び半導体集積回路
JP2007325219A (ja) 暗号処理システムおよび暗号処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090918

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110104

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110308

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110513

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111025

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111101