CN103530566B - 一种检测诱导错误攻击下安全芯片安全性能的系统 - Google Patents

一种检测诱导错误攻击下安全芯片安全性能的系统 Download PDF

Info

Publication number
CN103530566B
CN103530566B CN201310495702.7A CN201310495702A CN103530566B CN 103530566 B CN103530566 B CN 103530566B CN 201310495702 A CN201310495702 A CN 201310495702A CN 103530566 B CN103530566 B CN 103530566B
Authority
CN
China
Prior art keywords
unit
result
safety chip
fault analysis
analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310495702.7A
Other languages
English (en)
Other versions
CN103530566A (zh
Inventor
邵翠萍
李慧云
徐国卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Institute of Advanced Technology of CAS
Original Assignee
Shenzhen Institute of Advanced Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Institute of Advanced Technology of CAS filed Critical Shenzhen Institute of Advanced Technology of CAS
Priority to CN201310495702.7A priority Critical patent/CN103530566B/zh
Publication of CN103530566A publication Critical patent/CN103530566A/zh
Application granted granted Critical
Publication of CN103530566B publication Critical patent/CN103530566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及一种检测诱导错误攻击下安全芯片安全性能的系统，包括控制安全芯片加解密功能单元在诱导错误攻击下进行加解密运算的控制单元；读取加解密运算结果并与其内置的参考结果比较的结果分析单元以及在控制单元控制下对安全芯片进行诱导错误攻击的攻击设备。因此，本发明通过控制单元将安全芯片与攻击设备结合在一起，并通过结果分析单元分析诱导错误攻击下加解密功能单元的运算结果，并在加解密运算结果产生错误后，通过控制单元控制攻击设备定位诱导错误攻击在安全芯片上的位置的坐标为故障点坐标，从而提供出一种能够对安全芯片的安全性能进行有效检测并定位故障点的系统。

Description

一种检测诱导错误攻击下安全芯片安全性能的系统
技术领域
本发明涉及一种安全芯片安全性能的检测系统。具体地说是一种检测诱导错误攻击下安全芯片安全性能的系统。
背景技术
在信息安全应用领域,基于特定密码算法的安全芯片能够为敏感信息提供机密性与完整性保护。现有技术中，安全芯片大量的应用于电子产品中，比如智能卡、RFID、USB Key等。安全芯片的作用主要包括：数据的安全存储、数据加解密、数字签名与认证以及身份鉴别等。上述各种功能的实现有赖于现代密码算法，包括公钥密码算法、分组密码算法以及流密码算法等。公钥密码算法主要用于数字签名与认证来实现身份鉴别，常见的公钥密码算法有RSA(Rivest-Shamir-Adlemen)和ECC(Elliptic Curve Crypto-system：椭圆曲线密码算法)等算法；分组密码算法主要用于数据加解密，常见的分组密码算法有DES(Data Encryption Standard：数据加密标准)和AES(Advanced Encryption Standard：高级加密标准)等算法；流密码算法主要用于数据流的加解密，常见的流密码算法有RC4(Rivest Cipher4)等算法。
随着社会信息化程度的提高，安全芯片在各领域得到了非常广泛的应用。安全芯片在信息安全保护方面的重要作用使其容易遭受到各种攻击。尤其是遭受到诱导错误攻击。诱导错误攻击是旁通道攻击的一种,其攻击原理是利用各种手段诱发安全芯片内部运行错误,将芯片带入一个不确定的运行状态，并在这种状态下对安全芯片实施攻击，进而获取安全芯片中存储的密钥信息。与侵入式物理攻击以及能量、时间攻击相比，诱导错误攻击所需的设备要求不高，实施代价较低，且攻击成功率较高，对安全芯片构成了重大的安全威胁。因此，有必要检测在诱导错误攻击下安全芯片的安全性能，找到其设计的薄弱环节并对设计的薄弱环节进行改进，这对于提高安全芯片的安全性能至关重要。常见的诱导错误攻击包括高低频电磁诱导错误攻击、时钟或电平突变诱导错误攻击、光致错误攻击、重粒子错误攻击等。随着晶体管尺寸和电源电压的不断缩减，光致错误攻击和重粒子错误攻击的威胁日益严重，因此深入了解光致错误攻击和重粒子错误攻击对安全芯片的安全性能的影响并获取相关实验数据，将有助于对安全芯片的弱点进行定位和评估，进而设计出安全防御性能更高的安全芯片。
公告号为CN 103034804A,发明名称为“安全芯片及其攻击检测电路”的专利申请，公开了一种用于安全芯片的攻击检测电路，通过采样网络对电压信号进行采样滤波处理，之后将所述经采样滤波处理的电压信号输入检测电路进行检测，并将检测结果输出，当检测到安全芯片受到攻击时，则向安全芯片系统提出警告，由安全芯片系统采取适当的安全措施预防安全隐患。但这种方式只是在安全芯片受到攻击时进行报警，并采取相应的安全措施。但该方案采取的安全措施效果有限，如果安全芯片本身存在设计缺陷，则设计缺陷带来的安全隐患将有可能导致在旁路攻击下机密数据的泄露。
发明内容
为此，本发明所要解决的技术问题在于现有技术中缺少能够对安全芯片的安全性能进行有效检测，并能够对安全芯片的弱点进行定位和评估的系统，从而提供一种能够对安全芯片的安全性能进行有效检测，并能对安全芯片的弱点进行定位和评估的一种检测诱导错误攻击下安全芯片安全性能的系统。
为解决上述技术问题，本发明的技术方案如下：
本发明提供了一种检测诱导错误攻击下安全芯片安全性能的系统，包括：
控制单元，控制安全芯片中的加解密功能单元在诱导错误攻击下进行解密运算；
结果分析单元，读取所述加解密功能单元的运算结果并与其内置的参考结果进行比较，输出分析结果。
本发明所述的检测诱导错误攻击下安全芯片安全性能的系统，还包括：
攻击设备，在所述控制单元的控制下对所述安全芯片进行诱导错误攻击。
本发明所述的检测诱导错误攻击下安全芯片安全性能的系统，所述控制单元，控制所述加解密功能单元启动解密运算的同时控制所述攻击设备对安全芯片进行诱导错误攻击。
本发明所述的检测诱导错误攻击下安全芯片安全性能的系统，所述结果分析单元，在所述运算结果与所述参考结果相同时输出的分析结果为正确标识，在所述运算结果与所述参考结果不同时输出的分析结果为错误标识；
所述系统还包括：
计数存储单元，用于统计所述结果分析单元输出的所述错误标识的次数，并存储与所述参考结果不同的运算结果；
显示控制单元，用于控制显示装置显示所述计数存储单元输出的所述错误标识的次数和与所述参考结果不同的运算结果。
本发明所述的检测诱导错误攻击下安全芯片安全性能的系统，所述控制单元，还用于在所述加解密功能单元完成解密运算后，控制所述攻击设备停止该轮诱导错误攻击,并触发所述攻击设备检测所述分析结果，若所述分析结果为错误标识，则所述攻击设备定位该轮诱导错误攻击在所述安全芯片上的位置的坐标为故障点坐标；
所述显示控制单元，还用于控制显示装置显示所述故障点坐标
本发明所述的检测诱导错误攻击下安全芯片安全性能的系统，还包括：
自复位单元，用于对所述加解密功能单元、所述结果分析单元以及所述控制单元进行复位；
所述控制单元，还用于在所述加解密功能单元复位后，控制所述加解密功能单元启动解密运算，同时控制攻击设备移位到下一个攻击点，对安全芯片进行新一轮的诱导错误攻击。
本发明所述的检测诱导错误攻击下安全芯片安全性能的系统，还包括：
死机恢复单元，用于在系统程序运行发生故障时，产生恢复信号，引导系统进入正常的运行状态。
本发明所述的检测诱导错误攻击下安全芯片安全性能的系统，所述控制单元，包括分析控制单元和控制信号输出单元；
所述分析控制单元，用于控制所述加解密功能单元启动解密运算的同时控制所述控制信号输出单元控制所述攻击设备对所述安全芯片进行诱导错误攻击；在所述加解密功能单元完成解密运算后，启动所述结果分析单元，并控制所述控制信号输出单元控制所述攻击设备停止诱导错误攻击；
所述分析控制单元，还用于在所述结果分析单元输出分析结果后，控制所述控制信号输出单元向所述攻击设备传输所述分析结果。
本发明所述的检测诱导错误攻击下安全芯片安全性能的系统，所述控制信号输出单元通过握手信号实现对所述攻击设备的相应控制；
所述握手信号包括：
用于控制所述攻击设备对所述安全芯片进行诱导错误攻击的握手信号；
用于向所述攻击设备传输所述分析结果的握手信号；
用于控制所述攻击设备停止诱导错误攻击，同时触发所述攻击设备检测所述分析结果的握手信号。
本发明所述的检测诱导错误攻击下安全芯片安全性能的系统，所述分析控制单元为FSM状态机。
本发明所述的检测诱导错误攻击下安全芯片安全性能的系统，还包括：
错误数据上传单元，用于在所述结果分析单元输出错误标识后，将所述错误标识和与所述参考结果不同的运算结果上传至所述计数存储单元。
本发明所述的检测诱导错误攻击下安全芯片安全性能的系统，所述攻击设备为高能粒子微束实验系统。
本发明的上述技术方案相比现有技术具有以下优点：
(1)本发明所述检测诱导错误攻击下安全芯片安全性能的系统，包括控制安全芯片中的加解密功能单元在诱导错误攻击下进行解密运算的控制单元；读取所述加解密功能单元的运算结果并与其内置的参考结果进行比较，输出分析结果的结果分析单元以及在所述控制单元的控制下对所述安全芯片进行诱导错误攻击的攻击设备。因此，本发明通过控制单元将安全芯片与攻击设备进行有效整合，并通过结果分析单元对安全芯片内的加解密功能单元在诱导错误攻击下的运算结果进行分析，来检测安全芯片的安全性能，从而提供出一种能够对安全芯片的安全性能进行有效检测的系统。
(2)本发明所述检测诱导错误攻击下安全芯片安全性能的系统，所述控制单元，控制所述加解密功能单元启动解密运算的同时控制攻击设备对安全芯片进行诱导错误攻击，这样可以确保加解密功能单元的整个解密运算过程都是在诱导错误攻击下进行的，从而提供了一个检测安全芯片在诱导错误攻击下安全性能的稳定的检测环境。
(3)本发明所述检测诱导错误攻击下安全芯片安全性能的系统，所述结果分析单元，在所述运算结果与所述参考结果相同时输出的分析结果为正确标识，在所述运算结果与所述参考结果不同时输出的分析结果为错误标识；所述检测系统还包括用于统计所述结果分析单元输出的错误标识的次数，并存储与所述参考结果不同的运算结果的计数存储单元，以及用于控制显示装置显示所述计数存储单元输出的所述错误标识的次数和与所述参考结果不同的运算结果的显示控制单元。因此，检测者可以很便捷的获取诱导错误攻击下安全芯片的检测数据，为深入研究安全芯片的安全性能提供数据支持。
(4)本发明所述检测诱导错误攻击下安全芯片安全性能的系统，所述控制单元还用于在所述加解密功能单元完成解密运算后，控制所述攻击设备停止该轮诱导错误攻击，并触发所述攻击设备检测所述分析结果，若所述分析结果为错误标识，则所述攻击设备定位该轮诱导错误攻击在所述安全芯片上的位置的坐标为故障点坐标；所述显示控制单元，还用于控制显示装置显示所述故障点坐标。因此，本发明提供了一种能够对安全芯片的安全性能进行有效检测，并能对安全芯片的弱点进行定位和评估的一种检测诱导错误攻击下安全芯片安全性能的系统，能够促使安全芯片的设计人员针对所述弱点进行改进，设计出安全性能更高的安全芯片，填补了现有技术在安全芯片定位检测领域的空白。
(5)本发明所述检测诱导错误攻击下安全芯片安全性能的系统，还包括自复位单元，用于对所述加解密功能单元、所述结果分析单元以及所述控制单元进行复位。所述控制单元还用于在所述加解密功能单元复位后，控制所述加解密功能单元启动解密运算，同时控制攻击设备移位到下一个攻击点，对安全芯片进行新一轮的诱导错误攻击。因此，本发明所述检测诱导错误攻击下安全芯片安全性能的系统通过自复位单元，能够清除前一次诱导错误攻击产生的软错误，使其不会对下一轮的诱导错误攻击检测产生影响。因为诱导错误攻击是一轮一轮进行的，每进行完一轮诱导错误攻击，攻击设备会移动诱导错误攻击在所述安全芯片上的位置，因此，本发明所述系统能够对所述安全芯片所有的待检测部位进行全面的检测。
(6)本发明所述检测诱导错误攻击下安全芯片安全性能的系统，还包括死机恢复单元，用于在系统程序发生故障时，产生恢复信号，引导系统进入正常的运行状态。因此，本发明所述检测诱导错误攻击下安全芯片安全性能的系统通过死机恢复单元，能够在程序“跑飞”或进入“死循环”时，引导程序重新进入正常运行的状态，将故障对检测的影响降至最低。
(7)本发明所述检测诱导错误攻击下安全芯片安全性能的系统，还包括用于存储供所述加解密功能单元进行加解密运算的数据的存储模块，以及用于控制总线资源分配的总线控制器模块。通过采用总线控制器模块，可以对总线资源进行合理分配，简化系统布线，使系统稳定运行。并且所述总线控制器模块利用Mem总线实现了所述加解密功能单元与存储模块间直接的数据传输，这样所述加解密功能单元就能以最快的速度来加载所述数据信息，提高了检测系统的检测效率和安全性能。
(8)本发明所述检测诱导错误攻击下安全芯片安全性能的系统，还包括错误数据上传单元，用于在所述结果分析单元输出错误标识后，将所述错误标识以及与所述参考结果不同的运算结果上传至所述计数存储单元。因为每一次检测，所述加解密功能单元都会产生大量的运算结果，而安全芯片的加解密功能单元没有足够的空间来存储这些运算结果，因此，通过所述错误数据上传单元，可以将所述运算结果上传至所述计数存储单元进行存储，便于检测者在检测结束后获取所述运算结果，即检测数据，能够对安全芯片的安全性能的检测提供数据支持。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1是本发明所述检测诱导错误攻击下安全芯片安全性能的系统的结果框图；
图2是本发明所述FSM状态机的流程图；
图3是本发明所述高能粒子微束实验系统；
图4是本发明所述检测诱导错误攻击下安全芯片安全性能的系统的流程图。
图中附图标记表示为：11-加解密功能单元，12-结果分析单元，13控制单元，14-自复位单元，15-死机恢复单元，16-错误数据上传单元，131-分析控制单元，132-控制信号输出单元，2-攻击设备，3-计数存储单元，4-显示控制单元，5-存储模块，6-总线控制器模块。
具体实施方式
实施例1
本实施例提供了一种检测诱导错误攻击下安全芯片安全性能的系统，如图1所示，包括：
控制单元13，控制安全芯片中的加解密功能单元11在诱导错误攻击下进行解密运算。
结果分析单元12，读取所述加解密功能单元11的运算结果并与其内置的参考结果进行比较，输出分析结果。
本实施例所述控制单元13和所述结果分析单元12，即可设置于所述安全芯片内部，也可设置于所述安全芯片外部。无论设置于所述安全芯片的内部还是外部，只要同所述安全芯片中的加解密功能单元11存在信号传输，即可实现相应的功能。
本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，还包括：
攻击设备2，在所述控制单元13的控制下对所述安全芯片进行诱导错误攻击。
本实施例所述检测诱导错误攻击下安全芯片安全性能的系统，通过控制单元13将安全芯片与攻击设备2进行有效整合，并通过结果分析单元12对安全芯片内的加解密功能单元11在诱导错误攻击下的运算结果进行分析，来检测安全芯片的安全性能，从而提供出一种能够对安全芯片的安全性能进行有效检测的系统。
作为一种优选的实施方式，本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，所述控制单元13，控制所述加解密功能单元11启动解密运算的同时控制所述攻击设备2对安全芯片进行诱导错误攻击。
因此，本实施例所述检测诱导错误攻击下安全芯片安全性能的系统，可以确保加解密功能单元11的整个解密运算过程都是在诱导错误攻击下进行的，从而提供了一个检测安全芯片在诱导错误攻击下安全性能的稳定的检测环境。
作为一种优选的实施方式，本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，所述结果分析单元12，在所述运算结果与所述参考结果相同时输出的分析结果为正确标识，在所述运算结果与所述参考结果不同时输出的分析结果为错误标识。
所述系统还包括：
计数存储单元3，用于统计所述结果分析单元12输出的所述错误标识的次数，并存储与所述参考结果不同的运算结果。
显示控制单元4，用于控制显示装置显示所述计数存储单元3输出的所述错误标识的次数和与所述参考结果不同的运算结果。
所述计数存储单元3和所述显示控制单元4可以设置于同一个与所述结果分析单元12、所述加解密功能单元11以及所述攻击设备2存在信号传输的上位机上。作为一种可选的实施方式，当所述运算结果与所述参考结果相同时，所述结果分析单元12输出“0”作为正确标识；当所述运算结果与所述参考结果不同时，所述结果分析单元12输出“1”作为错误标识。
因此，本实施例所述检测诱导错误攻击下安全芯片安全性能的系统，检测者可以很便捷的获取诱导错误攻击下安全芯片的检测数据，为深入研究安全芯片的安全性能提供数据支持。
实施例2
在实施例1的基础上，本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，如图1所示，所述控制单元13，还用于在所述加解密功能单元11完成解密运算后，控制所述攻击设备2停止该轮诱导错误攻击；并触发所述攻击设备2检测所述分析结果，若所述分析结果为错误标识，则所述攻击设备2定位该轮诱导错误攻击在所述安全芯片上的位置的坐标为故障点坐标。
所述显示控制单元4，还用于控制显示装置显示所述故障点坐标。
因此，本实施例提供了一种能够对安全芯片的安全性能进行有效检测，并能对安全芯片的弱点进行定位和评估的一种检测诱导错误攻击下安全芯片安全性能的系统，能够促使安全芯片的设计人员针对所述弱点进行改进，设计出安全性能更高的安全芯片，填补了现有技术在安全芯片定位检测领域的空白。
实施例3
在实施例1或实施例2的基础上，本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，如图1和图4所示，还包括：
自复位单元14，用于对所述加解密功能单元11、所述结果分析单元12以及所述控制单元13进行复位。
所述控制单元13，还用于在所述加解密功能单元11复位后，控制所述加解密功能单元11启动解密运算，同时控制所述攻击设备2移位到下一个攻击点，对安全芯片进行新一轮的诱导错误攻击。
因此，本实施例所述检测诱导错误攻击下安全芯片安全性能的系统通过自复位单元14，能够清除前一次诱导错误攻击产生的软错误，使其不会对下一轮的诱导错误攻击检测产生影响。又因为诱导错误攻击是一轮一轮进行的，每进行完一轮诱导错误攻击，攻击设备会移动诱导错误攻击在所述安全芯片上的位置，因此，本实施例所述检测诱导错误攻击下安全芯片安全性能的系统能够对所述安全芯片所有的待检测部位进行全面的检测。
作为一种优选的实施方式，本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，还包括：
死机恢复单元15，用于在系统程序运行发生故障时，产生恢复信号，引导系统进入正常的运行状态。
作为一种可选的实施方式，本实施例所述检测诱导错误攻击下安全芯片安全性能的系统的所述死机恢复单元15为看门狗。
本实施例所述检测诱导错误攻击下安全芯片安全性能的系统通过死机恢复单元15，能够在程序“跑飞”或进入“死循环”时，引导程序重新进入正常运行的状态，将故障对检测的影响降至最低。
作为一种优选的实施方式，本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，还包括：
错误数据上传单元16，用于在所述结果分析单元12输出所述错误标识后，将所述错误标识和与所述参考结果不同的运算结果上传至所述计数存储单元3。
作为一种可选的实施方式，所述错误数据上传单元16为一个串口设备，当所述结果分析单元12输出所述错误标识后，将所述错误标识和与所述参考结果不同的运算结果上传至所述计数存储单元3。
因为每一次检测，所述加解密功能单元11都会产生大量的运算结果，而安全芯片的加解密功能单元11没有足够的空间来存储这些运算结果，因此，通过所述错误数据上传单元16，可以将所述错误标识和与所述参考结果不同的运算结果上传至所述计数存储单元3进行存储，便于检测者在检测结束后获取所述运算结果，即检测数据，能够对安全芯片的安全性能的检测提供数据支持。
本实施例所述自复位单元14、所述死机恢复单元15以及所述错误数据上传单元16即可以设置于所述安全芯片内部，也可以设置于所述安全芯片外部，无论设置于所述安全芯片的内部还是外部，只要同所述安全芯片中的加解密功能单元11以及所述结果分析单元12以及所述控制单元13存在信号传输，即可实现相应的功能。
本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，如图1所示，所述安全芯片内部还包括：
CPU，用于统筹控制激活系统的某一部分的相应功能。比如诱导错误攻击开始前，需要激活控制单元13的相应功能，则CPU就会进行相应操作激活控制单元13的功能，使其能够进行相应的功能操作。
存储模块5，用于存储供所述加解密功能单元11进行加解密运算的数据。
作为一种优选的实施方式，本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，所述安全芯片内部还包括：
总线控制器模块6，用于控制总线资源的分配。
作为一种优选的实施方式，本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，所述总线控制器模块6利用Mem总线实现所述加解密功能单元11与存储模块5间直接的数据传输。
本实施例所述检测诱导错误攻击下安全芯片安全性能的系统，通过总线控制器模块6控制总线资源的分配，来实现系统组成部分间的数据传输。通过总线控制器模块6，可以对总线资源进行合理分配，简化系统布线，使系统稳定运行。并且所述总线控制器模块6利用Mem总线实现了所述加解密功能单元11与存储模块5间直接的数据传输，这样所述加解密功能单元11就能以最快的速度来加载所述数据信息，提高了检测系统的检测效率和安全性能。
实施例4
在实施例1-实施例3任一所述实施例的基础上，本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，如图1所示，所述控制单元13，包括分析控制单元131和控制信号输出单元132。
所述分析控制单元131，用于控制所述加解密功能单元11启动解密运算的同时控制所述控制信号输出单元132控制所述攻击设备2对所述安全芯片进行诱导错误攻击；在所述加解密功能单元11完成解密运算后，启动所述结果分析单元12，并控制所述控制信号输出单元132控制所述攻击设备2停止诱导错误攻击。
所述分析控制单元131，还用于在所述结果分析单元12输出分析结果后，控制所述控制信号输出单元132向所述攻击设备2传输所述分析结果。
作为一种可选的实施方式，本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，所述控制信号输出单元132通过握手信号实现对所述攻击设备2的相应控制。
所述握手信号包括：
用于控制所述攻击设备2对所述安全芯片进行诱导错误攻击的握手信号。
用于向所述攻击设备2传输所述分析结果的握手信号。
用于控制所述攻击设备2停止诱导错误攻击，同时触发所述攻击设备2检测所述分析结果的握手信号。
本实施例所述检测诱导错误攻击下安全芯片安全性能的系统，所述控制信号输出单元132输出的所述用于控制所述攻击设备2对所述安全芯片进行诱导错误攻击的握手信号，在所述加解密功能单元11启动解密运算之前，为低电平，即输出信号为“0”,当所述加解密功能单元11启动解密运算时，为高电平，即输出信号为“1”，此时，该握手信号即可触发所述攻击设备2对所述安全芯片进行诱导错误攻击。
本实施例所述检测诱导错误攻击下安全芯片安全性能的系统，所述控制信号输出单元132输出的用于向所述攻击设备2传输所述分析结果的握手信号，在所述结果分析单元12输出正确标识后，为低电平，即输出信号为“0”，在所述结果分析单元12输出错误标识后，为高电平，即输出信号为“1”。因此，若所述攻击设备2检测到该握手信号为“0”时，说明所述分析结果为正确标识，若所述攻击设备2检测到该握手信号为“1”时，说明所述分析结果为错误标识，此时，该检测结果会触发攻击设备2定位该轮诱导错误攻击在所述安全芯片上的位置的坐标为故障点坐标。
本实施例所述检测诱导错误攻击下安全芯片安全性能的系统，所述控制信号输出单元132输出的用于控制所述攻击设备2停止诱导错误攻击，同时触发所述攻击设备2检测所述分析结果的握手信号，在所述加解密功能单元11完成解密运算之前，为低电平，即输出信号为“0”，在所述加解密功能单元11完成解密运算之后，为高电平，及输出信号为“1”，此时该握手信号触发所述攻击设备2停止诱导错误攻击，同时，触发攻击设备2检测所述分析结果。
本实施例所述检测诱导错误攻击下安全芯片安全性能的系统，在所述加解密功能单元11复位后，所述分析控制单元131会控制所述加解密功能单元11启动解密运算，同时控制所述控制信号输出单元132将所述用于控制攻击设备2对所述安全芯片进行诱导错误攻击的握手信号由低电平翻转为高电平(复位后，所有的握手信号都重新恢复为低电平)，触发所述攻击设备2移位到下一个攻击点，对安全芯片进行新一轮的诱导错误攻击。
作为一种可选的实施方式，本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，所述分析控制单元131为FSM状态机。其工作流程如图2所示。从图2中可以看到，分析控制单元131为FSM状态机时，能够根据设计的需要实现读密钥、读数据、写数据、加密启动、解密启动、运算、结果分析、错误数据上传、系统自复位多种状态之间的自如切换和控制，并能够确定各个状态之间的运行逻辑关系。比如分析控制单元131采用FSM状态机，能够在攻击设备进行诱导错误攻击时控制加解密功能单元进入解密运算状态，并在完成解密运算后，控制结果分析单元12进入结果分析状态。
作为一种可选的实施方式，本实施例所述的检测诱导错误攻击下安全芯片安全性能的系统，所述加解密功能单元11包括：
模幂算法子单元，用于对所述数据进行模幂运算。
模乘算法子单元，用于对所述数据进行模乘运算。
在实际应用中，所述加解密功能单元11还可以通过其它算法来实现对数据的加解密功能。
作为一种优选的实施方式，本实施例所述检测诱导错误攻击下安全芯片安全性能的系统，所述攻击设备2为高能粒子微束实验系统。其结构如图3所示。由图3可知，攻击设备2包括微束控制系统，根据控制单元13(安全芯片处)发出的握手信号控制束流开关(辐照开关)的开闭以及控制高能粒子束的束斑在X-Y方向的位置移动。微束控制系统根据握手信号控制束流开关打开后，攻击设备2会产生重粒子束经四级磁体、真空室加速汇聚后产生束斑照射至位于真空室下方的安全芯片，对安全芯片进行诱导错误攻击；当需要移位时，微束控制系统控制上述束斑沿X-Y方向移动，移至安全芯片的下一个攻击点进行诱导错误攻击。
本实施例还提供了一个所述检测诱导错误攻击下安全芯片安全性能的系统的具体案例，如下所述：
所述分析控制单元131，在启动所述加解密功能单元11从所述存储模块5读取数据进行解密运算的同时，使所述控制信号输出单元132输出的所述控制攻击设备2进行诱导错误攻击的握手信号为高电平，触发所述攻击设备2，即所述高能粒子微束实验系统将辐照开关打开，并将束斑移至所述安全芯片待检测部分的起始位置(X0,Y0)，开始对所述安全芯片所述起始位置进行诱导错误攻击，即发出重离子束。
在所述加解密功能单元11完成解密运算后，所述分析控制单元131控制所述结果分析单元12启动工作，将从所述加解密功能单元11获取的所述运算结果与其内置的参考结果进行比较，并输出分析结果；且在所述运算结果与其内置的参考结果不同时输出错误标识，即高电平“1”，并通过所述错误数据上传单元16，将所述产生错误的运算结果和所述错误标识上传至所述计数存储单元3进行错误标识的次数的统计和所述运算结果的存储，并通过所述显示控制单元4控制显示装置显示所述计数存储单元3输出的所述错误标识的次数和与所述参考结果不同的运算结果供检测人员研究。
所述分析控制单元131，还用于在所述加解密功能单元11完成解密运算后，使所述控制信号输出单元132输出的所述控制攻击设备2停止诱导错误攻击的握手信号为高电平，此时该握手信号触发所述攻击设备2停止诱导错误攻击，并触发所述攻击设备2检测所述分析结果，若所述攻击设备2检测所述分析结果为高电平，则说明所述分析结果为错误标识，此时，所述攻击设备2定位该轮诱导错误攻击在所述安全芯片上的位置的坐标为故障点坐标。比如此时所述安全芯片的检测部分的坐标为(X0，Y0),则此坐标即为故障点坐标。之后，所述显示控制单元4，控制显示装置显示所述故障点坐标。所述分析控制单元131，还用于在所述加解密功能单元11复位后，控制所述加解密功能单元11启动解密运算，同时控制攻击设备2移位到下一个攻击点，对安全芯片进行新一轮的诱导错误攻击。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (16)

1.一种检测诱导错误攻击下安全芯片安全性能的系统，其特征在于，包括：
控制单元(13)，控制安全芯片中的加解密功能单元(11)在诱导错误攻击下进行解密运算；
结果分析单元(12)，读取所述加解密功能单元(11)的运算结果并与其内置的参考结果进行比较，输出分析结果。
2.根据权利要求1所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于，还包括：
攻击设备(2)，在所述控制单元(13)的控制下对所述安全芯片进行诱导错误攻击。
3.根据权利要求2所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于：
所述控制单元(13)，控制所述加解密功能单元(11)启动解密运算的同时控制所述攻击设备(2)对安全芯片进行诱导错误攻击。
4.根据权利要求1-3任一所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于：
所述结果分析单元(12)，在所述运算结果与所述参考结果相同时输出的分析结果为正确标识，在所述运算结果与所述参考结果不同时输出的分析结果为错误标识；
所述系统还包括：
计数存储单元(3)，用于统计所述结果分析单元(12)输出的所述错误标识的次数，并存储与所述参考结果不同的运算结果；
显示控制单元(4)，用于控制显示装置显示所述计数存储单元(3)输出的所述错误标识的次数和与所述参考结果不同的运算结果。
5.根据权利要求2或3所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于：
所述控制单元(13)，还用于在所述加解密功能单元(11)完成解密运算后，控制所述攻击设备(2)停止本轮诱导错误攻击,并触发所述攻击设备(2)检测所述分析结果，若所述分析结果为错误标识，则所述攻击设备(2)定位本轮诱导错误攻击在所述安全芯片上的位置的坐标为故障点坐标；
显示控制单元(4)，用于控制显示装置显示所述故障点坐标。
6.根据权利要求1-3任一项所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于，还包括：
自复位单元(14)，用于对所述加解密功能单元(11)、所述结果分析单元(12)以及所述控制单元(13)进行复位；
所述控制单元(13)，还用于在所述加解密功能单元(11)复位后，控制所述加解密功能单元(11)启动解密运算，同时控制攻击设备(2)移位到下一个攻击点，对安全芯片进行新一轮的诱导错误攻击。
7.根据权利要求4所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于，还包括：
自复位单元(14)，用于对所述加解密功能单元(11)、所述结果分析单元(12)以及所述控制单元(13)进行复位；
所述控制单元(13)，还用于在所述加解密功能单元(11)复位后，控制所述加解密功能单元(11)启动解密运算，同时控制攻击设备(2)移位到下一个攻击点，对安全芯片进行新一轮的诱导错误攻击。
8.根据权利要求5所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于，还包括：
自复位单元(14)，用于对所述加解密功能单元(11)、所述结果分析单元(12)以及所述控制单元(13)进行复位；
所述控制单元(13)，还用于在所述加解密功能单元(11)复位后，控制所述加解密功能单元(11)启动解密运算，同时控制攻击设备(2)移位到下一个攻击点，对安全芯片进行新一轮的诱导错误攻击。
9.根据权利要求1、2、3、7或8任一项所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于，还包括：
死机恢复单元(15)，用于在系统程序运行发生故障时，产生恢复信号，引导系统进入正常的运行状态。
10.根据权利要求1、2、3、7或8任一项所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于：
所述控制单元(13)，包括分析控制单元(131)和控制信号输出单元(132)；
所述分析控制单元(131)，用于控制所述加解密功能单元(11)启动解密运算的同时控制所述控制信号输出单元(132)控制所述攻击设备(2)对所述安全芯片进行诱导错误攻击；在所述加解密功能单元(11)完成解密运算后，启动所述结果分析单元(12)，并控制所述控制信号输出单元(132)控制所述攻击设备(2)停止诱导错误攻击；
所述分析控制单元(131)，还用于在所述结果分析单元(12)输出分析结果后，控制所述控制信号输出单元(132)向所述攻击设备(2)传输所述分析结果。
11.根据权利要求10所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于：
所述控制信号输出单元(132)通过握手信号实现对所述攻击设备(2)的相应控制；
所述握手信号包括：
用于控制所述攻击设备(2)对所述安全芯片进行诱导错误攻击的握手信号；
用于向所述攻击设备(2)传输所述分析结果的握手信号；
用于控制所述攻击设备(2)停止诱导错误攻击，同时触发所述攻击设备(2)检测所述分析结果的握手信号。
12.根据权利要求10所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于：
所述分析控制单元(131)为FSM状态机。
13.根据权利要求7或8所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于，还包括：
错误数据上传单元(16)，用于在所述结果分析单元(12)输出错误标识后，将所述错误标识和与所述参考结果不同的运算结果上传至计数存储单元(3),所述计数存储单元(3)用于统计所述结果分析单元(12)输出的所述错误标识的次数，并存储与所述参考结果不同的运算结果。
14.根据权利要求11所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于，还包括：
错误数据上传单元(16)，用于在所述结果分析单元(12)输出错误标识后，将所述错误标识和与所述参考结果不同的运算结果上传至计数存储单元(3),所述计数存储单元(3)用于统计所述结果分析单元(12)输出的所述错误标识的次数，并存储与所述参考结果不同的运算结果。
15.根据权利要求12所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于，还包括：
错误数据上传单元(16)，用于在所述结果分析单元(12)输出错误标识后，将所述错误标识和与所述参考结果不同的运算结果上传至计数存储单元(3),所述计数存储单元(3)用于统计所述结果分析单元(12)输出的所述错误标识的次数，并存储与所述参考结果不同的运算结果。
16.根据权利要求2、3、7、8、11或12任一项任一所述的检测诱导错误攻击下安全芯片安全性能的系统，其特征在于：
所述攻击设备(2)为高能粒子微束实验系统。
CN201310495702.7A 2013-10-21 2013-10-21 一种检测诱导错误攻击下安全芯片安全性能的系统 Active CN103530566B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310495702.7A CN103530566B (zh) 2013-10-21 2013-10-21 一种检测诱导错误攻击下安全芯片安全性能的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310495702.7A CN103530566B (zh) 2013-10-21 2013-10-21 一种检测诱导错误攻击下安全芯片安全性能的系统

Publications (2)

Publication Number Publication Date
CN103530566A CN103530566A (zh) 2014-01-22
CN103530566B true CN103530566B (zh) 2016-08-24

Family

ID=49932568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310495702.7A Active CN103530566B (zh) 2013-10-21 2013-10-21 一种检测诱导错误攻击下安全芯片安全性能的系统

Country Status (1)

Country Link
CN (1) CN103530566B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103997402B (zh) * 2014-05-30 2017-06-23 中国科学院深圳先进技术研究院 一种加密芯片安全性能测试方法和装置
CN104881618B (zh) * 2014-12-31 2018-11-13 中国科学院深圳先进技术研究院 一种量化评估安全芯片安全性的方法及系统
CN105376058B (zh) * 2015-10-08 2018-08-10 深圳先进技术研究院 一种基于rsa算法的硬件的安全性评估方法及装置
CN110457743B (zh) * 2019-06-27 2023-12-05 芯翼信息科技(上海)有限公司 一种基于fpga的芯片检测方法
CN110598398B (zh) * 2019-08-26 2021-03-19 浙江大学 一种基于稳态故障的芯片安全性的评估方法
CN112511292B (zh) * 2021-02-05 2021-05-04 浙江地芯引力科技有限公司 安全芯片的工作性能检测及适应性引导方法及装置
CN116049866B (zh) * 2022-06-27 2024-06-28 荣耀终端有限公司 一种数据保护方法、电子设备及芯片系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101382978A (zh) * 2008-10-30 2009-03-11 中国人民解放军国防科学技术大学 安全芯片中对旁路攻击进行早期预警的方法
CN102063586A (zh) * 2009-11-18 2011-05-18 意法半导体(鲁塞)公司 用于检测故障攻击的方法和装置
CN102799819A (zh) * 2012-07-04 2012-11-28 北京京航计算通讯研究所 一种嵌入式软件安全保护系统
CN102902597A (zh) * 2011-07-29 2013-01-30 国民技术股份有限公司 一种提高芯片安全性的方法及芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7406598B2 (en) * 2004-02-17 2008-07-29 Vixs Systems Inc. Method and system for secure content distribution

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101382978A (zh) * 2008-10-30 2009-03-11 中国人民解放军国防科学技术大学 安全芯片中对旁路攻击进行早期预警的方法
CN102063586A (zh) * 2009-11-18 2011-05-18 意法半导体(鲁塞)公司 用于检测故障攻击的方法和装置
CN102902597A (zh) * 2011-07-29 2013-01-30 国民技术股份有限公司 一种提高芯片安全性的方法及芯片
CN102799819A (zh) * 2012-07-04 2012-11-28 北京京航计算通讯研究所 一种嵌入式软件安全保护系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
安全芯片错误诱导攻击防护方案;温圣军等;《计算机工程》;20090930;全文 *

Also Published As

Publication number Publication date
CN103530566A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
CN103530566B (zh) 一种检测诱导错误攻击下安全芯片安全性能的系统
Wurm et al. Introduction to cyber-physical system security: A cross-layer perspective
Glamočanin et al. Are cloud FPGAs really vulnerable to power analysis attacks?
Dehbaoui et al. Electromagnetic transient faults injection on a hardware and a software implementations of AES
Dehbaoui et al. Injection of transient faults using electromagnetic pulses Practical results on a cryptographic system
Da Rolt et al. Test versus security: Past and present
Anderson et al. Cryptographic processors-a survey
CN105391542B (zh) 用于集成电路检测电磁故障注入攻击探测方法及探测器
Moradi et al. Black-box side-channel attacks highlight the importance of countermeasures: An analysis of the Xilinx Virtex-4 and Virtex-5 bitstream encryption mechanism
Merli et al. Semi-invasive EM attack on FPGA RO PUFs and countermeasures
US9747472B2 (en) Mesh grid protection
Korak et al. Clock glitch attacks in the presence of heating
CN106775584B (zh) 一种抵抗侵入式攻击的真随机数发生器
Dutertre et al. Review of fault injection mechanisms and consequences on countermeasures design
Ren et al. Detection of illegitimate access to JTAG via statistical learning in chip
Yao et al. Programmable ro (pro): A multipurpose countermeasure against side-channel and fault injection attack
de Meulenaer et al. Stealthy compromise of wireless sensor nodes with power analysis attacks
Rajput et al. Jtag: A multifaceted tool for cyber security
Hutle et al. Resilience against physical attacks
Kaur et al. Stratification of hardware attacks: Side channel attacks and fault injection techniques
Polian et al. Counteracting malicious faults in cryptographic circuits
Abdelmalek et al. EPC Class 1 GEN 2 UHF RFID tag emulator for robustness evaluation and improvement
Karabacak et al. Remote detection of unauthorized activity via spectral analysis
Gai et al. Attacking the edge-of-things: A physical attack perspective
Knichel et al. The risk of outsourcing: Hidden SCA trojans in third-party IP-cores threaten cryptographic ICs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant