CN111599862A - 晶体管以及集成电路 - Google Patents
晶体管以及集成电路 Download PDFInfo
- Publication number
- CN111599862A CN111599862A CN202010437158.0A CN202010437158A CN111599862A CN 111599862 A CN111599862 A CN 111599862A CN 202010437158 A CN202010437158 A CN 202010437158A CN 111599862 A CN111599862 A CN 111599862A
- Authority
- CN
- China
- Prior art keywords
- transistor
- contact holes
- drain
- source
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000926 separation method Methods 0.000 claims abstract description 16
- 230000005669 field effect Effects 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 20
- 229910044991 metal oxide Inorganic materials 0.000 claims description 17
- 150000004706 metal oxides Chemical class 0.000 claims description 17
- 238000000034 method Methods 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请实施例提供一种晶体管，包括衬底、网状栅极、源极以及漏极，网状栅极位于所述衬底上，所述网状栅极包括沿第一方向间隔分布的第一部分和沿第二方向间隔分布的第二部分，多个所述第一部分和多个所述第二部分交错分布将所述衬底分隔成多个分隔区域，其中，第一方向与第二方向垂直，所述源极和所述漏极沿第一方向交替分布于所述分隔区域中，且所述源极和所述漏极沿第二方向交替分布于所述分隔区域中。本申请实施例提供的晶体管不仅能够驱动较大的输出电流，还具有较小的面积。本申请实施例还提供一种集成电路，包括上述晶体管。
Description
技术领域
本申请涉及半导体器件技术领域，尤其涉及一种晶体管以及集成电路。
背景技术
在很多电路中需要用到能够驱动较大输出电流的金属氧化物半导体场效应晶体管，现有的金属氧化物半导体场效应晶体管为了达到合适的输出电流驱动能力，金属氧化物半导体场效应晶体管尺寸通常较大。
发明内容
有鉴于此，本申请实施例期望提供一种晶体管以及集成电路，晶体管具有较小尺寸。为实现上述效果，本申请实施例的技术方案是这样实现的：
本申请实施例一方面提供一种晶体管，包括：
衬底；
网状栅极，位于所述衬底上，所述网状栅极包括沿第一方向间隔分布的第一部分和沿第二方向间隔分布的第二部分，多个所述第一部分和多个所述第二部分交错分布将所述衬底分隔成多个分隔区域，其中，第一方向与第二方向垂直；
源极；以及
漏极，所述源极和所述漏极沿第一方向交替分布于所述分隔区域中，且所述源极和所述漏极沿第二方向交替分布于所述分隔区域中。
进一步地，相邻的所述源极的面积与所述漏极的面积不相等。
进一步地，所述晶体管包括位于所述分隔区域内的接触孔，至少一个所述分隔区域内的所述接触孔的数量为多个。
进一步地，所述晶体管为N型金属氧化物半导体场效应晶体管，所述漏极的总面积大于所述源极的总面积。
进一步地，至少一个所述漏极内的所述接触孔的数量为多个，所述漏极内的多个所述接触孔沿第一方向和第二方向分布。
进一步地，所述漏极内的所述接触孔的总数量大于所述源极内的所述接触孔的总数量。
进一步地，所述晶体管为P型金属氧化物半导体场效应晶体管，所述源极的总面积大于所述漏极的总面积。
进一步地，至少一个所述源极内的所述接触孔的数量为多个，所述源极内的多个所述接触孔沿第一方向和第二方向分布。
进一步地，所述源极内的所述接触孔的总数量大于所述漏极内的所述接触孔的总数量。
进一步地，所述第一部分的总数量与第二部分的总数量不相等。
本申请实施例另一方面还提供一种集成电路，包括上述任一项所述的晶体管。
本申请实施例提供的晶体管不仅能够驱动较大的输出电流，还具有较小的面积，如此，可以有效减小晶体管的寄生电阻和寄生电容。本实施例提供的集成电路包括上述晶体管，由于本申请实施例提供的晶体管面积较小，因此，能避免占据集成电路过多的面积，使得集成电路布局更加紧凑，集成度更高，集成电路占据的面积更小。
附图说明
图1为现有技术的第一个实施例中的金属氧化物半导体场效应晶体管的平面示意图；
图2为现有技术的第二个实施例中的金属氧化物半导体场效应晶体管的平面示意图；
图3为本申请的第一个实施例中的晶体管的平面示意图；
图4为图3中晶体管的最小单元的平面示意图；
图5为本申请的第二个实施例中的晶体管的平面示意图；
图6为图4中晶体管的最小单元的平面示意图。
附图标记说明
晶体管100；N型金属氧化物半导体场效应晶体管100’、100”；网状栅极10；第一部分11；第二部分12；源极20；漏极30；接触孔40。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的技术特征可以相互组合，具体实施方式中的详细描述应理解为本申请宗旨的解释说明，不应视为对本申请的不当限制。
下面结合附图及具体实施例对本申请再作进一步详细的说明。本申请实施例中的“μm”是指国际单位微米，在本申请的描述中方位或位置关系为基于附图3和附图5中的方位或位置关系，需要理解的是，这些方位术语仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，本申请实施例为便于展示，结构尺寸进行了扩大，图中的尺寸并不代表真实尺寸，因此不能理解为对本申请的限制。
请参见图3～图6，本申请实施例一方面提供一种晶体管，晶体管100包括衬底、网状栅极10、源极20以及漏极30。网状栅极10位于衬底上。网状栅极10包括沿第一方向间隔分布的第一部分11和沿第二方向间隔分布的第二部分12。多个第一部分11和多个第二部分12交错分布将衬底分隔成多个分隔区域。其中，第一方向与第二方向垂直。源极20和漏极30沿第一方向交替分布于分隔区域中，且源极20和漏极30沿第二方向交替分布于分隔区域中。
本申请实施例中为便于表述，图3～图6中，未展示出衬底、有源区、网状栅极的接触孔等结构，本领域技术人员能够理解的是，本申请实施例的晶体管100可以为金属氧化物半导体场效应晶体管(MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor)，金属氧化物半导体场效应晶体管是指在衬底上扩散离子形成漏极(Drain)和源极(Source)，在栅介质和衬底之间具有绝缘层，绝缘层和栅介质共同构成栅极(Gate)，绝缘层下方的衬底形成有沟道，漏极和源极位于沟道的两侧。通过接触孔将漏极、源极、栅极分别与金属层电连接，从而实现集成电路的导通，栅极的长度即为沟道的长度。栅介质可以为多晶硅。衬底可以为单晶硅、多晶硅、砷化镓等半导体，本申请实施例中衬底的形式不限。在栅介质和衬底之间的绝缘层可以为氧化物也可以其他绝缘物质，示例性的，绝缘层可以为二氧化硅、氮氧化硅等，本申请实施例中绝缘层的材质不限。
根据栅极下的沟道的载流子的极性的不同，金属氧化物半导体场效应晶体管通常包括P型金属氧化物半导体场效应晶体管和N型金属氧化物半导体场效应晶体管。P型金属氧化物半导体场效应晶体管是指以空穴作为沟道载流子的金属氧化物半导体场效应晶体管，通常P型金属氧化物半导体场效应晶体管的衬底为N型衬底，当然也可以在P型衬底上形成N阱，再在N阱上扩散离子以形成漏极和源极。P型金属氧化物半导体场效应晶体管的源极连接输出端。N型金属氧化物半导体场效应晶体管是指以电子作为沟道载流子的金属氧化物半导体场效应晶体管，通常P型金属氧化物半导体场效应晶体管的衬底为N型衬底。当然也可以在N型衬底上形成P阱，再在P阱上扩散离子以形成漏极和源极。N型金属氧化物半导体场效应晶体管的漏极连接输出端。
本申请实施例中，相邻的第一部分11和第二部分12共同围设成一个分隔区域(请参见图4和图6)。源极20和漏极30沿第一方向交替分布于分隔区域中，且源极20和漏极30沿第二方向交替分布于分隔区域中。也就是说，第一部分11沿第一方向的两侧分别为源极20和漏极30，第二部分12沿第二方向的两侧分别为源极20和漏极30。如此，可以在较小面积的衬底上形成较长的沟道，以便在较小面积的衬底上形成能够驱动较大的输出电流的晶体管。本申请实施例提供的晶体管100不仅能够驱动较大的输出电流，还具有较小的面积，如此，可以有效减小晶体管100的寄生电阻和寄生电容。由于本申请实施例提供的晶体管100面积较小，还能避免占据集成电路过多的面积，使得集成电路布局更加紧凑，集成度更高，集成电路占据的面积更小。
需要说明的是，本申请实施例中的多个是指数量为两个或两个以上。本申请实施例中，第一部分11和第二部分12可以为长条状结构。为便于清楚展示，图3～图6中未能展示出所有源极和所有漏极上的接触孔，本领域技术人员可以根据本申请实施例中写明的方案直接得出未能展示出的接触孔在源极和漏极上的分布，在此不再赘述。
在一实施例中，请参见图5和图6，相邻的源极20的面积与漏极30的面积不相等。也就是说，源极20与漏极30为非对称结构。如此，可以进一步减小晶体管100的面积。
在另一实施例中，请参见图3和图4，相邻的源极20的面积与漏极30的面积相等。也就是说，源极20与漏极30为对称结构。
在一实施例中，请参见图3～图6，晶体管100包括位于分隔区域内的接触孔40，至少一个分隔区域内的接触孔40的数量为多个。多个接触孔40以便源极20和/或漏极30更好地与金属层电连接。也就是说，可以是至少一个源极20内有多个接触孔40；也可以是至少一个漏极30内有多个接触孔40；还可以是多个源极20和多个漏极30内均有多个接触孔40。
在一实施例中，请参见图3～图6，晶体管100为N型金属氧化物半导体场效应晶体管，漏极30的总面积大于源极20的总面积。即所有漏极30的面积之和大于所有源极30的面积之和。由于N型金属氧化物半导体场效应晶体管的漏极30与输出端电连接，如此，漏极30的总面积大于源极20的总面积，在保证N型金属氧化物半导体场效应晶体管具有较小面积的条件下，漏极30面积更大，以便漏极30更好地与输出端电连接。
在一实施例中，请参见图3～图6，至少一个漏极30内的接触孔40的数量为多个，漏极30内的多个接触孔40沿第一方向和第二方向分布。也就是说，一个和/或一个以上漏极30内有多个接触孔40，漏极30的多个接触孔40沿第一方向和第二方向呈二维矩阵分布。如此，能够在漏极30内设置更多地接触孔40，以便漏极30更好地与金属层电连接。
在一实施例中，请参见图3～图6，漏极30内的接触孔40的总数量大于源极20内的接触孔40的总数量。即，所有漏极30内的接触孔40的数量之和大于所有源极20内的接触孔40的数量之和。由于N型金属氧化物半导体场效应晶体管的漏极30与输出端电连接，漏极30的接触孔40越多，与外部器件的焊盘的电连接面积更大，从而更好地防止静电放电损伤N型金属氧化物半导体场效应晶体管，使得N型金属氧化物半导体场效应晶体管的耐压性越好。
在一未示出的实施例中，晶体管100为P型金属氧化物半导体场效应晶体管，源极20的总面积大于漏极30的总面积。即，所有源极20的面积之和大于所有漏极30的面积之和。由于P型金属氧化物半导体场效应晶体管的源极20与输出端电连接，如此，源极20的总面积大于漏极30的总面积，在保证P型金属氧化物半导体场效应晶体管具有较小面积的条件下，源极20面积更大，以便源极20更好地与输出端电连接。
在一未示出的实施例中，至少一个源极20内的接触孔40的数量为多个，源极20内的多个接触孔40沿第一方向和第二方向分布。也就是说，一个和/或一个以上的源极20内有多个接触孔40，源极20的多个接触孔40沿第一方向和第二方向呈二维矩阵分布，如此，能够在源极20内设置更多地接触孔40，以便源极20更好地与金属层电连接。
在一未示出的实施例中，源极20内的接触孔40的总数量大于漏极30内的接触孔40的总数量。即所有源极20内的接触孔40的数量之和大于所有漏极30内的接触孔40的数量之和。由于P型金属氧化物半导体场效应晶体管的源极20与输出端电连接，源极20的接触孔40越多，与外部器件的焊盘的电连接面积更大，从而更好地防止静电放电损伤P型金属氧化物半导体场效应晶体管，使得P型金属氧化物半导体场效应晶体管的耐压性越好。
在一实施例中，请参见图6，相邻的两个接触孔40之间的最小间距为A，接触孔40的最小宽度为B，接触孔40与网状栅极20之间的最小间距为C，相邻的两个第一部分11之间的间距为L，一个分隔区域内沿第一方向分布的接触孔40的数量为N，其中，L＝C*2+N*B+(N-1)*A。也就是说，相邻的两个第一部分11之间的间距按照符合版图设计规则的最小间距设置，如此，可以在符合版图设计规则的条件下，尽量减小晶体管100的面积。
在一实施例中，请参见图6，相邻的两个第二部分12之间的间距为H，一个分隔区域内沿第二方向分布的接触孔40的数量为S，其中，H＝C*2+S*B+(S-1)*A。也就是说，相邻的两个第二部分12之间的间距按照符合版图设计规则的最小间距设置，如此，可以在符合版图设计规则的条件下，尽量减小晶体管100。
在一实施例中，请参见图3～图6，第一部分11的总数量与第二部分12的总数量不相等。即所有第一部分11的数量之和与所有第二部分12的数量之和不相等。如此，使得第一部分11和第二部分12的设置更加灵活。
在另一未示出的实施例中，第一部分11的总数量与第二部分12的总数量相等。即所有第一部分11的数量之和与所有第二部分12的数量之和相等。如此，能够进一步减小晶体管100的面积。
本申请实施例还提供一种集成电路，集成电路包括上述任意一项实施例中的晶体管100。由于本申请实施例提供的晶体管面积较小，能避免占据集成电路过多的面积，使得集成电路布局更加紧凑，集成度更高，集成电路占据的面积更小。
可以在同一衬底上设置多个本申请实施例提供的晶体管100，多个晶体管100之间并联，如此，可以进一步驱动更大的输出电流。每个晶体管100的周围可以设置浅沟槽隔离(STI，Shallow Trench Isolation)或局部硅氧化隔离(LOCOS即Local Oxidation ofSilicon)，如此，避免多个晶体管100之间产生漏电、闩锁效应等问题。
本申请实施例中，为进一步阐明采用本申请实施例的晶体管100具有更小的面积，以下示例性的说明，本领域技术人员可以理解的是，不同的工艺条件下，相邻的接触孔40之间的最小间距A、接触孔40的最小宽度B以及接触孔40与网状栅极10之间的最小间距C为不同的数值；相同的工艺条件下，相邻的接触孔40之间的最小间距A、接触孔40的最小宽度B以及接触孔40与网状栅极10之间的最小间距C为相同的数值。本申请实施例中列举的相邻的接触孔40之间的最小间距A、接触孔40的最小宽度B以及接触孔40与网状栅极10之间的最小间距C仅用于示例，不对本申请实施例提供的晶体管100进行限定，下面对各个实施例进行具体说明。
示例性的，以现有技术的第一个实施例中的N型金属氧化物半导体场效应晶体管1001为例，假设，根据工艺条件要求，相邻的两个接触孔104之间的最小间距为0.26μm，接触孔104的最小宽度为0.24μm，接触孔104与条状栅极101之间的最小间距为0.8。可以理解的是，由于现有技术的第一个实施例、现有技术的第二个实施例、本申请的第一个实施例、本申请的第二个实施例采用相同的工艺，因此，上述实施例中的相邻的两个接触孔之间的最小间距，接触孔的最小宽度，接触孔与条状栅极或网状栅极之间的最小间距均相同。
现有技术的第一个实施例中的N型金属氧化物半导体场效应晶体管1001的宽为46μm，长为0.5μm，条状栅极101的数量为180个，为便于表述，定义条状栅极101的长度方向为第一方向，条状栅极101的宽度方向为第二方向，在以下计算式中，省略了数值的单位，现有技术中180个条状栅极101沿第一方向间隔分布。
现有技术的第一个实施例，具体说明如下：
请参见图1，在第一方向上，漏极103内和源极102内均设置一个接触孔104，则现有技术的第一个实施例形成的N型金属氧化物半导体场效应晶体管1001的面积为：4.68*180/2*46＝19375.2μm2，假设将现有技术的第一个实施例的N型金属氧化物半导体场效应晶体管1001的面积作为参考标准，即将现有技术的第一个实施例的N型金属氧化物半导体场效应晶体管1001的面积记为100％。
现有技术的第二个实施例，具体说明如下：
请参见图2，现有技术的第二个实施例是在现有技术第一个实施例的基础上增加了一个漏极103内的接触孔104，也就是说，现有技术的第二个实施例与现有技术第一个实施例的区别为：现有技术的第二个实施例中，N型金属氧化物半导体场效应晶体管1002的漏极103内的接触孔104的数量为两个，两个漏极103的接触孔104沿第一方向间隔分布，则现有技术的第二个实施例形成的N型金属氧化物半导体场效应晶体管1002的面积为：5.18*180/2*46＝21445.2μm2，现有技术的第二个实施例的N型金属氧化物半导体场效应晶体管1002的面积与现有技术的第一个实施例的N型金属氧化物半导体场效应晶体管1001的面积的比值为110.68％。
本申请的第一个实施例，具体说明如下：
本申请的第一个实施例中，请参见图3和图4，网状栅极10包括沿第一方向间隔分布的330个第一部分11，以及沿第二方向间隔分布的4个第二部分12，330个第一部分11和4个第二部分12交错分布，相邻的源极20的面积与漏极30的面积相等，即源极20与漏极30为对称结构，由于4*(0.5*330+2.3*4331)+13.7*330＝180*46，因此，本申请的第一个实施例的网状栅极10的宽度与现有技术的第一个实施例的条状栅极101的宽度相等，本申请的第一个实施例的网状栅极10的长度与现有技术的第一个实施例的条状栅极101的长度相等。公式
其中：Ids是指导通时漏极和源极之间的电流，μn是指电子的迁移率，Cox是指沟道的电容，W是指栅极的宽度，L是指栅极的长度，Vgs是指栅源电压，Vth是指阈值电压，Vgs-Vth也被称之为驱动电压或有效电压。根据上述计算公式可知，由于本申请的第一个实施例的N型金属氧化物半导体场效应晶体管100’与现有技术的第一个实施例的N型金属氧化物半导体场效应晶体管1001相比，由于两者的栅极的宽度、长度均相等，而，在相同的衬底、相同的工艺条件下，上述两个晶体管的电子的迁移率μn、沟道的电容Cox、栅源电压Vgs，阈值电压Vth相同，也就是说，本申请的第一个实施例的N型金属氧化物半导体场效应晶体管100’与现有技术的第一个实施例的N型金属氧化物半导体场效应晶体管1001为等效晶体管。本申请的第一个实施例的N型金属氧化物半导体场效应晶体管100’的面积为：(2.34*331+0.5*330)*13.7＝12871.7μm2，本申请的第一个实施例的N型金属氧化物半导体场效应晶体管100’的面积与现有技术的第一个实施例的N型金属氧化物半导体场效应晶体管1001的面积的比值为66.4％。
本申请的第二个实施例，具体说明如下：
本申请的第二个实施例中，请参见图5和图6，网状栅极10包括沿第一方向间隔分布的191个第一部分11、以及沿第二方向间隔分布的8个第二部分12，191个第一部分11和8个第二部分12交错分布，相邻的源极20的面积与漏极30的面积不相等，即源极20与漏极30为非对称结构。
由于8*(2.34*0.5*191+1.84(1+0.5*191)+0.5*191)+22.56*191＝180*46，因此，本申请的第二个实施例的网状栅极10的宽度与现有技术的第一个实施例的条状栅极101的宽度相等，本申请的第二个实施例的网状栅极10的长度与现有技术的第一个实施例的条状栅极101的长度相等，也就是说，本申请的第二个实施例的N型金属氧化物半导体场效应晶体管100”与现有技术的第一个实施例的N型金属氧化物半导体场效应晶体管1001也为等效晶体管。本申请的第二个实施例的N型金属氧化物半导体场效应晶体管100”的面积为：(2.34*331+0.5*330)*13.7＝12871.7μm2，本申请的第二个实施例的N型金属氧化物半导体场效应晶体管100”的面积与现有技术的第一个实施例的N型金属氧化物半导体场效应晶体管1001的面积的比值为57.6％。
为更直观的获取上述四个实施例中的N型金属氧化物半导体场效应晶体管的面积之间的关系，请参见表1：
表1
| 实施例名称 | 面积(μm<sup>2</sup>) | 百分比 |
| 现有技术的第一个实施例 | 19375.2 | 100％ |
| 现有技术的第二个实施例 | 21445.2 | 110.68％ |
| 本申请的第一个实施例 | 12871.7 | 66.4％ |
| 本申请的第二个实施例 | 11160.21 | 57.6％ |
由上述实施例的陈述以及表1可知，在不影响电学特性的情况下，采用本申请实施例的晶体管100，能够有效减小晶体管的面积。
本申请实施例提供的晶体管100不仅可以用于低压差线性稳压器(LDO，LowDropout Regulator)，还可以用于直流电流(电压)到直流电流(电压)的转换器(DCDC，Direct current to direct current)，还可以用于其他需要驱动较大输出电流的电子器件或集成电路。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不仅限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (11)
1.一种晶体管，其特征在于，包括：
衬底；
网状栅极，位于所述衬底上，所述网状栅极包括沿第一方向间隔分布的第一部分和沿第二方向间隔分布的第二部分，多个所述第一部分和多个所述第二部分交错分布将所述衬底分隔成多个分隔区域，其中，第一方向与第二方向垂直；
源极；以及
漏极，所述源极和所述漏极沿第一方向交替分布于所述分隔区域中，且所述源极和所述漏极沿第二方向交替分布于所述分隔区域中。
2.根据权利要求1所述的晶体管，其特征在于，相邻的所述源极的面积与所述漏极的面积不相等。
3.根据权利要求1或2所述的晶体管，其特征在于，所述晶体管包括位于所述分隔区域内的接触孔，至少一个所述分隔区域内的所述接触孔的数量为多个。
4.根据权利要求3所述的晶体管，其特征在于，所述晶体管为N型金属氧化物半导体场效应晶体管，所述漏极的总面积大于所述源极的总面积。
5.根据权利要求4所述的晶体管，其特征在于，至少一个所述漏极内的所述接触孔的数量为多个，所述漏极内的多个所述接触孔沿第一方向和第二方向分布。
6.根据权利要求4所述的晶体管，其特征在于，所述漏极内的所述接触孔的总数量大于所述源极内的所述接触孔的总数量。
7.根据权利要求3所述的晶体管，其特征在于，所述晶体管为P型金属氧化物半导体场效应晶体管，所述源极的总面积大于所述漏极的总面积。
8.根据权利要求7所述的晶体管，其特征在于，至少一个所述源极内的所述接触孔的数量为多个，所述源极内的多个所述接触孔沿第一方向和第二方向分布。
9.根据权利要求7所述的晶体管，其特征在于，所述源极内的所述接触孔的总数量大于所述漏极内的所述接触孔的总数量。
10.根据权利要求1或2所述的晶体管，其特征在于，所述第一部分的总数量与所述第二部分的总数量不相等。
11.一种集成电路，其特征在于，包括：如权利要求1至10中任一项所述的晶体管。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010437158.0A CN111599862A (zh) | 2020-05-21 | 2020-05-21 | 晶体管以及集成电路 |
| PCT/CN2021/086023 WO2021232989A1 (zh) | 2020-05-21 | 2021-04-08 | 晶体管以及集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010437158.0A CN111599862A (zh) | 2020-05-21 | 2020-05-21 | 晶体管以及集成电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111599862A true CN111599862A (zh) | 2020-08-28 |
Family
ID=72187488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010437158.0A Pending CN111599862A (zh) | 2020-05-21 | 2020-05-21 | 晶体管以及集成电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111599862A (zh) |
| WO (1) | WO2021232989A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021232989A1 (zh) * | 2020-05-21 | 2021-11-25 | Oppo广东移动通信有限公司 | 晶体管以及集成电路 |
| CN116344530A (zh) * | 2021-12-24 | 2023-06-27 | 长鑫存储技术有限公司 | 晶体管单元及其阵列、集成电路 |
| CN116705843A (zh) * | 2023-08-09 | 2023-09-05 | 上海韬润半导体有限公司 | 一种gcnmos管和静电放电保护电路 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5192989A (en) * | 1989-11-28 | 1993-03-09 | Nissan Motor Co., Ltd. | Lateral dmos fet device with reduced on resistance |
| US6264167B1 (en) * | 1999-01-12 | 2001-07-24 | Rohm Co., Ltd. | Semiconductor device |
| US20040206983A1 (en) * | 2003-04-18 | 2004-10-21 | Yi Duk-Min | MOS trasistor having a mesh-type gate electrode |
| CN1571164A (zh) * | 2003-04-18 | 2005-01-26 | 三星电子株式会社 | 具有网型栅极电极的mos晶体管 |
| JP2005045061A (ja) * | 2003-07-23 | 2005-02-17 | Renesas Technology Corp | 半導体装置 |
| CN1967873A (zh) * | 2005-11-14 | 2007-05-23 | 恩益禧电子股份有限公司 | 半导体器件 |
| CN101490843A (zh) * | 2006-05-08 | 2009-07-22 | 马维尔国际贸易有限公司 | 高效晶体管结构 |
| CN101834141A (zh) * | 2010-04-28 | 2010-09-15 | 复旦大学 | 一种不对称型源漏场效应晶体管的制备方法 |
| CN102105986A (zh) * | 2008-07-28 | 2011-06-22 | Nxp股份有限公司 | 集成电路及集成电路制造方法 |
| CN202058739U (zh) * | 2010-12-30 | 2011-11-30 | 苏州华芯微电子股份有限公司 | 驱动芯片的版图结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5355008A (en) * | 1993-11-19 | 1994-10-11 | Micrel, Inc. | Diamond shaped gate mesh for cellular MOS transistor array |
| CN111599862A (zh) * | 2020-05-21 | 2020-08-28 | Oppo广东移动通信有限公司 | 晶体管以及集成电路 |
-
2020
- 2020-05-21 CN CN202010437158.0A patent/CN111599862A/zh active Pending
-
2021
- 2021-04-08 WO PCT/CN2021/086023 patent/WO2021232989A1/zh active Application Filing
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5192989A (en) * | 1989-11-28 | 1993-03-09 | Nissan Motor Co., Ltd. | Lateral dmos fet device with reduced on resistance |
| US6264167B1 (en) * | 1999-01-12 | 2001-07-24 | Rohm Co., Ltd. | Semiconductor device |
| US20040206983A1 (en) * | 2003-04-18 | 2004-10-21 | Yi Duk-Min | MOS trasistor having a mesh-type gate electrode |
| CN1571164A (zh) * | 2003-04-18 | 2005-01-26 | 三星电子株式会社 | 具有网型栅极电极的mos晶体管 |
| JP2005045061A (ja) * | 2003-07-23 | 2005-02-17 | Renesas Technology Corp | 半導体装置 |
| CN1967873A (zh) * | 2005-11-14 | 2007-05-23 | 恩益禧电子股份有限公司 | 半导体器件 |
| CN101490843A (zh) * | 2006-05-08 | 2009-07-22 | 马维尔国际贸易有限公司 | 高效晶体管结构 |
| CN102105986A (zh) * | 2008-07-28 | 2011-06-22 | Nxp股份有限公司 | 集成电路及集成电路制造方法 |
| CN101834141A (zh) * | 2010-04-28 | 2010-09-15 | 复旦大学 | 一种不对称型源漏场效应晶体管的制备方法 |
| CN202058739U (zh) * | 2010-12-30 | 2011-11-30 | 苏州华芯微电子股份有限公司 | 驱动芯片的版图结构 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021232989A1 (zh) * | 2020-05-21 | 2021-11-25 | Oppo广东移动通信有限公司 | 晶体管以及集成电路 |
| CN116344530A (zh) * | 2021-12-24 | 2023-06-27 | 长鑫存储技术有限公司 | 晶体管单元及其阵列、集成电路 |
| WO2023115791A1 (zh) * | 2021-12-24 | 2023-06-29 | 长鑫存储技术有限公司 | 晶体管单元及其阵列、集成电路 |
| CN116344530B (zh) * | 2021-12-24 | 2024-09-20 | 长鑫存储技术有限公司 | 晶体管单元及其阵列、集成电路 |
| CN116705843A (zh) * | 2023-08-09 | 2023-09-05 | 上海韬润半导体有限公司 | 一种gcnmos管和静电放电保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021232989A1 (zh) | 2021-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101128716B1 (ko) | 반도체 장치 | |
| US9660108B2 (en) | Bootstrap MOS for high voltage applications | |
| WO2021232989A1 (zh) | 晶体管以及集成电路 | |
| US8390032B2 (en) | Depletion mode field effect transistor for ESD protection | |
| CN110176488B (zh) | 具有击穿电压钳位的ldmos晶体管 | |
| KR20090072013A (ko) | 수평형 디모스 트랜지스터 | |
| US9236459B2 (en) | Insulated gate bipolar transistor (IGBT) electrostatic discharge (ESD) protection devices | |
| CN110024134B (zh) | 具有增大的击穿电压的高电压半导体器件及其制造方法 | |
| CN108962886B (zh) | 半导体装置 | |
| CN108281420B (zh) | Esd器件结构 | |
| CN111627985B (zh) | 具有增大的击穿电压的高电压半导体器件及其制造方法 | |
| US9613952B2 (en) | Semiconductor ESD protection device | |
| US10978870B2 (en) | Electrostatic discharge protection device | |
| CN106960841B (zh) | 高压晶体管 | |
| US9337331B2 (en) | Semiconductor device | |
| US6713820B2 (en) | Semiconductor device | |
| US8836025B2 (en) | Semiconductor device | |
| US7067888B2 (en) | Semiconductor device and a method of manufacturing the same | |
| KR20120004954A (ko) | 반도체 장치 | |
| US9660073B1 (en) | High-voltage semiconductor device and method for manufacturing the same | |
| US20240313055A1 (en) | Semiconductor device and power conversion device | |
| CN216871980U (zh) | 金属-氧化物半导体场效应晶体管结构 | |
| TWI577020B (zh) | 高壓金氧半導體電晶體元件 | |
| US20220231165A1 (en) | High-Voltage Semiconductor Devices | |
| JP4577948B2 (ja) | オフセットゲート型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200828 |