CN1571164A - 具有网型栅极电极的mos晶体管 - Google Patents

具有网型栅极电极的mos晶体管 Download PDF

Info

Publication number
CN1571164A
CN1571164A CN 200410055021 CN200410055021A CN1571164A CN 1571164 A CN1571164 A CN 1571164A CN 200410055021 CN200410055021 CN 200410055021 CN 200410055021 A CN200410055021 A CN 200410055021A CN 1571164 A CN1571164 A CN 1571164A
Authority
CN
China
Prior art keywords
electrode
source
dielectric layer
net type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200410055021
Other languages
English (en)
Other versions
CN100505306C (zh
Inventor
李德珉
吴汉洙
郑喆浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2003-0024780A external-priority patent/KR100493059B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1571164A publication Critical patent/CN1571164A/zh
Application granted granted Critical
Publication of CN100505306C publication Critical patent/CN100505306C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种具有网型栅极电极的MOS晶体管，其包括在衬底表面上设置的网型栅极电极。该网型栅极电极包括多个彼此平行延伸的第一延长布线，以及多个彼此平行延伸的第二延长布线。第一延长布线与第二延长布线交叉以限定衬底表面上的栅极交叉区阵列，并进一步限定衬底的源极/漏极区阵列。为减少栅极电容，可在网型栅极电极下的衬底中设置至少一个氧化区。例如，氧化区阵列可分别设置在栅极交叉区阵列下。

Description

具有网型栅极电极的MOS晶体管
技术领域
本发明通常涉及金属-氧化物-半导体(MOS)器件。具体地，本发明涉及具有网型(mesh-type)栅极电极的MOS晶体管。
背景技术
互补MOS(CMOS)技术已作为电流和下一代射频(RF)应用的强有力备选技术而受到关注。这是因为CMOS技术具有相对低的工艺成本、高速的性能、及易用于SoC集成的特征。对于RF应用，CMOS晶体管必须具有很大的宽度与长度(W/L)比以获得足够的驱动功率，并且CMOS晶体管还必须具有低的栅极电阻和低的寄生电容以在较高频率下工作。然而，渐增的W/L比导致栅极电阻的增加以及工作速度的降低。因此，在努力增加W/L比并降低栅极电阻的过程中，开发出如图1所示的一种指型MOS晶体管。
参考图1，指型MOS晶体管的特征是具有在两个连接电极1a之间延伸的多个条形电极1b的栅极电极1。源极区2和漏极区3在条形电极1b之间交替排列。图中，W表示栅极宽度，L表示在源极区2与漏极区3之间的每个条形电极1b的长度。由于相邻的条形电极1b对共用一个共同漏极区3，指型MOS结构的每个条形电极1b具有2W/L的有效栅极宽度与长度比。因此，指型MOS结构显示出减少的栅极电阻。
MOS晶体管的栅极电阻可通过采用如图2A和2B中所示的网型结构进一步减少。首先参考图2B，网型MOS晶体管结构的特征是具有与多个第二条形电极100b交叉以在有源区120中限定源极/漏极区S、D阵列的多个第一条形电极100a的网型栅极100。如图所示，第一条形电极100a的一端终止于公共电极100c。图中，W表示栅极的宽度，L表示在源极区与漏极区之间的每个条形电极100a和100b的长度。径直垂直和平行地相邻于源极区S的四个区域都是漏极区D，且径直垂直和平行地相邻于漏极区D的四个区域都是源极区S。因此，网型MOS结构的每个单位面积具有4W/L的有效栅极宽度与长度比，但充分保持了栅极电阻。因此，尽管增加了W/L比却在获得低栅极电阻的同时也获得了足够的驱动功率。
图2A表示网型MOS晶体管其它结构细节。图中，附图标记123和124表示覆盖在栅极电极100(穿过一个或更多个中间绝缘层，未示出)上并用于分别电连接有源区120的源极区和漏极区的导电结构。附图标记140和160表示用于将源极区和漏极区分别连接到导电结构123和124的接触孔。
图2C是沿图2B的线I-I’截取的网型MOS晶体管的单位面积的截面图。如图所示，在硅衬底上的栅极100与有源区120之间插入了栅极氧化物101。在栅极100相对的两侧上限定源极区S和漏极区D。
如上所述，由于在网型结构中任意给定点的交替平行路径的数量，网型CMOS布局的栅极电阻明显小于指型CMOS布局(4W/L比2W/L)。然而，不利地，网型CMOS布局的栅极电容大于指型布局。如图2B所示，垂直和平行的条形电极100a和100b相互交叉以限定多个交叉的栅极区。每个交叉的栅极区在栅极处产生一个寄生电容。当晶体管接通时，电流通过条形电极100a和100b下的通道从每个源极区S流到每个漏极区D。另一方面，电流不会流入栅极100的交叉栅极区下的有源区中。然而，在栅极交叉区与有源区之间有一层薄栅极氧化物层，这些区域能有助于栅极处的寄生电容的存在。
传统的网型CMOS布局显示出小的栅极电阻。然而，栅极电容相对较大，这就很难获得高功率增益。
同样，当网型CMOS晶体管的栅极电阻相对较小时，也需要进一步减少网型栅极MOS晶体管的电阻特性。
发明内容
根据本发明的一个方面，提供了一种半导体器件，其包括：衬底；在衬底表面上设置的栅极电极，该栅极电极包括在栅极电极的交叉区交叉的至少第一和第二延长布线(elongate wiring)；在栅极电极与衬底表面之间插入的栅极介质层(gate dielectric layer)；以及在栅极电极交叉区下的衬底中设置的至少一个氧化区。
根据本发明的另一个方面，提供了一种半导体器件，其包括：衬底；在衬底表面上设置的网型栅极电极，该网型栅极电极具有在衬底的各个源极/漏极区上对准的多个开口；在网型栅极电极与衬底表面之间插入的栅极介质层；以及在网型栅极电极下的衬底中设置的至少一个氧化区。
根据本发明的另一个方面，提供了一种半导体器件，其包括：衬底；在衬底表面上设置的网型栅极电极，该网型栅极电极具有在衬底的各源极/漏极区上对准的多个开口，并限定衬底表面上的栅极交叉区阵列和衬底的源极/漏极区阵列；在网型栅极电极与衬底表面之间插入的栅极介质层；分别在栅极电极的交叉区下的衬底中设置的氧化区阵列；在半导体衬底和网型栅极电极上形成的介质层；在所述介质层上设置并在所述源极/漏极区阵列上彼此平行且对角延伸的多个延长的第一电极；在所述第一介质层和所述第一电极上形成的第二介质层；以及在所述介质层上设置并在所述源极/漏极区阵列上彼此平行且对角延伸的多个延长的第二电极；其中所述第一电极通过所述第一介质层电连接到所述源极/漏极区阵列中源极或漏极区中的一个，并且其中所述第二电极通过所述第一和第二介质层电连接到所述源极/漏极区阵列中源极或漏极区中的另一个。
根据本发明的另一个方面，提供了一种半导体器件，其包括：衬底；在衬底表面上设置的网型栅极电极，该网型栅极电极具有在衬底各源极/漏极区上对准的多个开口；在网型栅极电极与衬底表面之间插入的栅极介质层；在网型栅极电极下的衬底中设置的至少一个氧化区；在半导体衬底和网型栅极电极上形成的介质层；在该介质层上设置并在所述源极/漏极区阵列上彼此平行且对角延伸的多个延长的漏极电极；以及在所述介质层上设置并在所述源极/漏极区阵列上彼此平行且对角延伸的多个延长的源极电极；其中源极电极和所述漏极电极在所述介质层上交替排列。
根据本发明的另一个方面，提供了一种半导体器件，其包括：衬底；在衬底表面设置的第一网型电极，该网型电极具有在衬底的各源极/漏极区上对准的多个开口；在第一网型电极与衬底表面之间插入的介质层；在第一网型电极上形成的第一介质层；在所述第一介质层上设置的第二网型电极；在第一网型电极上形成的第二介质层；以及在所述第二介质层上设置的第三网型电极。
根据本发明的另一个方面，提供了一种半导体器件，其包括：具有在其中限定的源极/漏极区阵列的衬底；在衬底表面设置的网型栅极电极，该网型栅极电极具有分别对准于源极/漏极区阵列的各源极/漏极区上的多个开口；在网型栅极电极与衬底表面之间插入的栅极介质层；以及在网型栅极电极下的衬底中设置的至少一个氧化区；其中网型栅极电极包括彼此平行延伸的多个第一延长布线，彼此平行延伸的多个第二延长布线，以及沿源极/漏极区阵列的至少一边延伸的公共布线。
附图说明
通过下面参考附图进行详细描述将使本发明的各个方面和特征变得显而易见，附图中：
图1为具有指形栅极电极的传统MOS晶体管的示意图；
图2A至2C为具有网型栅极电极的传统MOS晶体管的示意图；
图3A至3C为根据本发明实施例的具有网型栅极电极的MOS晶体管的示意图；
图4A和4B为根据本发明另一实施例的具有网型栅极电极的MOS晶体管的示意图；
图5A和5B为根据本发明又一实施例的具有网型栅极电极的MOS晶体管的示意图；
图6A至6D为根据本发明实施例的网型栅极MOS晶体管的源极和漏极电极的示意图；
图7A至7C为根据本发明另一实施例的网型栅极MOS晶体管的源极和漏极电极的示意图；以及
图8A和图8B为根据本发明实施例的网型栅极MOS晶体管的栅极电极的示意图。
具体实施方式
通过以下几个非限制性的优选实施例，详细描述本发明。
本发明某些方面至少部分地特征在于在MOS晶体管(特别是网型栅极MOS晶体管)的栅极部分下的氧化区的形成。氧化区的功能为在栅极部分增加整体电介质厚度，由此减少MOS晶体管的栅极电容。
本发明的其它方面至少部分地特征在于源极、漏极和/或栅极电极的结构，以使网型栅极MOS晶体管的整体接触电阻最小化。
本发明的第一实施例在图3A至3C中示意性示出。首先参考图3B，半导体衬底的有源区320包括氧化区340阵列。每个氧化区340占据有源区320的二维表面区域并在衬底中延伸到给定深度。该给定深度比栅极电介质(后面描述)的厚度更厚。尽管本发明不受此限制，所公开的实施例的氧化区体现为深度至少为例如1000的场氧化区。
下面参考图3A，在有源区320上设置网型栅极300。网型栅极300包括与多个第二条形电极300b交叉以便在有源区320中限定源极/漏极区S、D阵列的多个第一条形电极300a。同样，在该实施例中，第一条形电极300a在一端终止于位于有源区320外的公共电极300c。
如示，第一和第二条形电极300a和300b的交叉部分380分别与场氧化区340重叠。径直垂直和平行地与每个源极区S相邻的四个区域都为漏极区D，径直垂直和平行地与每个漏极区D相邻的四个区域都为源极区S。因此网型MOS结构的每个单位面积具有4W/L的有效栅极宽度与长度比，但基本上维持了栅极电阻。因此，尽管W/L比增加了，却在降低栅极电阻的同时也获得了充足的驱动功率。
而且，由于场氧化区340的存在，图3A至3B的实施例显示了与传统网型MOS晶体管相比明显减少的栅极电容。这可由沿图3A的线II-II’截取的图3C的截面图看出。栅极氧化物360和场氧化物340的组合导致整个电介质厚度远大于仅具有栅极氧化物的传统器件的厚度。
结果，该实施例的网型MOS晶体管显示了低栅极电阻和低栅极电容。
图4A和4B描述本发明的另一个实施例。首先参考图4A，该实施例的特征为在半导体衬底的有源区420中形成延长的场氧化区440。如图4B所示，场氧化区440在栅极400的条形电极400a下。可选地，场氧化区440可在栅极400的条形电极400b下。
如第一实施例，图4A和4B的结构显示了由于条形电极400a或400b下的场氧化区440的存在而导致的整体电介质厚度的增加。结果，有利地降低了栅极电容。
图5A和5B示出了本发明的另一实施例。首先参考图5A，该实施例的特征为在半导体衬底的场区540中形成延长的有源区520。参考图5B，该有源区520分别在栅极500的条形电极500a之间排列。作为选择地，有源区520可分别在栅极500的条形电极500b之间排列。
如前述实施例，图5A和5B的结构显示了由于条形电极500a或500b之下的场氧化区540的存在而导致的整体电介质厚度的增加。结果，有利地减少了栅极电容。
如上所述，可通过在网型栅极的选定部分下设置一个或多个场氧化区而减少网型MOS晶体管的栅极电容。
现在将描述网型MOS晶体管，特别是栅极/源极/漏极电极结构的进一步改进。
图6A至6C示出了本发明的另一实施例。首先参考图6A，在网型栅极600上设置源金属板(电极)660。例如，网型栅极和下面的结构可任选与图3A至5B的实施例相同。源极电极660通过多个延长的条形电极661a限定，条形电极661a在网型栅极MOS晶体管的有源区620中的源极区640上方对角延伸。条形电极661a在一端连接到公共电极661b。
接下来参考图6B，漏极电极680也设置在网型栅极600上。漏极电极680通过多个在MOS晶体管有源区620中的漏极区650上方对角地延伸并连接到其上的延长的条形电极681a限定。如图所示，漏极电极680的条形电极681a平行并交替地排列在源极电极660的条形电极661a之间。同样，条形电极681a在一端连接公共电极681b。
在图6A和6B中，条形电极661a和681a相对下面的网型栅极的条形电极呈对角延伸。虽然这对于优化源极和漏极区的连接是优选的，但是也可沿与下面的网型栅极的条形电极平行的方向延伸条形电极661a和/或681a。
优选地，每个公共电极661b和681b为L形并基本上沿有源区620两侧的外围延伸。在该方式中，增加了电极的金属面积，这由此减少了整体的源极和漏极接触电阻。
在该实施例中，如图6C所示，源极电极660和漏极电极680为共面的，图6C为沿图6B的线III-III’截取的截面图。即，在相同的层间介质层630上形成源极和漏极电极660、680。每个源极区S通过延伸穿过层间介质层630的接触孔662连接至源极电极660。同样地，每个漏极区D通过延伸穿过层间介质层630的接触孔682连接到漏极电极680。由于源极和漏极电极设置在相同的层间介质层上，因此其可以同时形成，例如，使用传统的光刻技术。
在可选实施例中，如图6D的截面图所示，源极电极660和漏极电极680位于不同平面。在这种情况，在第一层间介质层630上形成漏极电极680，并且在第二层间介质层670上形成源极电极。每个源极区S通过延伸穿过第一和第二层间介质层630、650的接触孔664连接到源极电极660。同样地，每个漏极区D通过延伸穿过第一层间介质层630的接触孔682连接到漏极电极680。
在图6D的情况中，源极电极660的延长的条形电极661a不必如图6B所示那样平行于漏极电极680的延长条形电极681a延伸。而是，例如，源极电极660的条形电极661a可垂直于漏极电极680的条形电极681a延伸。
如上所述，通过形成L形公共电极661c和681c可减少整体的源极和漏极接触电阻。可通过采用图7A至7C所示的实施例进一步减少此电阻。首先参考图7A，在网型栅极700上方设置源极金属板(电极)760。例如，网型栅极700和其下的结构可任选地与前述实施例的相同。通过在MOS晶体管的源极区上方对角延伸的多个第一延长条形电极761a限定源极电极760。条形电极761a在一端连接到公共L形电极761b。通过也在源极区上方对角延伸但与第一条形电极761a基本成直角的多个第二延长条形电极761c进一步限定源极电极760。
漏极电极为相似的结构。即，参考图7B，在源极电极760上方设置漏金属板(电极)780。通过在MOS晶体管的漏极区上方对角延伸的多个第一延长条形电极781a限定漏极电极780。条形电极781a在一端连接在公共L形电极781b上。通过也在漏极区上对角延伸但与第一条形电极781a成直角的多个第二延长条形电极781c进一步限定漏极电极780。
图7C为沿图7C的线IV-IV’截取的截面图。在第一层间介质层730上形成源极电极760，并且在第二层间介质层770上形成漏极电极780。每个源极区S通过延伸穿过第一和第二层间介质层730、770的接触孔764连接到源极电极760。同样地，每个漏极区D通过延伸穿过第一层间介质层730的接触孔782连接到漏极电极780。
现在将描述对网型MOS晶体管，特别是栅极电极结构的进一步改进。
图8A示意性示出了根据本发明一实施例的网型栅极电极。网型栅极电极包括与多个第二条形电极800b交叉以限定半导体衬底有源区上的源极/漏极区阵列的多个第一条形电极800a。如图所示，第一条形电极800a在一端终止于公共L形电极800c的一侧，而第二条形电极800b在一端终止于公共L形电极800c的另一侧。L形公共电极800c的每一侧通过一个或更多个接触孔803连接到上层金属布线804。
根据本发明一实施例的作为选择的网型栅极电极如图8B所示。在该实施例中，公共电极800c沿有源区的所有四个侧边延伸。即，第一条形电极800a在两端终止于公共电极800c的对边，而第二条形电极800b在两端终止于公共电极800c的其它对边。同样地，公共电极800c的每侧通过一个或更多个接触孔803连接到上层金属布线804。
由于网型栅极在多个且分散的点处连接到金属布线，图8A和8B的实施例较好地显示了栅极电极处的减少的接触电阻。
在附图和说明书中，已经公开了本发明的典型的优选实施例，尽管阐述了具体的示例，但其只体现一般和描述的含义而不用作限制的目的。因此本发明的范围应理解为由权利要求而非示例性实施例所描述。

Claims (39)

1.一种半导体器件包括：
衬底；
在衬底表面上设置的栅极电极，该栅极电极包括在栅极电极的交叉区交叉的至少第一和第二延长布线；
在栅极电极与衬底表面之间插入的栅极介质层；以及
在栅极电极交叉区下的衬底中设置的至少一个氧化区，其中氧化区的厚度大于栅极介质层的厚度。
2.根据权利要求1所述的半导体器件，其中氧化区是场氧化区。
3.一种半导体器件包括：
衬底；
在衬底表面上设置的网型栅极电极，该网型栅极电极具有在衬底的各个源极/漏极区上对准的多个开口；
在网型栅极电极与衬底表面之间插入的栅极介质层；以及
在网型栅极电极下的衬底中设置的至少一个氧化区，其中氧化区的厚度大于栅极介质层的厚度。
4.根据权利要求3所述的半导体器件，其中网型栅极电极包括彼此平行延伸的多个第一延长布线，以及彼此平行延伸的多个第二延长布线，其中第一延长布线与第二延长布线交叉以限定衬底表面上的栅极交叉区阵列并进一步限定衬底的源极/漏极区阵列。
5.根据权利要求4所述的半导体器件，其中至少一个氧化区包括分别设置在栅极交叉区阵列下的氧化区阵列。
6.根据权利要求4所述的半导体器件，其中至少一个氧化区包括在网型栅极电极的第一延长布线下彼此平行并纵向延伸的多个延长氧化区。
7.根据权利要求6所述的半导体器件，其中多个延长氧化区的每一个具有相对的端部，该相对的端部终止于垂直所述多个延长氧化区延伸的第一和第二延长边氧化区。
8.根据权利要求4所述的半导体器件，还包括沿源极/漏极区阵列的至少一边设置的公共布线，其中每个第一和第二延长布线连接到公共布线。
9.根据权利要求8所述的半导体器件，其中公共布线围绕源极/漏极区阵列。
10.根据权利要求4所述的半导体器件，其中源极/漏极区阵列包括多个间隔分开交替的源极和漏极区，使得每个漏极区由四个源极区包围，并且每个源极区由四个漏极区包围。
11.根据权利要求3所述的半导体器件，其中至少一个氧化区为至少一个场氧化区。
12.根据权利要求4所述的半导体器件，还包括：
在半导体衬底和网型栅极电极上形成的介质层；
在介质层上设置并在所述源极/漏极区阵列上彼此平行且对角延伸的多个延长的漏极电极；以及
在所述介质层上设置并在所述源极/漏极区阵列上彼此平行且对角延伸的多个延长的源极电极；
其中所述源极电极通过所述介质层电连接到所述源极/漏极区中的源极区，其中所述漏极电极通过所述介质层电连接到所述源极/漏极区阵列中的漏极区，且其中源极电极和所述漏极电极交替排列于所述介质层上。
13.根据权利要求12所述的半导体器件，还包括：
连接所述多个源极电极的公共源极电极；以及
连接所述多个漏极电极的公共漏极电极。
14.根据权利要求4所述的半导体器件，还包括：
在半导体衬底和网型栅极电极上形成的第一介质层；
在所述第一介质层上设置并在所述源极/漏极区阵列上彼此平行且对角延伸的多个延长的第一电极；
在所述第一介质层和所述第一电极上形成的第二介质层；以及
在所述第二介质层上设置并在所述源极/漏极区阵列上彼此平行且对角延伸的多个延长的第二电极；
其中所述第一电极通过所述第一介质层电连接到所述源极/漏极区阵列中的源极或漏极区，且其中所述第二电极通过所述第一和第二介质层电连接到所述源极/漏极区阵列中的源极或漏极区中的另一区。
15.根据权利要求14所述的半导体器件，其中所述第一电极和所述第二电极交替排列在所述衬底上。
16.根据权利要求14所述的半导体器件，其中所述第一电极和所述第二电极彼此垂直排列在所述衬底上。
17.根据权利要求14所述的半导体器件，还包括：
连接到所述多个第一电极的公共第一电极；以及
连接到所述多个第二电极的公共第二电极。
18.根据权利要求4所述的半导体器件，还包括：
在半导体衬底和网型栅极电极上形成的第一介质层；
在所述介质层上设置的第一网型电极，所述第一网型电极包括在所述源极/漏极区阵列上彼此平行且对角延伸的多个第三延长布线，以及在所述源极/漏极区阵列上彼此平行且对角延伸的多个第四延长布线，并且其中所述第三延长布线与所述第四延长布线交叉；
在所述第一介质层和所述第一网型电极上形成的第二介质层；以及
在所述第二介质层上设置的第二网型电极，所述第二网型电极包括在所述源极/漏极区阵列上彼此平行且对角延伸的多个第五延长布线，以及在所述源极/漏极区阵列上彼此平行且对角延伸的多个第六延长布线，并且其中所述第五延长布线与所述第六延长布线交叉；
其中所述第一网型电极通过所述第一介质层电连接到所述源极/漏极区阵列中的源极或漏极区，且其中所述第二网型电极通过所述第一和第二介质层电连接到所述源极/漏极区阵列中源极或漏极区中的另一区。
19.一种半导体器件包括：
衬底；
在衬底表面上设置的网型栅极电极，该网型栅极电极具有在衬底的各源极/漏极区上对准的多个开口，并限定衬底表面上的栅极交叉区阵列和衬底的源极/漏极区阵列；
在网型栅极电极与衬底表面之间插入的栅极介质层；
在栅极电极的交叉区下的衬底中设置的至少一个氧化区，其中氧化区的厚度大于栅极介质层的厚度；
在半导体衬底和网型栅极电极上形成的介质层；
在所述介质层上设置并在所述源极/漏极区阵列之上彼此平行且对角延伸的多个延长的第一电极；
在所述第一介质层和所述第一电极上形成的第二介质层；以及
在所述介质层上设置并在所述源极/漏极区阵列之上彼此平行且对角延伸的多个延长的第二电极；
其中所述第一电极通过所述第一介质层电连接到所述源极/漏极区阵列中的源极或漏极区，并且其中所述第二电极通过所述第一和第二介质层电连接到所述源极/漏极区阵列中源极或漏极区中的另一区。
20.根据权利要求19所述的半导体器件，其中至少一个氧化区包括分别设置在栅极交叉区阵列下的氧化区阵列。
21.根据权利要求19的半导体器件，其中至少一个氧化区包括彼此平行延伸的多个延长氧化区。
22.根据权利要求21所述的半导体器件，其中多个延长氧化区中的每一个具有相对的端部，该相对的端部终止于垂直所述多个延长氧化区延伸的第一和第二延长边氧化区。
23.根据权利要求19所述的半导体器件，其中所述第一电极和所述第二电极在所述衬底上交替排列。
24.根据权利要求19所述的半导体器件，其中所述的第一电极和所述的第二电极在所述衬底上彼此垂直排列。
25.根据权利要求19所述的半导体器件，还包括连接到所述多个第一电极的公共第一电极，以及连接到所述多个第二电极的公共第二电极。
26.根据权利要求19所述的半导体器件，其中至少一个氧化区为至少一个场氧化区。
27.一种半导体器件包括：
衬底；
在衬底表面上设置的网型栅极电极，该网型栅极电极具有在衬底各源极/漏极区上对准的多个开口；
在网型栅极电极与衬底表面之间插入的栅极介质层；
在网型栅极电极下的衬底中设置的至少一个氧化区，其中氧化区的厚度大于栅极介质层的厚度；
在半导体衬底和网型栅极电极上形成的介质层；
在该介质层上设置并在所述源极/漏极区阵列之上彼此平行且对角延伸的多个延长的漏极电极；以及
在所述介质层上设置并在所述源极/漏极区阵列之上彼此平行且对角延伸的多个延长的源极电极；
其中源极电极和所述漏极电极在所述介质层上交替排列。
28.根据权利要求27所述的半导体器件，其中至少一个氧化区包括分别在网型栅极电极的栅极交叉区下设置的氧化区阵列。
29.根据权利要求27所述的半导体器件，其中至少一个氧化区包括在网型栅极电极的延长布线下彼此平行且纵向延伸的多个延长氧化区。
30.根据权利要求29所述的半导体器件，其中多个延长氧化区中的每一个具有相对的端部，该相对的端部终止于垂直所述多个延长氧化区延伸的第一和第二延长边氧化区。
31.根据权利要求27所述的半导体器件，其中多个延长漏极电极中的每一个在一端终止于第一L形公共布线，而多个延长源极电极中的每一个在一端终止于第二L形公共布线。
32.根据权利要求27所述的半导体器件，其中延长漏极电极和延长源极电极共面。
33.根据权利要求27所述的半导体器件，其中至少一个氧化区为至少一个场氧化区。
34.一种半导体器件包括：
衬底；
在衬底表面上设置的第一网型电极；
在第一网型电极和衬底表面之间插入的第一介质层；
在第一网型电极上形成的第二介质层；
在所述第二介质层上设置的第二网型电极；
在第二网型电极上形成的第三介质层；以及
在所述第三介质层上设置的第三网型电极。
35.根据权利要求34所述的半导体器件，其中第一网型电极为栅极电极并且第一介质层为栅极介质层。
36.根据权利要求35的半导体器件，其中第一网型电极包括在衬底上对准的多个开口，并在衬底上限定栅极交叉区阵列、以及在衬底上限定源极/漏极区阵列。
37.根据权利要求36的半导体器件，还包括在第一网型电极下的衬底中设置的至少一个氧化区，其中氧化区的厚度大于第一介质层的厚度。
38.根据权利要求37的半导体器件，其中氧化区为场氧化区。
39.根据权利要求36的半导体器件，其中第二网型电极连接到源极/漏极区其中之一，且第三网型电极连接到源极/漏极区中的另一区。
CN 200410055021 2003-04-18 2004-04-18 具有网型栅极电极的mos晶体管 Expired - Fee Related CN100505306C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2003-0024780A KR100493059B1 (ko) 2003-04-18 2003-04-18 게이트 캐패시턴스를 감소시킬 수 있는 트랜지스터
KR24780/2003 2003-04-18
KR24780/03 2003-04-18
US10/797,604 US7078775B2 (en) 2003-04-18 2004-03-11 MOS transistor having a mesh-type gate electrode
US10/797,604 2004-03-11

Publications (2)

Publication Number Publication Date
CN1571164A true CN1571164A (zh) 2005-01-26
CN100505306C CN100505306C (zh) 2009-06-24

Family

ID=36083235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200410055021 Expired - Fee Related CN100505306C (zh) 2003-04-18 2004-04-18 具有网型栅极电极的mos晶体管

Country Status (4)

Country Link
EP (1) EP1471581A3 (zh)
JP (1) JP2004320040A (zh)
CN (1) CN100505306C (zh)
TW (1) TWI229936B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142425A (zh) * 2010-01-29 2011-08-03 三洋电机株式会社 半导体器件
CN102623496A (zh) * 2011-01-27 2012-08-01 无锡华润上华半导体有限公司 矩阵型mos场效应晶体管
CN103999227A (zh) * 2011-11-09 2014-08-20 天工方案公司 场效应晶体管结构以及相关的射频开关
CN108346690A (zh) * 2017-01-24 2018-07-31 恩智浦有限公司 包括开关的半导体装置
CN111599862A (zh) * 2020-05-21 2020-08-28 Oppo广东移动通信有限公司 晶体管以及集成电路
CN112366145A (zh) * 2020-10-26 2021-02-12 上海华力集成电路制造有限公司 一种用于ac校准的测试结构和测试方法
CN116344530A (zh) * 2021-12-24 2023-06-27 长鑫存储技术有限公司 晶体管单元及其阵列、集成电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355225B2 (en) * 2005-10-26 2008-04-08 Motorola, Inc. Semiconductor device and method for providing a reduced surface area electrode
US7701065B2 (en) * 2007-10-26 2010-04-20 Infineon Technologies Ag Device including a semiconductor chip having a plurality of electrodes
DE102010001788A1 (de) * 2010-02-10 2011-08-11 Forschungsverbund Berlin e.V., 12489 Skalierbarer Aufbau für laterale Halbleiterbauelemente mit hoher Stromtragfähigkeit
JP2015008280A (ja) 2013-05-30 2015-01-15 日亜化学工業株式会社 電界効果トランジスタ
JP6217158B2 (ja) 2013-06-14 2017-10-25 日亜化学工業株式会社 電界効果トランジスタ
US9324819B1 (en) 2014-11-26 2016-04-26 Delta Electronics, Inc. Semiconductor device
EP3062349B1 (en) 2015-02-25 2019-10-09 Nxp B.V. Semiconductor device comprising a switch
KR101993596B1 (ko) * 2017-10-31 2019-06-27 한국원자력연구원 원자력 발전 제어 계측용 반도체 스위칭 소자

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3355817B2 (ja) * 1994-10-20 2002-12-09 株式会社デンソー 半導体装置
JPH11261056A (ja) * 1998-03-12 1999-09-24 Toshiba Corp 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142425A (zh) * 2010-01-29 2011-08-03 三洋电机株式会社 半导体器件
US8513716B2 (en) 2010-01-29 2013-08-20 Semiconductor Components Industries, Llc Semiconductor device
CN102623496A (zh) * 2011-01-27 2012-08-01 无锡华润上华半导体有限公司 矩阵型mos场效应晶体管
CN103999227A (zh) * 2011-11-09 2014-08-20 天工方案公司 场效应晶体管结构以及相关的射频开关
CN103999227B (zh) * 2011-11-09 2017-06-09 天工方案公司 场效应晶体管结构以及相关的射频开关
US10014321B2 (en) 2011-11-09 2018-07-03 Skyworks Solutions, Inc. Radio-frequency switches having silicon-on-insulator field-effect transistors with reduced linear region resistance
CN108346690A (zh) * 2017-01-24 2018-07-31 恩智浦有限公司 包括开关的半导体装置
CN111599862A (zh) * 2020-05-21 2020-08-28 Oppo广东移动通信有限公司 晶体管以及集成电路
WO2021232989A1 (zh) * 2020-05-21 2021-11-25 Oppo广东移动通信有限公司 晶体管以及集成电路
CN112366145A (zh) * 2020-10-26 2021-02-12 上海华力集成电路制造有限公司 一种用于ac校准的测试结构和测试方法
CN116344530A (zh) * 2021-12-24 2023-06-27 长鑫存储技术有限公司 晶体管单元及其阵列、集成电路

Also Published As

Publication number Publication date
CN100505306C (zh) 2009-06-24
TWI229936B (en) 2005-03-21
TW200425475A (en) 2004-11-16
EP1471581A2 (en) 2004-10-27
JP2004320040A (ja) 2004-11-11
EP1471581A3 (en) 2005-07-13

Similar Documents

Publication Publication Date Title
CN1571164A (zh) 具有网型栅极电极的mos晶体管
US7078775B2 (en) MOS transistor having a mesh-type gate electrode
CN1118875C (zh) 存储器单元装置及其制造方法
DE102007057222B4 (de) Transistor mit isoliertem Gate
CN1154189C (zh) 静态半导体存储器
CN1099713C (zh) 用n边多边形单元布线的mos单元、多单元晶体管及ic芯片
CN1468449A (zh) 内含沟道型肖特基整流器的沟道型dmos晶体管
KR100398532B1 (ko) 절연 게이트 트랜지스터
US8455956B2 (en) Multi-drain semiconductor power device and edge-termination structure thereof
CN1941373A (zh) 半导体装置及其制造方法
CN1799145A (zh) 具有边缘终止结构的半导体器件及其制造方法
CN1734767A (zh) 包括无源器件屏蔽结构的集成电路器件及其形成方法
CN1445861A (zh) 具位於主动胞元阵列外的屏蔽电极和较小闸极－汲极电容的电晶体排列
CN101075621A (zh) 半导体装置及其制造方法
CN1124408A (zh) 一种用于半导体器件的表面耐压区
CN1528020A (zh) 具有较低栅极电荷结构的沟槽mosfet
EP0810672B1 (en) High voltage MIS field effect transistor
CN1933179A (zh) 半导体装置
CN101064308A (zh) 合并器件的形成方法和设计方法
CN1950948A (zh) 绝缘栅半导体器件
CN1866506A (zh) 半导体器件
CN1291495C (zh) 半导体器件
CN1469487A (zh) 半导体器件
US20100102381A1 (en) Power semiconductor device
CN1723555A (zh) 具电荷捕捉存储器单元的半导体存储器及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20120418