CN1866506A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1866506A
CN1866506A CNA2006100847526A CN200610084752A CN1866506A CN 1866506 A CN1866506 A CN 1866506A CN A2006100847526 A CNA2006100847526 A CN A2006100847526A CN 200610084752 A CN200610084752 A CN 200610084752A CN 1866506 A CN1866506 A CN 1866506A
Authority
CN
China
Prior art keywords
wiring
mentioned
layer
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100847526A
Other languages
English (en)
Other versions
CN1866506B (zh
Inventor
远藤幸一
角保人
足立克之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1866506A publication Critical patent/CN1866506A/zh
Application granted granted Critical
Publication of CN1866506B publication Critical patent/CN1866506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的半导体器件，具有多个半导体元件和将这些半导体元件并联的第一布线及第二布线，其特征在于，上述第一布线及第二布线具有多个布线层；各布线层将上述第一布线及第二布线交替且平行地形成而构成；在邻接的布线层之间，上述布线相互交叉地形成，并且，在上述第一布线的交叉部及上述第二布线的交叉部，分别用层间连接部连接上述第一布线彼此及上述第二布线彼此。

Description

半导体器件
本申请基于2005年5月18日申请的申请号为2005-145030的日本专利申请，并主张其优先权，全部内容与上述在先申请完全一致，特此声明。
技术领域
本发明涉及多个半导体元件并联并且连接在这些半导体元件上的布线由多层布线形成的半导体器件。
背景技术
如图8所示，具有代表性的半导体元件即MOSFET在半导体衬底1上形成成为源和漏的杂质扩散层2、3，在半导体衬底1上隔着绝缘膜4以横跨两个扩散层2、3的方式形成栅电极5。扩散层2、3分别用第一布线6及第二布线7与其他元件等连接。通常由于在源和漏的布线6、7上流过比栅的布线大的电流，所以一般采用Al及Cu等金属作为布线材料。
在这种半导体器件中，如果流过源和漏的电流值为数mA以下、比较小的电流则没什么问题，但是，当流过半导体器件的电流为数十mA、数百mA时，由于每1个元件的电流容量的限制，就需要采用将多个元件并联的结构。如图9所示，要增大半导体器件的电流容量设定值，就需要增加并联的元件个数，加长每根布线上连接的该布线方向上的元件的有效部分的长度L。这里的问题是布线的最大容许电流密度。在与布线6、7向元件外部的引出部即共用布线8、9的连接部X上，只能流过(每单位长度的电流)×L的电流。从而，越增大L，在布线6、7向元件外的引出部分X等中，电流密度超过最大容许电流密度的可能性升高。当电流密度超过最大容许电流密度时，由于流过布线内的电子与布线材料构成原子冲撞的频率上升，有引起布线本身断线那样的电子迁移不良的可能性。如果加宽布线宽度，虽然每根布线的临界电流值上升，但是这造成元件面积的增大而不理想。
另一方面，已知将布线做成多层布线，并且采用Cu布线层和Al布线层的2层结构作为流过大电流的布线层，通过增厚一部分膜厚，可以流过大电流的半导体器件(日本特开2003-151982号公报，段落0011，图1)；及通过加高布线的一部分高度，可以流过大电流的半导体器件(日本特开平8-46049号公报，段落0010，图1)。但是，上述专利文献1、2所公开的半导体器件，对多个半导体元件并联时的电流密度局部集中的问题都未作任何考察。
发明内容
本发明涉及的第一半导体器件，具有多个半导体元件、和将这些半导体元件并联的第一布线及第二布线，其特征在于，上述第一布线及第二布线具有多个布线层；各布线层将上述第一布线及第二布线交替且平行地形成而构成；在邻接的布线层之间，上述布线相互交叉地形成，并且在上述第一布线的交叉部及上述第二布线的交叉部，分别用层间连接部连接上述第一布线彼此及上述第二布线彼此。
此外，本发明涉及的第二半导体器件，具有多个半导体元件、和将这些半导体元件并联的第一布线及第二布线，其特征在于，上述第一布线及第二布线具有多个布线层；各布线层将上述第一布线及第二布线交替且平行地形成而构成；在邻接的布线层之间，上述布线相互交叉地形成，并且在上述第一布线的交叉部及上述第二布线的交叉部，分别用层间连接部连接上述第一布线彼此及上述第二布线彼此；上述布线层至少具有3层，第二层以后的布线以比与上述半导体器件直接连接的第一层布线宽的宽度形成。
此外，本发明所涉及的第三半导体器件，其特征在于，具有：半导体元件组，将在半导体基板上形成有成为第一主电流端子及第二主电流端子的第一杂质扩散层及第二杂质扩散层、且隔着绝缘膜形成有横跨这些扩散层的控制电极的多个半导体元件形成为，使在连接上述第一杂质扩散层彼此的直线上延伸的第一扩散区、和在连接上述第二杂质扩散层彼此的直线上延伸的第二扩散区平行且交替地配置；第一布线，与该半导体元件组的上述第一扩散区相连接；及第二布线，与上述半导体元件组的上述第二扩散区相连接；上述第一布线及第二布线具有多个布线层；各布线层将上述第一布线及第二布线交替且平行地形成而构成；在与上述第一扩散区及第二扩散区直接连接的第一层布线层中，上述第一布线及第二布线分别沿着上述第一扩散区及第二扩散区延伸；在邻接的布线层之间，上述布线相互交叉地形成，并且，在上述第一布线的交叉部及上述第二布线的交叉部，分别用层间连接部连接上述第一布线彼此及上述第二布线彼此；上述多个布线层中第二层以后的布线以比上述第一层布线宽的宽度形成。
附图说明
图1是本发明的第一实施方式的半导体器件的概略俯视图，图1A是表示第一层布线的图，图1B是表示第一～第二层布线的图，图1C是表示第一～第三层布线的图；
图2是该半导体器件的图1中的A-A′截面图；
图3是该半导体器件的图1中的B-B′截面图；
图4是用于对流过该半导体器件的第一～第二层布线之间的电流进行说明的图；
图5是用于对流过该半导体器件的第二～第三层布线之间的电流进行说明的图；
图6是用于对该半导体器件中的第二层布线宽度和电流密度的关系进行说明的图；
图7是本发明的第二实施方式的半导体器件的概略俯视图；
图8是表示一般的MOSFET结构的截面图；
图9是表示将现有的MOSFET进行并联时的电极布线结构的俯视图。
具体实施方式
下面参照附图对本发明的实施方式进行说明。
图1～图3是本发明的第一实施方式的半导体器件的概略结构的图，图1是按制造工序顺序所示的俯视图，图2及图3是图1C中的A-A′截面图及B-B′截面图。
如图2及图3所示，半导体元件即MOSFET的结构在半导体衬底11上直线状地交替且平行地形成成为第一主电流端子及第二主电流端子即源和漏的杂质扩散层12、13，在半导体衬底11上隔着绝缘膜14以横跨两个扩散层12、13的方式形成控制端子即栅电极15。扩散层12、13利用源用的第一布线16及漏用的第二布线17与其他元件等相连接。第一布线16及第二布线17例如由Al或Cu等金属形成，在该例中，用横跨3层的多层布线构成。
如图1A中也示出，第一层的第一布线161及第二布线171沿着杂质扩散层12、13配置成经由连接部164、174与杂质扩散层12、13相连接，平行且交替形成。
如图1B所示，第二层的第一布线162、172在对于第一层的第一布线161及第二布线171垂直的方向上延伸，相互平行且交替形成。在第一层及第二层的第一布线161、162相交叉的交叉部，形成有将两布线161、162进行层间连接的通孔165。此外，在第一层及第二层的第二布线171、172相交叉的交叉部，形成有将两布线171、172进行层间连接的通孔175。其结果，通孔165和通孔175使相互位置错开它们的排列间距的一半间距量(使相互的二维空间相位对于垂直2轴分别错开180°)分散配置成方格图样。
如图1C所示，第三层的第一布线163及第二布线173与第二层的第一布线162及第二布线172垂直，即与第一层的第一布线161及第二布线171平行，分别交替具有2根以比这些布线161及171宽的宽度形成的部分；在它们的两端部，第一布线163彼此及第二布线173相互连接，整体形成一对コ字型的电极相互咬合的形状。在第二层及第三层的第二布线162、163相交叉的交叉部形成有将两布线162、163进行层间连接的通孔166。此外，在第二层及第三层的第二布线172、173相交叉的交叉部形成有将两布线172、173进行层间连接的通孔176。其结果，通孔166和通孔176使相互位置错开它们的排列间距的一半间距量(使相互的二维空间相位对于垂直2轴分别错开180°)分散配置成方格图样。第三层的第一布线163及第二布线173可以构成引出电极。或者，也可以在第三层的第一布线163及第二布线173之上再形成引出电极。
接着，对这样构成的本实施方式的半导体器件中流过的电流进行说明。
如图4所示，当设第二层布线162、172的布线间距为P2(μm)、流过元件的每单位长度(1μm)的电流为i(1μm)时，由于第一层布线161、171在每个2p 2经由通孔165、175与第二层布线162、172连接，所以在第一层布线161、171上流过
p2·i(1μm)    …(1)
的电流。在通孔165、175中，由于从布线161、171的两侧、或者向两侧流过电流，所以流过通孔165、175的电流为
2p2·i(1μm)    …(2)
同样，如图5所示，设第三层布线163、173的布线间距为p3(μm)时，则由于第二层布线162、172在每个2p3经由通孔166、176与第三层布线163、173连接，所以在第二层布线162、172中流过
2p2·p3·i(1μm)    …(3)的电流。因此，流过通孔166、176的电流为
4p2·p3·i(1μm)  …(4)
当设连接在第一层每根布线上的、该布线方向上的元件的有效部分的全长为Ltotal，第三层布线163、173同样形成在元件的整个长度上时，在一根第三层布线163、173之下形成有Ltotal/2p2个通孔166、176，由于在这些Ltotal/2p2个通孔166、176中流过4p2·p3·i(1μm)的电流，所以在1根第三层布线163、173中流过
2p3·Ltotal·i(1μm)  …(5)
的电流。即，流过第三层布线163、173的电流值，不依存于第二层布线162、172的间距p2，只依存于第三层布线163、173的间距p3。
接着，对各层的电流密度进行说明。
首先，当设第一层布线161、171的布线宽度为w1、厚度为t1时，布线161、171的电流密度为
p2·i(1μm)/(w1·t1)  …(6)
为了将该电流密度设定为不超过EM(电子迁移)容量的范围，只要确定第二层布线162、172的间距使得
j1EM(max)＞p2·i(1μm)/(w1·t1)
P2＜j1EM(max)·w1·t1/i(1μm)    …(7)即可。此处j1EM(max)是形成第一层布线的金属或物质的电子迁移容许电流密度。
对于第二层布线162、172，不论布线宽度w2如何，该电流密度大体恒定。即，流过布线162、172的电流值如上述(3)式所示，为2p2·p3·i(1μm)，由于在大电流驱动元件中一般极力缩短布线与布线之间的空间，所以如果能够忽略空间，则电流密度为
2p2·p3·i(1μm)/(w2·t2)
≈2p2·i(1μm)/t2  …(8)，几乎不依存于布线宽度。如图6所示，如果第二层布线宽度w2成为n倍，则该布线承担的电流也成为n倍，结果电流密度不变。
下面，设第三层布线163、173的布线宽度为w3、厚度为t3，则布线163、173的电流密度为
2p3·Ltotal/(w3·t3)·i(1μm)
≈2Ltotal/t3·i(1μm)    …(9)
当设在第三层布线163、173中使用的布线材料的EM容量为j3EM(max)[mA/μm2]时，则Ltotal需要设定在第三层布线163、173的电流密度不超过EM容量的范围内。从而，只要将元件的全长Ltotal设定为适当的值，以满足
j3EM(max)＞2Ltotal/t3·i(1μm)
Ltotal＜j3EM(max)·t3·i(1μm)/2    …(10)的条件即可。
根据本实施方式，使邻接的层之间的布线相互垂直，通过在交叉部设置通孔，将连接上下的布线层之间的层间连接部二维分散配置成方格图样，所以可以避免电流部分集中。另外，通过分别适当设定第二层布线162、172的间距p2及元件的全长Ltotal，可以在不超过EM容量的范围内形成第一层及第三层布线。
图7是本发明的第二实施方式的半导体器件的局部俯视图。
在本实施方式中是如下的例子，对于第一层布线161、171，第二层布线162′、172′以角度θ倾斜交叉，对于第二层布线162′、172′，第三层布线163′、173′以角度(90°-θ)倾斜交叉的结果，第一层布线161、171和第三层布线163′、173′成垂直的关系。即，通过使用倾斜布线技术，可以相对于第一层布线方向将第三层布线的布线方向配置成任意方向。
在这样的实施方式中，可以将连接第一层布线161、171和第二层布线162′、172′的通孔165′、175′与连接第二层布线162、172和第三层布线163′、173′的通孔166′、176′二维分散配置，可以防止布线中的电流集中。
并且，本发明并不限于上述的实施方式。
在上述实施方式中，将布线层做成3层，但是也可以将布线层做成4层以上。另外，还可以将构成这些各布线层的各布线、或者将至少一个布线分别各重叠2级而构成，例如通过对第一层布线161、171进行2层重叠、或将第二层布线162、172进行2层重叠，可以将流过这些布线的电流的电流密度减轻为1/2。
此外，在以上的实施方式中，虽然以MOSFET为例进行了说明，但是在双极型晶体管、IGBT、二极管等的布线结构中，当然也可以同样适用本发明。

Claims (20)

1.一种半导体器件，具有多个半导体元件、及将这些半导体元件并联的第一布线及第二布线，其特征在于，
上述第一布线及第二布线具有多个布线层；
各布线层将上述第一布线及第二布线交替且平行地形成而构成；
在邻接的布线层之间，上述布线相互交叉地形成，并且，在上述第一布线的交叉部及上述第二布线的交叉部，用层间连接部分别连接上述第一布线彼此及上述第二布线彼此而构成。
2.如权利要求1所述的半导体器件，其特征在于，
上述多个半导体元件分别是具有第一电极区和第二电极区并在该电极区之间流过电流的半导体元件，
上述第一布线连接在上述多个半导体元件各自的上述第一电极区，
上述第二布线连接在上述多个半导体元件各自的上述第二电极区，
用这些上述第一布线及上述第二布线将上述多个半导体元件并联。
3.如权利要求2所述的半导体器件，其特征在于，
上述多个半导体元件为MOSFET，上述第一电极区为源区，上述第二电极区为漏区。
4.如权利要求2所述的半导体器件，其特征在于，
上述多个半导体元件为双极型晶体管，上述第一电极区为发射极区，上述第二电极区为集电极区。
5.如权利要求2所述的半导体器件，其特征在于，
上述多个半导体元件为IGBT，上述第一电极区为发射极区，上述第二电极区为集电极区。
6.如权利要求2所述的半导体器件，其特征在于，
上述多个半导体元件为二极管，上述第一电极区为阳极区，上述第二电极区为阴极区。
7.如权利要求2所述的半导体器件，其特征在于，
上述第一布线的交叉部及上述第二布线的交叉部使相互位置仅错开它们的排列间距的一半间距量而二维分散配置。
8.如权利要求2所述的半导体器件，其特征在于，
在邻接的布线层之间上述布线配置成相互垂直。
9.如权利要求2所述的半导体器件，其特征在于，
上述布线层至少具有3层，第二层以后的布线以比与上述半导体元件直接连接的第一层布线宽的宽度形成。
10.如权利要求2所述的半导体器件，其特征在于，
上述布线层中的至少一层是将2层布线重叠而构成。
11.如权利要求2所述的半导体器件，其特征在于，
将上述布线层的最上层的各布线作为向外部的引出电极。
12.如权利要求2所述的半导体器件，其特征在于，
在上述最上层的第一布线之上形成被电连接的第一引出电极，
在上述最上层的第二布线之上形成被电连接的第二引出电极。
13.如权利要求2所述的半导体器件，其特征在于，
流过上述最上层的各布线的电流密度设定在不超过布线材料的EM容量的范围内。
14.一种半导体器件，具有多个半导体元件、及将这些半导体元件并联的第一布线及第二布线，其特征在于，
上述第一布线及第二布线具有多个布线层；
各布线层将上述第一布线及第二布线交替且平行地形成而构成；
在邻接的布线层之间，上述布线相互交叉地形成，并且，在上述第一布线的交叉部及上述第二布线的交叉部，用层间连接部分别连接上述第一布线彼此及上述第二布线彼此；
上述布线层至少具有3层，第二层以后的布线以比与上述半导体元件直接连接的第一层布线宽的宽度形成。
15.如权利要求14所述的半导体器件，其特征在于，
上述多个半导体元件分别是具有第一电极区和第二电极区并在该电极区间流过电流的半导体元件；
上述第一布线连接在上述多个半导体元件各自的上述第一电极区；
上述第二布线连接在上述多个半导体元件各自的上述第二电极区；
用这些第一布线及上述第二布线将上述多个半导体元件并联。
16.如权利要求14所述的半导体器件，其特征在于，
上述第一布线的交叉部及上述第二布线的交叉部使相互位置仅错开它们的排列间距的一半间距量而二维分散配置。
17.如权利要求14所述的半导体器件，其特征在于，
在邻接的布线层之间，上述布线配置成相互垂直。
18.一种半导体器件，其特征在于，具有：
半导体元件组，将在半导体基板上形成有成为第一主电流端子及第二主电流端子的第一杂质扩散层及第二杂质扩散层、且隔着绝缘膜形成有横跨这些扩散层的控制电极的多个半导体元件形成为，使在连接上述第一杂质扩散层彼此的直线上延伸的第一扩散区、和在连接上述第二杂质扩散层彼此的直线上延伸的第二扩散区平行且交替地配置；
第一布线，与该半导体元件组的上述第一扩散区相连接；及
第二布线，与上述半导体元件组的上述第二扩散区相连接；上述第一布线及第二布线具有多个布线层；
各布线层将上述第一布线及第二布线交替且平行地形成而构成；
在与上述第一扩散区及第二扩散区直接连接的第一层布线层中，上述第一布线及第二布线分别沿着上述第一扩散区及第二扩散区延伸；
在邻接的布线层之间，上述布线相互交叉地形成，并且，在上述第一布线的交叉部及上述第二布线的交叉部，分别用层间连接部连接上述第一布线彼此及上述第二布线彼此；上述多个布线层中第二层以后的布线以比上述第一层布线宽的宽度形成。
19.如权利要求18所述的半导体器件，其特征在于，
上述第一布线的交叉部及上述第二布线的交叉部使相互位置仅错开它们的排列间距的一半间距量而二维分散配置。
20.如权利要求18所述的半导体器件，其特征在于，
在邻接的布线层之间，上述布线配置成相互垂直。
CN2006100847526A 2005-05-18 2006-05-18 半导体器件 Active CN1866506B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005145030A JP4372046B2 (ja) 2005-05-18 2005-05-18 半導体装置
JP145030/2005 2005-05-18

Publications (2)

Publication Number Publication Date
CN1866506A true CN1866506A (zh) 2006-11-22
CN1866506B CN1866506B (zh) 2010-06-02

Family

ID=37425475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100847526A Active CN1866506B (zh) 2005-05-18 2006-05-18 半导体器件

Country Status (3)

Country Link
US (1) US7622757B2 (zh)
JP (1) JP4372046B2 (zh)
CN (1) CN1866506B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623496A (zh) * 2011-01-27 2012-08-01 无锡华润上华半导体有限公司 矩阵型mos场效应晶体管
CN104659016A (zh) * 2013-11-20 2015-05-27 瑞萨电子株式会社 半导体器件
CN109037193A (zh) * 2018-09-05 2018-12-18 长鑫存储技术有限公司 硅通孔检测电路及方法、集成电路芯片

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414275B2 (en) * 2005-06-24 2008-08-19 International Business Machines Corporation Multi-level interconnections for an integrated circuit chip
JP2009111110A (ja) * 2007-10-30 2009-05-21 Nec Electronics Corp 半導体装置
KR100902584B1 (ko) * 2007-12-03 2009-06-11 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
KR100947922B1 (ko) 2007-12-22 2010-03-15 주식회사 동부하이텍 반도체 소자
WO2010016008A1 (en) * 2008-08-05 2010-02-11 Nxp B.V. Ldmos with discontinuous metal stack fingers
JP2010129768A (ja) * 2008-11-27 2010-06-10 Toshiba Corp 半導体装置
JP6472399B2 (ja) * 2016-02-04 2019-02-20 日立オートモティブシステムズ株式会社 半導体装置及び負荷駆動装置
TWI791949B (zh) 2019-03-15 2023-02-11 日商住友重機械工業股份有限公司 監視裝置、顯示裝置、監視方法及監視程式

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152525A (ja) 1991-11-28 1993-06-18 Hitachi Ltd 半導体集積回路装置の製造方法
SE500523C2 (sv) * 1992-10-09 1994-07-11 Elsa Elektroniska Systems And Halvledarkomponent med minst en första och en andra komponentelektrod innefattande ett flertal på en halvledarbricka integrerade halvledarelement, som vart och ett innefattar minst en första och en andra elementelektrod på samma sida av halvledarbrickan, varid de första elementelektroderna är förbundna med den första komponentelektroden och de andra elementelektroderna är förbundna med den andra komponentelektroden.
US5412239A (en) 1993-05-14 1995-05-02 Siliconix Incorporated Contact geometry for improved lateral MOSFET
JPH0846049A (ja) 1994-08-02 1996-02-16 Hitachi Ltd 集積回路の配線方法及びその製造方法並びにそれを用いた集積回路
JP3355817B2 (ja) 1994-10-20 2002-12-09 株式会社デンソー 半導体装置
JP4004103B2 (ja) * 1997-07-01 2007-11-07 日本テキサス・インスツルメンツ株式会社 マスクｒｏｍ
JP2001024056A (ja) * 1999-07-12 2001-01-26 Mitsubishi Electric Corp 半導体装置の多層配線装置及びその製造方法
JP2002246567A (ja) * 2001-02-14 2002-08-30 Toshiba Corp 磁気ランダムアクセスメモリ
JP2003151982A (ja) 2001-11-19 2003-05-23 Mitsubishi Electric Corp 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623496A (zh) * 2011-01-27 2012-08-01 无锡华润上华半导体有限公司 矩阵型mos场效应晶体管
CN104659016A (zh) * 2013-11-20 2015-05-27 瑞萨电子株式会社 半导体器件
CN104659016B (zh) * 2013-11-20 2019-10-08 瑞萨电子株式会社 半导体器件
CN109037193A (zh) * 2018-09-05 2018-12-18 长鑫存储技术有限公司 硅通孔检测电路及方法、集成电路芯片
CN109037193B (zh) * 2018-09-05 2023-09-29 长鑫存储技术有限公司 硅通孔检测电路及方法、集成电路芯片

Also Published As

Publication number Publication date
US20060264034A1 (en) 2006-11-23
JP4372046B2 (ja) 2009-11-25
JP2006324380A (ja) 2006-11-30
CN1866506B (zh) 2010-06-02
US7622757B2 (en) 2009-11-24

Similar Documents

Publication Publication Date Title
CN1866506A (zh) 半导体器件
CN1214462C (zh) 叠层中的垂直电互连
CN1183602C (zh) 一种集成电路及其为集成电路设计导线布局的方法
CN1093318C (zh) 半导体装置及其制造方法
CN1856214A (zh) 布线电路基板
CN1496213A (zh) 用于减少多层电路板的层数的技术
CN1779966A (zh) 半导体器件
CN1291495C (zh) 半导体器件
CN1574335A (zh) 具有金刚石形金属互连配置的半导体功率器件
CN1404134A (zh) 设计布线连接部分的方法和半导体器件
CN1708859A (zh) 具源极穿孔绝缘体硅基板上金氧半导体晶体管
CN1805141A (zh) 电子器件接线方法和结构
CN1314109C (zh) 多层芯片载体及其基板和在芯片载体上展开信号焊盘的重新分配方法
CN1866507A (zh) 多层互补式导线结构及其制造方法
CN1664997A (zh) 具有多层互连结构的半导体器件
CN1215558C (zh) 有机场致发光显示装置
CN101043033A (zh) 半导体集成电路装置
CN1571164A (zh) 具有网型栅极电极的mos晶体管
CN1893059A (zh) 半导体器件
CN1624912A (zh) 器件封装件和印刷电路板及电子装置
CN1601739A (zh) 焊盘模式结构
CN101030578A (zh) 半导体集成电路装置及其制造方法
CN1214356C (zh) 有机电致发光装置
CN1914962A (zh) 用于提高电路板的定线密度的方法和这种电路板
KR19990023738A (ko) 다층 실장 기판상에 실장되는 표면 실장형반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant