JP2015008280A - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP2015008280A JP2015008280A JP2014106316A JP2014106316A JP2015008280A JP 2015008280 A JP2015008280 A JP 2015008280A JP 2014106316 A JP2014106316 A JP 2014106316A JP 2014106316 A JP2014106316 A JP 2014106316A JP 2015008280 A JP2015008280 A JP 2015008280A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- effect transistor
- field effect
- gate
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 97
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 230000005684 electric field Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 description 40
- 230000000052 comparative effect Effects 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】小型でかつ最大電流を大きくできる電界効果トランジスタを提供する。【解決手段】複数の単位素子を備えた電界効果トランジスタであって、単位素子にそれぞれ対応して設けられた複数のドレイン電極１３と、単位素子にそれぞれ対応しドレイン電極１３の周りにそれぞれ設けられたゲート電極１２と、ゲート電極１２の外側に設けられたソース電極１１と、複数の単位素子間にわたって設けられ、ソース電極１１上に開口部を有する絶縁膜とを半導体層の一表面である第１表面に有し、ソース電極は、第１表面上において複数の単位素子間にわたって電気的に接続され、かつ隣り合う単位素子に属し互いに離間した２つのゲート電極１２間において、他の部分に比較して幅が狭くなっている狭小部を有し、開口部は狭小部の両側の他の部分に設けられて、絶縁膜上に開口部を介してソース電極に接続された配線が狭小部と並列に設けられている。【選択図】図１
Description
本発明は、電界効果トランジスタに関する。
電界効果トランジスタは、ソース電極、ドレイン電極、ゲート電極を含んで構成されるが、ソース電極、ドレイン電極、ゲート電極の電極構造が大きい最大電流と低いオン抵抗を得るために重要な要素となる。この電極構造として、特許文献１には、フィンガー状の電極構造（特許文献１の図１）とゲート電極をメッシュ状にした電極構造（特許文献１の図２Ｂ等）が開示されている。また、特許文献２には、ドレイン電極を島状に配置した電極構造が開示されている。
しかしながら、近年、小型でかつ最大電流を大きくできる電界効果トランジスタが求められており、従来の電極構造では十分対応できないという問題があった。
そこで、本発明は、小型でかつ最大電流を大きくできる電界効果トランジスタを提供することを目的とする。
以上の目的を達成するために、本発明に係る電界効果トランジスタは、
複数の単位素子を備えた電界効果トランジスタであって、
前記単位素子にそれぞれ対応して設けられた複数のドレイン電極と、
前記単位素子にそれぞれ対応し前記ドレイン電極の周りにそれぞれ設けられたゲート電極と、
該ゲート電極の外側に設けられたソース電極と、
前記複数の単位素子間にわたって設けられ、前記ソース電極上に開口部を有する絶縁膜と、
を半導体層の一表面である第１表面に有し、
前記ソース電極は、前記第１表面上において複数の単位素子間にわたって電気的に接続され、かつ隣り合う単位素子に属し互いに離間した２つのゲート電極１２間において、他の部分に比較して幅が狭くなっている狭小部を有し、
前記開口部は前記狭小部の両側の前記他の部分に設けられて、前記絶縁膜上に前記開口部を介して前記ソース電極に接続された配線が前記狭小部と並列に設けられている。
複数の単位素子を備えた電界効果トランジスタであって、
前記単位素子にそれぞれ対応して設けられた複数のドレイン電極と、
前記単位素子にそれぞれ対応し前記ドレイン電極の周りにそれぞれ設けられたゲート電極と、
該ゲート電極の外側に設けられたソース電極と、
前記複数の単位素子間にわたって設けられ、前記ソース電極上に開口部を有する絶縁膜と、
を半導体層の一表面である第１表面に有し、
前記ソース電極は、前記第１表面上において複数の単位素子間にわたって電気的に接続され、かつ隣り合う単位素子に属し互いに離間した２つのゲート電極１２間において、他の部分に比較して幅が狭くなっている狭小部を有し、
前記開口部は前記狭小部の両側の前記他の部分に設けられて、前記絶縁膜上に前記開口部を介して前記ソース電極に接続された配線が前記狭小部と並列に設けられている。
以上のように構成された本発明に係る電界効果トランジスタによれば、単位面積あたりのチャネル面積を大きくすることができ、小型でかつ最大電流が大きい電界効果トランジスタを提供することができる。
以下、図面を参照しながら本発明に係る実施形態の電界効果トランジスタについて説明する。
本発明に係る電極構造は、電界効果トランジスタに適用されて小型でかつ最大電流が大きい電界効果トランジスタの提供を可能にするものである。
以下、実施形態の電極構造について説明する。
本発明に係る電極構造は、電界効果トランジスタに適用されて小型でかつ最大電流が大きい電界効果トランジスタの提供を可能にするものである。
以下、実施形態の電極構造について説明する。
実施形態１．
図１は、本発明に係る実施形態１の電界効果トランジスタの電極構成を示す平面図である。図２は、実施形態１の電界効果トランジスタの断面図であり、図１のＡ−Ａ’線についての断面を示している。実施形態１の電界効果トランジスタは、本発明に係る電極構造をＧａＮ系ＨＥＭＴに適用した例を示しており、実施形態１の電界効果トランジスタにより、小型でかつ最大電流が大きいＧａＮ系ＨＥＭＴの提供を可能にするものである。このＧａＮ系ＨＥＭＴは、例えば、基板１と、基板１上に形成されたアンドープＧａＮ層２、アンドープＧａＮ層２の上に形成されたアンドープＡｌＧａＮ層３とを含み、アンドープＡｌＧａＮ層の表面に本発明に係る電極構造が形成される。尚、ＧａＮ系ＨＥＭＴは、典型的には、アンドープＧａＮ層とアンドープＡｌＧａＮ層の界面近傍に形成される２次元電子ガス層（チャネル）を利用するものである。
図１は、本発明に係る実施形態１の電界効果トランジスタの電極構成を示す平面図である。図２は、実施形態１の電界効果トランジスタの断面図であり、図１のＡ−Ａ’線についての断面を示している。実施形態１の電界効果トランジスタは、本発明に係る電極構造をＧａＮ系ＨＥＭＴに適用した例を示しており、実施形態１の電界効果トランジスタにより、小型でかつ最大電流が大きいＧａＮ系ＨＥＭＴの提供を可能にするものである。このＧａＮ系ＨＥＭＴは、例えば、基板１と、基板１上に形成されたアンドープＧａＮ層２、アンドープＧａＮ層２の上に形成されたアンドープＡｌＧａＮ層３とを含み、アンドープＡｌＧａＮ層の表面に本発明に係る電極構造が形成される。尚、ＧａＮ系ＨＥＭＴは、典型的には、アンドープＧａＮ層とアンドープＡｌＧａＮ層の界面近傍に形成される２次元電子ガス層（チャネル）を利用するものである。
実施形態１の電界効果トランジスタは、それぞれドレイン電極１３と、そのドレイン電極１３の周りにそれぞれ設けられたゲート電極１２と、該ゲート電極１２の外側に設けられたソース電極１１の一部を含んで構成される複数の単位素子を含む。実施形態１の電界効果トランジスタにおいて、ドレイン電極１３とゲート電極１２とソース電極１１は、半導体層の一つの表面（第１表面）に形成される。また、半導体層の第１表面において、ドレイン電極１３とゲート電極１２は単位素子ごとに設けられており、ソース電極１１は各単位素子のゲート電極１２の外側に設けられることにより複数の単位素子に共有されそれぞれの単位素子においてソース電極としての役割を果たす。ここで、第１表面において、ドレイン電極１３とゲート電極１２とが単位素子ごとに設けられているとは、機能的にみてどの単位素子に属し、どの単位素子のドレイン電極またはゲート電極としての機能を果たしているか区別して把握できることをいい、異なる単位素子に属するゲート電極１２間またはドレイン電極１３間が第１表面上または第１表面上に形成される絶縁層の表面で電気的に繋がっていてもよいし、例えば、半導体層に設けられる貫通孔などを介して電気的に繋がっていてもよい。すなわち、実施形態１では、円形のドレイン電極１３は第１表面上でそれぞれ独立して設けられており、それぞれ各単位素子においてドレイン電極としての役割を果たしているが、例えば、第１表面以外の部分で電気的に繋がっていてもよい。また、ゲート電極１２は、第１表面においてゲート電極接続部１２cを介して繋がっているが、ゲート電極接続部１２cを除く円環状のゲート電極１２ｍがそれぞれ各単位素子においてゲート電極としての役割を果たしており、円環状のゲート電極１２ｍは複数の単位素子によって共有されるものではない。
これに対して、ソース電極１１は、隣り合う複数の単位素子のゲート電極１２に囲まれた領域がその複数の単位素子の共通のソース電極として機能する。
これに対して、ソース電極１１は、隣り合う複数の単位素子のゲート電極１２に囲まれた領域がその複数の単位素子の共通のソース電極として機能する。
以下、実施形態１の電界効果トランジスタにおける電極構成をより具体的に説明する。
実施形態１の電界効果トランジスタにおいて、複数の単位素子は各単位素子の中心が三角格子（一辺Ｓ１が他の２辺Ｓ２よりわずかに小さい二等辺三角形の格子）の格子点に一致するように配置されており、各単位素子は、各格子点を中心とした略六角形の領域（単位素子領域）に形成される。すなわち、各単位素子領域において、各格子点を中心とする円形のドレイン電極１３が形成され、ドレイン電極１３の外周から所定の間隔を隔てて円環状のゲート電極１２ｍが形成される。そして、ソース電極１１はゲート電極１２の外側の領域にゲート電極１２から所定の間隔を隔てて形成される。以下の説明において、各単位素子領域におけるソース電極１１の内側の円形の領域をゲートドレイン電極形成領域１０という。ここで、ゲートドレイン電極形成領域１０の大きさ（半径）は、三角格子の辺Ｓ２上では、隣り合うゲートドレイン電極形成領域１０が所定の間隔になり、辺Ｓ１上では隣り合うゲートドレイン電極形成領域が一部重なるように設定する。
実施形態１の電界効果トランジスタにおいて、複数の単位素子は各単位素子の中心が三角格子（一辺Ｓ１が他の２辺Ｓ２よりわずかに小さい二等辺三角形の格子）の格子点に一致するように配置されており、各単位素子は、各格子点を中心とした略六角形の領域（単位素子領域）に形成される。すなわち、各単位素子領域において、各格子点を中心とする円形のドレイン電極１３が形成され、ドレイン電極１３の外周から所定の間隔を隔てて円環状のゲート電極１２ｍが形成される。そして、ソース電極１１はゲート電極１２の外側の領域にゲート電極１２から所定の間隔を隔てて形成される。以下の説明において、各単位素子領域におけるソース電極１１の内側の円形の領域をゲートドレイン電極形成領域１０という。ここで、ゲートドレイン電極形成領域１０の大きさ（半径）は、三角格子の辺Ｓ２上では、隣り合うゲートドレイン電極形成領域１０が所定の間隔になり、辺Ｓ１上では隣り合うゲートドレイン電極形成領域が一部重なるように設定する。
以上のように、ゲートドレイン電極形成領域１０を除いた領域に形成されるソース電極１１は、複数の略半円形状ｃ１を各円弧の中央部が１つの直線Ｌ１に接するように配置してつなぎ合わせた形状の第１外周Ｃｏ１と、それぞれ略半円形状ｃ１と同一半径の複数の略半円形状ｃ２を各円弧の中央部が、直線Ｌ１と一致またはほぼ一致する直線Ｌ２に接するようにつなぎ合わせた形状の第２外周Ｃｏ２とによって挟まれた形状になる。また、隣接する単位素子間において、三角格子の辺Ｓ１方向に隣り合う円環状のゲート電極１２ｍ間は第１表面上で接続されている。
以上のように形成されたソース電極１１は、第１表面上において複数の単位素子間にわたって電気的に接続され、かつ、隣り合う単位素子に属し互いに離間した２つのゲート電極１２間において、ソース電極１１の幅が他の部分に比較して狭くなっている部分を有している。本実施形態１では、例えば、隣り合う単位素子に属する離間したゲート電極１２間を最短で結ぶ直線上において、ソース電極１１の幅が他の部分に比較して狭くなっている。これにより、ゲート電極１２を配置する際にソース電極１１の形状による制約を少なくすることができ、より多くの単位素子を形成するように電極構成を最適化できる。
また、本実施形態１の電界効果トランジスタにおいて、上述のように複数のドレイン電極１３は、その中心が三角格子の格子点に一致するように配置されており、隣り合う格子点間を結ぶ直線上におけるソース電極１１の幅が他の部分に比較して狭くなっている。このように、ソース電極１１の細くする部分を一部に制限することによりソース電極１１の抵抗の増加を抑制しつつ、ソース電極１１が第１表面上で占める面積を小さくでき、より多くの単位素子を形成するように電極構成を最適化できる。
したがって、実施形態１に係る電界効果トランジスタの電極構造によれば、ソース電極の配線抵抗を低く維持したままチャネル面積を最大化することが可能であり、小型でかつ最大電流が大きい電界効果トランジスタを提供することができる。配線抵抗の増加抑制については以下で詳述する。
以上の実施形態１に係る電界効果トランジスタの電極構造では、例えば、ソース電極１１の細くなった部分と並列に電流経路を設けるようにすることが好ましく、これによりソース電極の配線抵抗を低くできる。例えば、半導体層の第１表面の上に絶縁膜を形成して、例えば、図１に示すＰ１点とＰ２点を繋ぐソース配線（ソース配線）を絶縁膜上に形成する。このように、最小幅の部分（最小幅部）と並列に電流路を形成すると配線抵抗の増加が抑えられる。また、ソース電極１１の最小幅を小さくしても、幅の大きなソース配線を設けることで配線抵抗の増加がより効果的に抑えられる。したがって、実施形態１に係る電界効果トランジスタの電極構造において、ソース電極１１の細くなった部分と並列に電流経路を設けるようにすると、ソース電極１１が占める面積をより小さくでき、チャネル面積をさらに大きくできる。尚、図１において、１つの最小幅部の両側だけにＰ１点とＰ２点を描いているが、実際には全ての最小幅部と並列にソース配線による電流路が形成されている。
また、絶縁膜上のソース配線によりＰ１点とＰ２点間を接続した電極構造では、第１表面上におけるソース電極１１の接続部（最小幅部）を、ソース配線による電流路のバックアップ経路として機能させてソース電極１１間の良好な通電を確保することができる。すなわち、複数の単位素子に対してソース電極を第１表面上において互いに分離して形成した場合には、通常、ソース配線のみでソース電極間を接続することになる。この場合、一部のソース電極とソース配線との間の接触抵抗（接続抵抗）が接触不良などにより高くなったときには、一部のソース電極には電流が流れにくくなる。しかしながら、本発明のように、ソース電極１１を第１表面上において複数の単位素子間にわたって電気的に接続しておけば、一部のソース電極とソース配線との間の接触抵抗が高くなった場合には第１表面上におけるソース電極１１の接続部がバックアップ経路として機能して、接続部を介してソース電極への良好な通電を確保することができる。ここで、この実施形態１では、隣り合う格子点を結ぶ直線上の部分を接続部という。
また、ソース電極１１は、各単位素子に設けられたゲート電極１２との間隔が一定になるように形成されるので、ソース電極１１の形状は、隣接するゲート電極の配置に基づいて決定される。その結果、ソース電極１１の形状は、幅が一定ではなく、ゲート電極の配置に基づいて場所によって異なる幅を有する形状となり、ソース電極１１は、他の部分に比較して幅の狭い領域（狭小部）を有している。例えば、この実施形態１では、図１に示すように、幅が狭くなった領域（狭小部）と幅が広くなった領域（前記他の部分）が交互に配置された形状になる。このように、ソース電極１１が、幅の広い領域と幅の狭い領域が交互に配置された形状に形成されているような場合には、幅の広い領域にそれぞれソース配線との接触部を形成することが好ましく、これにより、ソース配線とソース電極１１間において電気的に安定した接触を確保でき、かつ接触抵抗を低くできる。ここで、本実施形態１における狭小部は、接続部とその近傍を含む領域をいう。
図１に示すソース電極１１の構造では、単位素子の数が増加するほど抵抗が高い幅の狭い領域が増加し、全体としての抵抗が増加する傾向にある。しかしながら、本実施形態の構造において、ソース電極１１の細くなった部分と並列に電流経路を設けるようにすることでソース電極１１の抵抗を低くでき、ソース電極１１の抵抗を増加させることなく、単位素子の数を増やすことができる。すなわち、ソース電極１１の細くなった部分と並列に電流経路を設けるようにすると、ソース電極１１の最小幅部の幅を、例えば、１０μｍ以下とすることができ、それにより単位素子間の間隔を狭くできるので、単位素子の数を多くすることができる。尚、ソース電極１１の最小幅部の幅は、０．１μｍ以上とすることが好ましい。
また、本実施形態の構造において、ソース電極１１の細くなった部分（狭小部）と並列に電流経路を設けるようにすることで、第１表面に互いに分離されたソース電極を点在させて形成する場合に比較して、低抵抗なソース電極とできる。
以下、ソース配線の具体的な形態例を図３及び図４を参照しながら説明する。
また、本実施形態の構造において、ソース電極１１の細くなった部分（狭小部）と並列に電流経路を設けるようにすることで、第１表面に互いに分離されたソース電極を点在させて形成する場合に比較して、低抵抗なソース電極とできる。
以下、ソース配線の具体的な形態例を図３及び図４を参照しながら説明する。
実施形態１に係る電界効果トランジスタにおいて、絶縁膜６０は、図３に示すように、ソース電極１１の幅の広い領域上に開口部６１を有し、開口部６１が形成された部分を除いて、ソース電極１１、ドレイン電極１３、ゲート電極１２及び半導体層を覆っている。これにより、開口部６１の内側にソース電極１１の表面が露出される。ソース電極１１の幅の広い領域上に開口部６１を形成することにより、ソース電極１１が露出される範囲を比較的大きくでき、ソース配線７０とソース電極１１との接触抵抗を低くするために必要とされる接触面積の確保が容易になる。
ソース配線７０は、各開口部６１においてそれぞれソース電極１１に接続され、隣接する開口部６１に露出したソース電極間をそれぞれ電気的に導通させるように形成される。本実施形態１では、ソース配線７０は、ゲート電極１２ｍの内側のドレイン電極１３の上方を除いた領域全体に一体的に形成される。
ここで、本実施形態１において、ソース配線７０を形成しない範囲は、例えば、ドレイン電極１３の直上の領域を含むように設定され、好ましくは、図４に示すように、ゲート電極１２ｍの内側において、円形のドレイン電極１３と中心を同じくする同心円であってドレイン電極１３の半径より大きい半径の円により設定する。このようにすると、ソース配線７０を覆う第２絶縁膜を形成して、その第２絶縁膜上にドレイン電極１３間を接続するドレイン配線を形成することが可能になる。例えば、絶縁膜６０及び第２絶縁膜を貫通し、ドレイン電極１３を露出させる開口部を形成し、その開口部を介して露出させたドレイン電極１３間を接続するドレイン配線を第２絶縁膜上に形成する。このようにすると、半導体層の第１表面上にソース電極１１間を接続するソース配線を形成する必要がないだけではなく、半導体層の第１表面上にドレイン電極１３間を接続するドレイン配線を接続する必要がないので、第１表面上により多くの単位素子を形成することが可能になる。
ここで、本実施形態１において、ソース配線７０を形成しない範囲は、例えば、ドレイン電極１３の直上の領域を含むように設定され、好ましくは、図４に示すように、ゲート電極１２ｍの内側において、円形のドレイン電極１３と中心を同じくする同心円であってドレイン電極１３の半径より大きい半径の円により設定する。このようにすると、ソース配線７０を覆う第２絶縁膜を形成して、その第２絶縁膜上にドレイン電極１３間を接続するドレイン配線を形成することが可能になる。例えば、絶縁膜６０及び第２絶縁膜を貫通し、ドレイン電極１３を露出させる開口部を形成し、その開口部を介して露出させたドレイン電極１３間を接続するドレイン配線を第２絶縁膜上に形成する。このようにすると、半導体層の第１表面上にソース電極１１間を接続するソース配線を形成する必要がないだけではなく、半導体層の第１表面上にドレイン電極１３間を接続するドレイン配線を接続する必要がないので、第１表面上により多くの単位素子を形成することが可能になる。
また、本実施形態１の電界効果トランジスタの電極構造では、円環状のゲート電極１２ｍの外周とゲートドレイン電極形成領域１０の内周とが相似であり、円環状のゲート電極１２ｍの内周とドレイン電極１３の外周とは相似の形状であることで、電極間の距離をいずれの位置においても一定とすることができ、円環状のゲート電極１２ｍの内外周に沿って幅の広いチャネルを形成することができる。
なお、本実施形態及び他の実施形態において、ソース電極とドレイン電極を入れ替えることもできるが、耐圧向上の点からは、図１に示すようにゲート電極の内側をドレイン電極とし、ゲート電極とドレイン電極との距離をゲート電極とソース電極との距離よりも大きくすることが好ましい。例えばゲート電極とドレイン電極との距離は、１〜５０μｍとすることができ、５〜２０μｍとすることがさらに好ましい。
実施形態２．
図５は、本発明に係る実施形態２の電界効果トランジスタの電極構成を示す平面図である。
実施形態２の電界効果トランジスタは、単位素子の配置（配列）及びソース電極２１の形状が異なっている以外は、基本的には実施形態１と同様に構成される。
すなわち、実施形態２の電界効果トランジスタは、複数の単位素子を含んでいる点では実施形態１と同様であるが、その複数の単位素子をそれぞれの中心が正方格子の格子点に一致するように配置している点が実施形態１とは異なる。
また、隣り合うゲートドレイン電極形成領域２０が所定の間隔だけ離れて配置されてゲートドレイン電極形成領域２０がそれぞれソース電極２１によって分離されている。
以上の相違により、ソース電極２１は、４つのゲートドレイン電極形成領域２０によって囲まれた４つの単位素子が共有する共有領域（それぞれ半径Ｒの１／４の４つの円弧が接続部を介してつないだ形状）が接続部（この実施形態２では、隣り合う格子点を結ぶ直線上の部分を接続部という。）を介して繋がった形状としている。
ゲート電極２２の円環状の部分及びドレイン電極２３の形状及び配置は実施形態１と同様であるが、隣接する単位素子のゲート電極２２は第１表面上で分離されており、特定の方向に隣接する単位素子のゲート電極１２間が接続されている実施形態１とは異なる。
図５は、本発明に係る実施形態２の電界効果トランジスタの電極構成を示す平面図である。
実施形態２の電界効果トランジスタは、単位素子の配置（配列）及びソース電極２１の形状が異なっている以外は、基本的には実施形態１と同様に構成される。
すなわち、実施形態２の電界効果トランジスタは、複数の単位素子を含んでいる点では実施形態１と同様であるが、その複数の単位素子をそれぞれの中心が正方格子の格子点に一致するように配置している点が実施形態１とは異なる。
また、隣り合うゲートドレイン電極形成領域２０が所定の間隔だけ離れて配置されてゲートドレイン電極形成領域２０がそれぞれソース電極２１によって分離されている。
以上の相違により、ソース電極２１は、４つのゲートドレイン電極形成領域２０によって囲まれた４つの単位素子が共有する共有領域（それぞれ半径Ｒの１／４の４つの円弧が接続部を介してつないだ形状）が接続部（この実施形態２では、隣り合う格子点を結ぶ直線上の部分を接続部という。）を介して繋がった形状としている。
ゲート電極２２の円環状の部分及びドレイン電極２３の形状及び配置は実施形態１と同様であるが、隣接する単位素子のゲート電極２２は第１表面上で分離されており、特定の方向に隣接する単位素子のゲート電極１２間が接続されている実施形態１とは異なる。
以上のように構成された実施形態２に係る電界効果トランジスタの電極構造によっても、ソース電極２１は、第１表面上において複数の単位素子間にわたって電気的に接続され、かつ、隣り合う単位素子に属し互いに離間した２つのゲート電極１２間において、ソース電極２１の幅が他の部分に比較して狭くなっている部分（狭小部）を有している。これにより、ゲート電極２２を配置する際にソース電極２１の形状による制約を少なくすることができ、より多くの単位素子を形成するように電極構成を最適化できる。
また、本実施形態２の電界効果トランジスタにおいて、上述のように複数のドレイン電極２３は、その中心が正方格子の格子点に一致するように配置されており、隣り合う格子点間を結ぶ直線上におけるソース電極２１の幅が他の部分に比較して狭くなっている。このように、ソース電極２１の細くする部分を一部に制限することによりソース電極２１の抵抗の増加を抑制しつつ、ソース電極２１が第１表面上で占める面積を小さくでき、より多くの単位素子を形成するように電極構成を最適化できる。
したがって、実施形態２に係る電界効果トランジスタの電極構造によっても、ソース電極の配線抵抗を低く維持したままチャネル面積を最大化することが可能であり、小型でかつ最大電流が大きい電界効果トランジスタを提供することができる。
以上の実施形態２に係る電界効果トランジスタの電極構造においても、例えば、ソース電極２１の細くなった部分と並列にソース配線による電流経路を設けるようにすることで、配線抵抗を低くできる。この場合、第１表面上におけるソース電極２１の接続部を、ソース配線による電流路のバックアップ経路として機能させてソース電極１１への良好な通電を確保することができる。
また、この実施形態２では、実施形態１と同様、ソース電極２１は、図５に示すように、幅が狭くなった領域（狭小部）と幅が広くなった領域（前記他の部分）が交互に配置された形状になる。このように、ソース電極２１が、幅の広い領域と幅の狭い領域が交互に配置された形状に形成されているような場合には、幅の広い領域にそれぞれソース配線との接触部を形成することが好ましく、これにより、ソース配線とソース電極２１間において電気的に安定した接触を確保でき、かつ接触抵抗を低くできる。ここで、本実施形態２における狭小部は、実施形態１と同様、接続部とその近傍を含む領域をいう。
また、この実施形態２では、実施形態１と同様、ソース電極２１は、図５に示すように、幅が狭くなった領域（狭小部）と幅が広くなった領域（前記他の部分）が交互に配置された形状になる。このように、ソース電極２１が、幅の広い領域と幅の狭い領域が交互に配置された形状に形成されているような場合には、幅の広い領域にそれぞれソース配線との接触部を形成することが好ましく、これにより、ソース配線とソース電極２１間において電気的に安定した接触を確保でき、かつ接触抵抗を低くできる。ここで、本実施形態２における狭小部は、実施形態１と同様、接続部とその近傍を含む領域をいう。
また、本実施形態２の電界効果トランジスタの電極構造では、ゲート電極２２の外周と
ゲートドレイン電極形成領域２０の内周とが相似であり、ゲート電極２２の内周とドレイン電極２３の外周とは相似の形状であることで、電極間の距離をいずれの位置においても一定とすることができ、ゲート電極２２の内外周に沿って幅の広いチャネルを形成することができる。なお、ゲート電極２２間またはドレイン電極２３間が第１表面上または第１表面上に形成される絶縁層の表面で電気的に繋がっていてもよい点は実施形態１と同じであり、以降の実施形態でも同様である。
ゲートドレイン電極形成領域２０の内周とが相似であり、ゲート電極２２の内周とドレイン電極２３の外周とは相似の形状であることで、電極間の距離をいずれの位置においても一定とすることができ、ゲート電極２２の内外周に沿って幅の広いチャネルを形成することができる。なお、ゲート電極２２間またはドレイン電極２３間が第１表面上または第１表面上に形成される絶縁層の表面で電気的に繋がっていてもよい点は実施形態１と同じであり、以降の実施形態でも同様である。
実施形態３．
図６は、本発明に係る実施形態３の電界効果トランジスタの電極構成を示す平面図である。
実施形態３の電界効果トランジスタは、複数の単位素子をそれぞれの中心が正三角格子の格子点に一致するように配置して構成しており、単位素子はそれぞれ、正六角形の角が面取りされた十二角形のゲートドレイン電極形成領域３０に形成された六角形のゲート電極３２及びドレイン電極３３と、ゲート電極３２の外側に位置するソース電極３１により構成される。実施形態３では、ゲートドレイン電極形成領域３０がその面取りされたことにより形成された１つの辺が隣接間で互いに平行に近接するように、十二角形の大きさを設定する。そして、ゲートドレイン電極形成領域３０を除いた領域にソース電極３１が形成される。以上のように構成される実施形態３の電界効果トランジスタにおいて、ソース電極３１は、複数の三角形の共有領域が接続部を介して接続されて形状になっている。すなわち、ソース電極３１は、３つのゲートドレイン電極形成領域３０によって囲まれて３つの単位素子が共有する共有領域３１ｍが接続部３１ｃ（この実施形態では、隣り合う格子点を結ぶ直線上の他の領域より幅の狭い部分である狭小部を接続部という。）を介して繋がった形状に形成される。ゲート電極３２は、ゲートドレイン電極形成領域３０の内側にゲートドレイン電極形成領域３０の外周から所定の距離だけ隔てた位置に六角形（正六角形）の環形状に形成されており、ドレイン電極３３は、ゲート電極３２の内側にゲート電極３２から所定の距離だけ隔てた位置に六角形（正六角形）に形成する。尚、ゲート電極３２とドレイン電極３３は、第１表面上では隣り合う単位素子間で分離して形成されているが、例えば、半導体層の表面に形成された絶縁膜上に形成されたソース配線を介して接続されていてもよい。
図６は、本発明に係る実施形態３の電界効果トランジスタの電極構成を示す平面図である。
実施形態３の電界効果トランジスタは、複数の単位素子をそれぞれの中心が正三角格子の格子点に一致するように配置して構成しており、単位素子はそれぞれ、正六角形の角が面取りされた十二角形のゲートドレイン電極形成領域３０に形成された六角形のゲート電極３２及びドレイン電極３３と、ゲート電極３２の外側に位置するソース電極３１により構成される。実施形態３では、ゲートドレイン電極形成領域３０がその面取りされたことにより形成された１つの辺が隣接間で互いに平行に近接するように、十二角形の大きさを設定する。そして、ゲートドレイン電極形成領域３０を除いた領域にソース電極３１が形成される。以上のように構成される実施形態３の電界効果トランジスタにおいて、ソース電極３１は、複数の三角形の共有領域が接続部を介して接続されて形状になっている。すなわち、ソース電極３１は、３つのゲートドレイン電極形成領域３０によって囲まれて３つの単位素子が共有する共有領域３１ｍが接続部３１ｃ（この実施形態では、隣り合う格子点を結ぶ直線上の他の領域より幅の狭い部分である狭小部を接続部という。）を介して繋がった形状に形成される。ゲート電極３２は、ゲートドレイン電極形成領域３０の内側にゲートドレイン電極形成領域３０の外周から所定の距離だけ隔てた位置に六角形（正六角形）の環形状に形成されており、ドレイン電極３３は、ゲート電極３２の内側にゲート電極３２から所定の距離だけ隔てた位置に六角形（正六角形）に形成する。尚、ゲート電極３２とドレイン電極３３は、第１表面上では隣り合う単位素子間で分離して形成されているが、例えば、半導体層の表面に形成された絶縁膜上に形成されたソース配線を介して接続されていてもよい。
以上のように構成された実施形態３に係る電界効果トランジスタの電極構造によっても、ソース電極３１は、第１表面上において複数の単位素子間にわたって電気的に接続され、かつ、隣り合う単位素子に属し互いに離間した２つのゲート電極１２間において、ソース電極３１の幅が他の部分に比較して狭くなっている部分（狭小部）を有している。これにより、ゲート電極３２を配置する際にソース電極３１の形状による制約を少なくすることができ、より多くの単位素子を形成するように電極構成を最適化できる。ここで、本明細書において、間隔が一定とは、間隔が完全に一定であることを意味するものではなく間隔が略一定である場合も含む。したがって、間隔が一定というときには、この実施形態３のようにゲートドレイン電極形成領域３０の面取りされたことにより形成された１つの辺とゲート電極３２間のように一部が狭くなっている場合も含む。
したがって、実施形態３に係る電界効果トランジスタの電極構造によって、ソース電極の配線抵抗を低く維持したままチャネル面積を最大化することが可能であり、小型でかつ最大電流が大きい電界効果トランジスタを提供することができる。
以上の実施形態３に係る電界効果トランジスタの電極構造において、例えば、ソース電極３１の接続部３１ｃと並列に、例えば、絶縁膜に形成されたソース配線を介して電流経路を設けるようにすることにより、ソース電極側の配線抵抗を低くできる。
この場合、第１表面上におけるソース電極３１の接続部３１ｃを、ソース配線による電流路のバックアップ経路として機能させてソース電極３１間の良好な通電を確保することができる。
また、この実施形態３において、幅の広い領域である共有領域３１ｍにそれぞれソース配線との接触部を形成することが好ましく、これにより、ソース配線とソース電極３１間において電気的に安定した接触を確保でき、かつ接触抵抗を低くできる。
この場合、第１表面上におけるソース電極３１の接続部３１ｃを、ソース配線による電流路のバックアップ経路として機能させてソース電極３１間の良好な通電を確保することができる。
また、この実施形態３において、幅の広い領域である共有領域３１ｍにそれぞれソース配線との接触部を形成することが好ましく、これにより、ソース配線とソース電極３１間において電気的に安定した接触を確保でき、かつ接触抵抗を低くできる。
実施形態４．
図７Ａは、本発明に係る実施形態４の電界効果トランジスタの電極構成を示す平面図であり、図７Ｂは、図７Ａの一部を拡大して、１つの単位素子のゲートドレイン電極形成領域４０を示している。
実施形態４の電界効果トランジスタでは、複数の単位素子をそれぞれの中心が正方格子の格子点に一致するように配置している。実施形態４の単位素子に対応して設けられるゲートドレイン電極形成領域４０は正方形の角が面取りされた八角形であり、面取りをしない状態の正方形を仮想したときに、その一辺の長さは、ゲートドレイン電極形成領域４０の中心が正方格子の格子点に一致するように配置したときに、隣接するゲートドレイン電極形成領域における仮想正方形の角の一部が重なるように設定する。すなわち、実施形態４の電界効果トランジスタにおいて、ゲートドレイン電極形成領域４０の仮想正方形の４つの角の一部がそれぞれ隣接するゲートドレイン電極形成領域４０の仮想正方形と繋がっている。そして、仮想正方形を面取りした位置にソース電極４１が形成される。ソース電極４１は、ゲートドレイン電極形成領域４０を除いた領域に形成されている。以上のように構成される実施形態４の電界効果トランジスタにおいて、ソース電極４１は、複数の正方形の共有領域４１ｍが接続部４１ｃを介して接続された形状になっている。すなわち、ソース電極４１は、４つのゲートドレイン電極形成領域４０によって囲まれて４つの単位素子が共有する共有領域４１ｍが接続部４１ｃ（この実施形態では、隣り合う格子点を結ぶ直線上の他の領域より幅の狭い部分である狭小部を接続部という。）を介して繋がった形状に形成される。ゲート電極４２は、ゲートドレイン電極形成領域４０の内側にゲートドレイン電極形成領域４０の外周から所定の距離だけ隔てた位置に角を丸めた四角形の環形状に形成されており、ドレイン電極４３は、ゲート電極４２の内側にゲート電極４２から所定の距離だけ隔てた位置に正方形（四角形）に形成する。このように、ゲート電極４２の内周とドレイン電極４３の外周とは実質的に相似形状であることで、電極間の距離をいずれの位置においても略一定とすることができ、好ましい。ゲート電極４２の外周とゲートドレイン電極形成領域４０の内周についても同様に実質的に相似形状である。このように、本実施形態４の電界効果トランジスタの電極構造では、ゲート電極４２の外周とゲートドレイン電極形成領域４０の内周とが実質的に相似形状であり、ゲート電極４２の内周とドレイン電極４３の外周とは実質的に相似形状であることで、電極間の距離をいずれの位置においても一定とすることができ、ゲート電極４２の内外周に沿って幅の広いチャネルを形成することができる。尚、ゲート電極４２とドレイン電極４３は、第１表面上では隣り合う単位素子間で分離して形成されているが、例えば、半導体層の表面に形成された絶縁膜上に形成された配線電極（ソース配線）を介して接続されていてもよい。
図７Ａは、本発明に係る実施形態４の電界効果トランジスタの電極構成を示す平面図であり、図７Ｂは、図７Ａの一部を拡大して、１つの単位素子のゲートドレイン電極形成領域４０を示している。
実施形態４の電界効果トランジスタでは、複数の単位素子をそれぞれの中心が正方格子の格子点に一致するように配置している。実施形態４の単位素子に対応して設けられるゲートドレイン電極形成領域４０は正方形の角が面取りされた八角形であり、面取りをしない状態の正方形を仮想したときに、その一辺の長さは、ゲートドレイン電極形成領域４０の中心が正方格子の格子点に一致するように配置したときに、隣接するゲートドレイン電極形成領域における仮想正方形の角の一部が重なるように設定する。すなわち、実施形態４の電界効果トランジスタにおいて、ゲートドレイン電極形成領域４０の仮想正方形の４つの角の一部がそれぞれ隣接するゲートドレイン電極形成領域４０の仮想正方形と繋がっている。そして、仮想正方形を面取りした位置にソース電極４１が形成される。ソース電極４１は、ゲートドレイン電極形成領域４０を除いた領域に形成されている。以上のように構成される実施形態４の電界効果トランジスタにおいて、ソース電極４１は、複数の正方形の共有領域４１ｍが接続部４１ｃを介して接続された形状になっている。すなわち、ソース電極４１は、４つのゲートドレイン電極形成領域４０によって囲まれて４つの単位素子が共有する共有領域４１ｍが接続部４１ｃ（この実施形態では、隣り合う格子点を結ぶ直線上の他の領域より幅の狭い部分である狭小部を接続部という。）を介して繋がった形状に形成される。ゲート電極４２は、ゲートドレイン電極形成領域４０の内側にゲートドレイン電極形成領域４０の外周から所定の距離だけ隔てた位置に角を丸めた四角形の環形状に形成されており、ドレイン電極４３は、ゲート電極４２の内側にゲート電極４２から所定の距離だけ隔てた位置に正方形（四角形）に形成する。このように、ゲート電極４２の内周とドレイン電極４３の外周とは実質的に相似形状であることで、電極間の距離をいずれの位置においても略一定とすることができ、好ましい。ゲート電極４２の外周とゲートドレイン電極形成領域４０の内周についても同様に実質的に相似形状である。このように、本実施形態４の電界効果トランジスタの電極構造では、ゲート電極４２の外周とゲートドレイン電極形成領域４０の内周とが実質的に相似形状であり、ゲート電極４２の内周とドレイン電極４３の外周とは実質的に相似形状であることで、電極間の距離をいずれの位置においても一定とすることができ、ゲート電極４２の内外周に沿って幅の広いチャネルを形成することができる。尚、ゲート電極４２とドレイン電極４３は、第１表面上では隣り合う単位素子間で分離して形成されているが、例えば、半導体層の表面に形成された絶縁膜上に形成された配線電極（ソース配線）を介して接続されていてもよい。
以上のように構成された実施形態４に係る電界効果トランジスタの電極構造によっても、ソース電極４１は、第１表面上において複数の単位素子間にわたって電気的に接続され、かつ、隣り合う単位素子に属し互いに離間した２つのゲート電極１２間において、ソース電極４１の幅が他の部分に比較して狭くなっている部分を有している。これにより、ゲート電極４２を配置する際にソース電極４１の形状による制約を少なくすることができ、より多くの単位素子を形成するように電極構成を最適化できる。
したがって、実施形態４に係る電界効果トランジスタの電極構造によって、ソース電極の配線抵抗を低く維持したままチャネル面積を最大化することが可能であり、小型でかつ最大電流が大きい電界効果トランジスタを提供することができる。
以上の実施形態４に係る電界効果トランジスタの電極構造において、例えば、ソース電極４１の接続部４１ｃと並列に、例えば、絶縁膜に形成された配線電極を介して電流経路を設けるようにすることにより、ソース電極の配線抵抗を低くできる。
この場合、第１表面上におけるソース電極４１の接続部４１ｃを、ソース配線による電流路のバックアップ経路として機能させてソース電極４１間の良好な通電を確保することができる。
また、この実施形態４において、幅の広い領域である共有領域４１ｍにそれぞれソース配線との接触部を形成することが好ましく、これにより、ソース配線とソース電極３１間において電気的に安定した接触を確保でき、かつ接触抵抗を低くできる。
この場合、第１表面上におけるソース電極４１の接続部４１ｃを、ソース配線による電流路のバックアップ経路として機能させてソース電極４１間の良好な通電を確保することができる。
また、この実施形態４において、幅の広い領域である共有領域４１ｍにそれぞれソース配線との接触部を形成することが好ましく、これにより、ソース配線とソース電極３１間において電気的に安定した接触を確保でき、かつ接触抵抗を低くできる。
実施形態５．
図８Ａは、本発明に係る実施形態５の電界効果トランジスタにおける半導体層第１表面上の電極構成を示す平面図である。また、図８Ｂは、実施形態５の電界効果トランジスタにおいて、第１表面上に形成されたソース電極が絶縁膜上に形成されたソース配線構造を示す平面図である。
図８Ａは、本発明に係る実施形態５の電界効果トランジスタにおける半導体層第１表面上の電極構成を示す平面図である。また、図８Ｂは、実施形態５の電界効果トランジスタにおいて、第１表面上に形成されたソース電極が絶縁膜上に形成されたソース配線構造を示す平面図である。
実施形態５の電界効果トランジスタにおいて、半導体層の第１表面上におけるゲートドレイン電極形成領域５０の設定、半導体層の第１表面上におけるドレイン電極５３の構成は実施形態４と同様である。
すなわち、実施形態５の電界効果トランジスタにおいて、複数の単位素子がそれぞれの中心が正方格子の格子点に一致するように配置され、単位素子に対応して設けられるゲートドレイン電極形成領域５０は正方形の対角線上に位置する一対の角が面取りされた形状であり、ゲートドレイン電極形成領域５０の面取りされていない角がそれぞれ隣接するゲートドレイン電極形成領域５０と重なっている。
そして、ゲートドレイン電極形成領域５０を除いた領域にソース電極５１が形成され、ソース電極５１は、複数の正方形の共有領域５１ｍが、ゲートドレイン電極形成領域５０の面取りされた部分に配置された接続部５１ｃを介して接続された形状になっているが、共有領域５１ｍの一方の対角線方向に配列された複数の共有領域５１ｍが接続部５１ｃによって接続されており、他方の対角線方向に配列された共有領域５１ｍは接続されていない点で実施形態４とは異なっている。
すなわち、実施形態５の電界効果トランジスタにおいて、複数の単位素子がそれぞれの中心が正方格子の格子点に一致するように配置され、単位素子に対応して設けられるゲートドレイン電極形成領域５０は正方形の対角線上に位置する一対の角が面取りされた形状であり、ゲートドレイン電極形成領域５０の面取りされていない角がそれぞれ隣接するゲートドレイン電極形成領域５０と重なっている。
そして、ゲートドレイン電極形成領域５０を除いた領域にソース電極５１が形成され、ソース電極５１は、複数の正方形の共有領域５１ｍが、ゲートドレイン電極形成領域５０の面取りされた部分に配置された接続部５１ｃを介して接続された形状になっているが、共有領域５１ｍの一方の対角線方向に配列された複数の共有領域５１ｍが接続部５１ｃによって接続されており、他方の対角線方向に配列された共有領域５１ｍは接続されていない点で実施形態４とは異なっている。
また、ゲート電極５２は、ゲートドレイン電極形成領域４０の外周から所定の距離だけ隔てた内側の位置に略正方形の環形状に形成されている。実施形態５の電界効果トランジスタは、図８Ａに示すように、上記一方の対角線方向に配列された複数のゲート電極５２が隣接するものの間で接続されている点で実施形態４の電界効果トランジスタとは異なっている。ドレイン電極５３は、ゲート電極５２の内側にゲート電極５２から所定の距離だけ隔てた位置に正方形の形状で形成される。尚、ドレイン電極５３は、第１表面上では隣り合う単位素子間で分離して形成されているが、例えば、半導体層の表面に形成された絶
縁膜上に形成された配線電極を介して接続されていてもよい。
この場合、第１表面上におけるソース電極５１ｍの接続部５１ｃを、ソース配線による電流路のバックアップ経路として機能させてソース電極５１ｍ間の良好な通電を確保することができる。
縁膜上に形成された配線電極を介して接続されていてもよい。
この場合、第１表面上におけるソース電極５１ｍの接続部５１ｃを、ソース配線による電流路のバックアップ経路として機能させてソース電極５１ｍ間の良好な通電を確保することができる。
ソース配線５４は、ソース電極５１の配線抵抗を低くするために、半導体層の第１表面とは異なる表面にソース電極５１と並列に接続される。実施形態５において、ソース配線５４は、図８Ｂに示すように、半導体層の第１表面上に形成された絶縁膜５５の表面に格子形状に形成される。ソース配線５４は、格子が交差する接続部（格子形状の格子点に相当する部分）が絶縁膜５５に形成された貫通孔（開口部）５４ｈを介してソース電極５１の共有領域５１ｍの中心部分と接続される。すなわち、貫通孔５４ｈは共有領域５１ｍの中心の直上に形成される。
ソース配線５４は、図８Ｃに示すように、ソース電極５１の配線抵抗をより低くするために、幅を広く形成してもよい。
以上のように構成された実施形態５に係る電界効果トランジスタの電極構造によっても、ソース電極５１は、第１表面上において複数の単位素子間にわたって電気的に接続され、かつ、隣り合う単位素子に属し互いに離間した２つのゲート電極１２間において、ソース電極５１の幅が他の部分に比較して狭くなっている部分を有している。これにより、ゲート電極５２を配置する際にソース電極５１の形状による制約を少なくすることができ、より多くの単位素子を形成するように電極構成を最適化できる。
また、この実施形態５において、幅の広い領域である共有領域５１ｍにそれぞれソース配線５４との接触部が形成されているので、ソース配線５４とソース電極５１間において電気的に安定した接触を確保でき、かつ接触抵抗を低くできる。
また、この実施形態５において、幅の広い領域である共有領域５１ｍにそれぞれソース配線５４との接触部が形成されているので、ソース配線５４とソース電極５１間において電気的に安定した接触を確保でき、かつ接触抵抗を低くできる。
したがって、実施形態５に係る電界効果トランジスタの電極構造によって、ソース電極の配線抵抗を低く維持したままチャネル面積を最大化することが可能であり、小型でかつ最大電流が大きい電界効果トランジスタを提供することができる。
また、さらにソース電極の配線抵抗を低くできる。
また、さらにソース電極の配線抵抗を低くできる。
以上の実施形態１〜５に係る電界効果トランジスタの電極構造では、ソース電極を半導体層の第１表面上において複数の単位素子間にわたって電気的に接続しているので、ゲート電極の周りをほぼ全周にわたって取り囲むことが可能になり、チャネル面積をより大きくすることができ、小型でかつ最大電流が大きい電界効果トランジスタを提供することができる。
すなわち、図１０の比較例に示すように、ソース電極１１１を半導体層の第１表面上において分離すると、矢印ａ１に示す方向には電流が流れるが、ソース電極１１１が分離された矢印ａ２に示す方向には電流が流れないか、流れたとしても電流経路が遠回りとなるため抵抗が高く微小な電流しか流れない。
しかしながら、例えば、図７Ｂに示すようにゲート電極の周りをほぼ全周にわたって取り囲むことにより、矢印にて示すように、全方向において電流を流すことが可能になり、チャネル面積をより大きくすることができ、より小型でかつ最大電流が大きい電界効果トランジスタを提供することができる。
尚、図１０において、符号１１３で示す部分はドレイン電極であり、符号１１２で示す部分はゲート電極である。
しかしながら、例えば、図７Ｂに示すようにゲート電極の周りをほぼ全周にわたって取り囲むことにより、矢印にて示すように、全方向において電流を流すことが可能になり、チャネル面積をより大きくすることができ、より小型でかつ最大電流が大きい電界効果トランジスタを提供することができる。
尚、図１０において、符号１１３で示す部分はドレイン電極であり、符号１１２で示す部分はゲート電極である。
実施例１として、図１に示す実施形態１の電極構造を有する電界効果トランジスタを作製した。実施例１の電界効果トランジスタは、ＧａＮ系ＨＥＭＴであり、基板１として、サファイア基板を使用し、その基板１上に、厚さ．０．５μｍの．アンドープＧａＮ層２と、厚さ０．９ｎｍのＡｌＮ層と、厚さ７ｎｍのアンドープＡｌＧａＮ層３と、を順に積層し、詳細以下に示す構造のゲート電極１２、ドレイン電極１３、ソース電極１１を形成して作製した。
作製した電界効果トランジスタの電極構成を図９Ａに示す。
作製した電界効果トランジスタの電極構成を図９Ａに示す。
実施例１において、規則的に配置される単位素子の配列を規定する二等辺三角格子は、辺Ｓ１を２５μｍとし、辺Ｓ２を２８μｍとし、ゲートドレイン電極形成領域１０の直径は、円環状のゲート電極１２ｍの内径が２０μｍになるように設定した。
また、各電極間の距離（間隔）は、
ソース電極−ゲート電極間距離：２μm、
ゲート長（ゲート電極の幅）：１μm、
ゲート電極−ドレイン電極間距離：７μm、
とした。
以上のようにして、図９Ｂに示すように、半導体層の第１表面の１ｍｍ角の範囲に、単位素子（ここでは、ドレイン電極１個とその周辺を単位素子１個とする）を１５８０個含む実施例１の電界効果トランジスタを形成した。
尚、単位素子間において、ドレイン電極間は、絶縁膜を介してＡｕめっきにより互いに接続した。ソース電極間も同様に、絶縁膜を介してＡｕめっきで接続した。図９Ｂに示すように、素子領域の外に、各電極と電気的に接続された給電部１４，１５，１６を形成しており、ソース電極の給電部１４、ゲート電極の給電部１５、ドレイン電極の給電部１６のそれぞれにワイヤ等を接続することで、各電極に給電される。
また、各電極間の距離（間隔）は、
ソース電極−ゲート電極間距離：２μm、
ゲート長（ゲート電極の幅）：１μm、
ゲート電極−ドレイン電極間距離：７μm、
とした。
以上のようにして、図９Ｂに示すように、半導体層の第１表面の１ｍｍ角の範囲に、単位素子（ここでは、ドレイン電極１個とその周辺を単位素子１個とする）を１５８０個含む実施例１の電界効果トランジスタを形成した。
尚、単位素子間において、ドレイン電極間は、絶縁膜を介してＡｕめっきにより互いに接続した。ソース電極間も同様に、絶縁膜を介してＡｕめっきで接続した。図９Ｂに示すように、素子領域の外に、各電極と電気的に接続された給電部１４，１５，１６を形成しており、ソース電極の給電部１４、ゲート電極の給電部１５、ドレイン電極の給電部１６のそれぞれにワイヤ等を接続することで、各電極に給電される。
比較例として、半導体層の第１表面の１ｍｍ角の範囲に、図９Ｃに示す従来例の電極構造（櫛形構造）を有する電界効果トランジスタを作製した。
比較例のソース電極１２１、ゲート電極１２２、ドレイン電極１２３は、各電極間の距離（間隔）及びゲート長が実施例１と同じになるようにして櫛形構造とした。ゲート電極の１ｍｍ長さのフィンガーを６６本とし、ソース電極の１ｍｍ長さのフィンガーを３４本とし、ドレイン電極の１ｍｍ長さのフィンガーを３３本とした。尚、比較例の電界効果トランジスタは、ソース電極、ドレイン電極及びゲート電極の間隔を実施例と同様にして、低いオン抵抗と大きい最大電流が最適になるようにソース電極のフィンガー数及びフィンガー長、ドレイン電極のフィンガー数及びフィンガー長を競っていたものである。
比較例のソース電極１２１、ゲート電極１２２、ドレイン電極１２３は、各電極間の距離（間隔）及びゲート長が実施例１と同じになるようにして櫛形構造とした。ゲート電極の１ｍｍ長さのフィンガーを６６本とし、ソース電極の１ｍｍ長さのフィンガーを３４本とし、ドレイン電極の１ｍｍ長さのフィンガーを３３本とした。尚、比較例の電界効果トランジスタは、ソース電極、ドレイン電極及びゲート電極の間隔を実施例と同様にして、低いオン抵抗と大きい最大電流が最適になるようにソース電極のフィンガー数及びフィンガー長、ドレイン電極のフィンガー数及びフィンガー長を競っていたものである。
以上のように作製した実施例１の電界効果トランジスタは、図９Ｄに示すように、オン抵抗を低くでき、最大電流を大きくできた。
１ 基板
２ アンドープＧａＮ層
３ アンドープＡｌＧａＮ層
１０，２０，３０，４０，５０ ゲートドレイン電極形成領域
１１，２１，３１，４１，５１ ソース電極
１２，２２，３２，４２，５２ ゲート電極
１３，２３，３３，４３，５３ ドレイン電極
２ アンドープＧａＮ層
３ アンドープＡｌＧａＮ層
１０，２０，３０，４０，５０ ゲートドレイン電極形成領域
１１，２１，３１，４１，５１ ソース電極
１２，２２，３２，４２，５２ ゲート電極
１３，２３，３３，４３，５３ ドレイン電極
Claims (9)
- 複数の単位素子を備えた電界効果トランジスタであって、
前記単位素子にそれぞれ対応して設けられた複数のドレイン電極と、
前記単位素子にそれぞれ対応し前記ドレイン電極の周りにそれぞれ設けられたゲート電極と、
該ゲート電極の外側に設けられたソース電極と、
前記複数の単位素子間にわたって設けられ、前記ソース電極上に開口部を有する絶縁膜と、
を半導体層の一表面である第１表面に有し、
前記ソース電極は、前記第１表面上において複数の単位素子間にわたって電気的に接続され、かつ隣り合う単位素子に属し互いに離間した２つのゲート電極１２間において、他の部分に比較して幅が狭くなっている狭小部を有し、
前記開口部は前記狭小部の両側の前記他の部分に設けられて、前記絶縁膜上に前記開口部を介して前記ソース電極に接続された配線が前記狭小部と並列に設けられている電界効果トランジスタ。 - 前記狭小部と前記他の部分とは交互に設けられており、前記他の部分にそれぞれ前記開口部が設けられ、前記配線は前記開口部においてそれぞれソース電極に接続されている請求項１記載の電界効果トランジスタ。
- 前記ソース電極は、各単位素子に設けられた前記ゲート電極との間隔が一定になるように設けられている請求項１に記載の電界効果トランジスタ。
- 前記複数のドレイン電極は、その中心が三角格子の格子点に一致するように配置されており、隣り合う格子点間を結ぶ直線上におけるソース電極の幅が他の部分に比較して狭くなっている請求項１〜３のうちのいずれか１つに記載の電界効果トランジスタ。
- 前記複数のドレイン電極は、その中心が正方格子の格子点に一致するように配置されており、隣り合う格子点間を結ぶ直線上におけるソース電極の幅が他の部分に比較して狭くなっている請求項１〜３のうちのいずれか１つに記載の電界効果トランジスタ。
- 前記三角または正方格子の一方向に配列された格子点を結ぶ直線上に、隣り合う単位素子間のゲート電極を接続するゲート接続部が設けられており、そのゲート接続部を間において前記ソース電極が分離されている請求項４又は５に記載の電界効果トランジスタ。
- 前記ドレイン電極は円形であり、前記ゲート電極は円環形状である請求項１〜６のうちのいずれか１つに記載の電界効果トランジスタ。
- 前記ドレイン電極は六角形であり、前記ゲート電極は六角形の環形状である請求項１〜６のうちのいずれか１つに記載の電界効果トランジスタ。
- 前記ドレイン電極は四角形であり、前記ゲート電極は略四角形の環形状である請求項１〜６のうちのいずれか１つに記載の電界効果トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014106316A JP2015008280A (ja) | 2013-05-30 | 2014-05-22 | 電界効果トランジスタ |
| US14/290,903 US9214523B2 (en) | 2013-05-30 | 2014-05-29 | Field-effect transistor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013113586 | 2013-05-30 | ||
| JP2013113586 | 2013-05-30 | ||
| JP2014106316A JP2015008280A (ja) | 2013-05-30 | 2014-05-22 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015008280A true JP2015008280A (ja) | 2015-01-15 |
Family
ID=51984171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014106316A Pending JP2015008280A (ja) | 2013-05-30 | 2014-05-22 | 電界効果トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9214523B2 (ja) |
| JP (1) | JP2015008280A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB201418752D0 (en) * | 2014-10-22 | 2014-12-03 | Rolls Royce Plc | Lateral field effect transistor device |
| US10147796B1 (en) | 2017-05-26 | 2018-12-04 | Stmicroelectronics Design And Application S.R.O. | Transistors with dissimilar square waffle gate patterns |
| US10403624B2 (en) * | 2017-05-26 | 2019-09-03 | Stmicroelectronics Design And Application S.R.O. | Transistors with octagon waffle gate patterns |
| CN107134485B (zh) * | 2017-06-27 | 2019-11-12 | 成都海威华芯科技有限公司 | 一种环形fet器件 |
| CN107342316B (zh) * | 2017-06-27 | 2019-11-12 | 成都海威华芯科技有限公司 | 一种矩阵排列的环形fet器件 |
| CN116325172A (zh) * | 2020-11-11 | 2023-06-23 | 华为技术有限公司 | 包括具有六边形轮廓的晶胞的横向半导体器件 |
| US11664431B2 (en) * | 2021-01-08 | 2023-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ring transistor structure |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4949580A (ja) * | 1972-09-16 | 1974-05-14 | ||
| JPH11214408A (ja) * | 1998-01-29 | 1999-08-06 | Kyocera Corp | 電界効果型トランジスタ |
| JP2000332030A (ja) * | 1999-05-25 | 2000-11-30 | Nec Corp | 電界効果トランジスタ |
| JP2001168112A (ja) * | 1999-12-03 | 2001-06-22 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2005303137A (ja) * | 2004-04-14 | 2005-10-27 | Sumitomo Electric Ind Ltd | 横型半導体デバイスの配線構造 |
| JP2009016780A (ja) * | 2007-06-07 | 2009-01-22 | Panasonic Corp | 半導体装置 |
| JP2011086831A (ja) * | 2009-10-16 | 2011-04-28 | Renesas Electronics Corp | 半導体装置 |
| JP2012244185A (ja) * | 2012-08-06 | 2012-12-10 | Sharp Corp | 電界効果トランジスタ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130934A (ja) | 1988-11-11 | 1990-05-18 | Nec Corp | ショットキー接合電界効果トランジスタ |
| JPH0513759A (ja) | 1991-07-05 | 1993-01-22 | Seiko Instr Inc | Ｍｉｓトランジスタ |
| KR100493059B1 (ko) | 2003-04-18 | 2005-06-02 | 삼성전자주식회사 | 게이트 캐패시턴스를 감소시킬 수 있는 트랜지스터 |
| TWI229936B (en) | 2003-04-18 | 2005-03-21 | Samsung Electronics Co Ltd | MOS transistor having a mesh-type gate electrode |
| US7294892B2 (en) * | 2005-05-27 | 2007-11-13 | Faraday Technology Corp. | Multi-transistor layout capable of saving area |
| JP2007048842A (ja) | 2005-08-08 | 2007-02-22 | Toshiba Corp | 窒化物半導体素子 |
-
2014
- 2014-05-22 JP JP2014106316A patent/JP2015008280A/ja active Pending
- 2014-05-29 US US14/290,903 patent/US9214523B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4949580A (ja) * | 1972-09-16 | 1974-05-14 | ||
| JPH11214408A (ja) * | 1998-01-29 | 1999-08-06 | Kyocera Corp | 電界効果型トランジスタ |
| JP2000332030A (ja) * | 1999-05-25 | 2000-11-30 | Nec Corp | 電界効果トランジスタ |
| JP2001168112A (ja) * | 1999-12-03 | 2001-06-22 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2005303137A (ja) * | 2004-04-14 | 2005-10-27 | Sumitomo Electric Ind Ltd | 横型半導体デバイスの配線構造 |
| JP2009016780A (ja) * | 2007-06-07 | 2009-01-22 | Panasonic Corp | 半導体装置 |
| JP2011086831A (ja) * | 2009-10-16 | 2011-04-28 | Renesas Electronics Corp | 半導体装置 |
| JP2012244185A (ja) * | 2012-08-06 | 2012-12-10 | Sharp Corp | 電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US9214523B2 (en) | 2015-12-15 |
| US20140353736A1 (en) | 2014-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015008280A (ja) | 電界効果トランジスタ | |
| JP5896554B2 (ja) | 半導体装置 | |
| US9236438B2 (en) | Semiconductor device | |
| US10910491B2 (en) | Semiconductor device having reduced capacitance between source and drain pads | |
| JP2022168307A (ja) | 半導体装置 | |
| JP6277173B2 (ja) | 半導体装置 | |
| US20180151675A1 (en) | Field-effect transistor | |
| JP6252022B2 (ja) | 半導体装置 | |
| JP6217158B2 (ja) | 電界効果トランジスタ | |
| JP6268132B2 (ja) | 高周波半導体装置 | |
| TWI732831B (zh) | 半導體構件，特別是功率電晶體 | |
| JP6248664B2 (ja) | 半導体装置 | |
| JP6202514B2 (ja) | 窒化物半導体ショットキバリアダイオード | |
| KR20130077477A (ko) | 파워 반도체 소자 및 그 제조 방법 | |
| US9972710B2 (en) | Field effect transistor | |
| JP6287669B2 (ja) | 電界効果トランジスタ | |
| JP6561151B2 (ja) | 半導体装置 | |
| JP2016072313A (ja) | 電界効果トランジスタ | |
| JP6326781B2 (ja) | 電界効果トランジスタ | |
| JP2019176194A (ja) | 半導体装置 | |
| JP2008305837A (ja) | 半導体装置 | |
| JP2012019123A (ja) | 接合型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180508 |