CN1469487A - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN1469487A CN1469487A CNA031425771A CN03142577A CN1469487A CN 1469487 A CN1469487 A CN 1469487A CN A031425771 A CNA031425771 A CN A031425771A CN 03142577 A CN03142577 A CN 03142577A CN 1469487 A CN1469487 A CN 1469487A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- type
- semiconductor device
- electrode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 230000009471 action Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 230000005283 ground state Effects 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000008676 import Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- -1 silicon peroxide Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
在以往的半导体器件中，由于是电流驱动型的半导体元件因此具有驱动电路中的功耗，另外，在半导体市场上，具有对于电流驱动型半导体元件的需求的问题，在本发明的半导体器件中，具有经过Al层15把可变电位绝缘电极5与栅极区9保持为等电位，主要用作为电压驱动型的半导体元件的特征，即，通过在可变电位绝缘电极5中经过栅极电极G使电压可变，在沟道区8中形成通道进行ON动作，而且，在半导体器件外部通过进行开关动作，使栅极电极G的电位成为正电位、负电位(或者接地状态)，把沟道区8做成伪P型区或者N型区，实现低电压驱动。
Description
技术领域
本发明的半导体器件是具备低ON电阻，低电压驱动以及冲击电流保护功能的主要由电压驱动构成的元件。
背景技术
在以往的半导体器件中，作为常断型、控制性出色而且开关时的导通电阻低的晶体管，例如已知在特开平06-252408号公报中公开的构造。
图6(A)是示出以往的半导体元件的构造的斜视图，图6(B)是示出以往的半导体元件的构造的平面图。如图6(A)所示，在N+型半导体衬底51上淀积N-型的外延层52。在该外延层52上，距离表面隔开相等间隔相互平行地形成多个槽57。而且，衬底51用作为漏极取出区，外延层52主要用作为漏极区53。另外，从外延层52表面几乎垂直地挖掘槽57的侧壁，在其侧壁上形成绝缘膜56。进而，在槽57中，淀积注入了P型杂质的例如多晶硅。而且，槽57内的多晶硅在外延层52的表面，例如经过铝(Al)与源极区54电连接。这样，槽57内的P型多晶硅用作与源极电极S等电位的固定电位绝缘电极55。另一方面，位于多个槽57之间的外延层52用作为沟道区58。
如图6(A)以及图6(B)所示，栅极区59与源极区54隔开，而且，隔开一定的间隔在与绝缘膜56连接的外延层52上设置多个。而且，如图6(B)所示，固定电位绝缘电极55做成梳齿形，以Y轴方向的固定电位绝缘电极55(以下称为轴部分)为中心，在左右的X轴方向延伸梳齿。即，栅极区59与固定电位绝缘电极55的梳齿的两个端部的一部分重叠形成区，而且在该区域中形成为使得与绝缘膜56搭接。
其次，参照图7说明以往的半导体元件的剖面构造以及动作。图7(A)是图6(B)的X-X线方向中的剖面图，图7(B)是图6(B)的Y-Y线方向中的剖面图。
如图7(A)所示，在外延层52的表面区域中，包围槽57的区域是沟道区58，箭头H为沟道厚度，箭头L为沟道长度。另外，在用作为漏极取出区的N+型的衬底51的背面，例如欧姆接触Al层60，经过该Al层60形成漏电极D。另一方面，在外延层52的表面Al层61与源极区54和固定电位绝缘电极55欧姆接触，固定电位绝缘电极55的电位固定为源极电极S的电位。
如图7(B)所示，在包含栅极区59的上表面的外延层52的表面上淀积氧化硅膜62。而且，在栅极区59上，经过设置在氧化硅膜62中的通孔，形成例如由Al构成的栅极电极G。另外，图中的虚线示出固定电位绝缘电极55。
其次，说明以往的半导体元件的动作原理。
首先，说明半导体元件的OFF状态。如上所述，半导体元件的电流路径由作为漏极取出区的N+型的衬底51，由N-型的外延层52构成的漏极区53，在外延层52表面区域中位于多个槽57之间的N-型的沟道区58以及形成在N-型的沟道区58的表面的源极区54构成。即，所有的区域由N型区构成，乍一看，如果在漏电极D上加入正电压，在使源极电极S接地的状态下进行动作，则不能够成为OFF状态。
然而，如上所述，由源极区54以及沟道区58构成的N型区和作为固定电位绝缘电极55的P型区经过Al层61连接，成为等电位。因此，在固定电位绝缘电极55周围的沟道区58中，根据P+型的多晶硅与N-型的外延层52的功函数差，扩展耗尽层使得包围固定电位绝缘电极55。即，通过调整形成固定电位绝缘电极55的槽57之间的宽度，即，沟道宽度H，能够由耗尽层从两侧的固定电位绝缘电极55完全埋入沟道区58。由该耗尽层完全埋入了的沟道区58成为伪P型区。
根据该构造，形成具有N-型的漏极区53、N+型的源极区54以及作为伪P型区的沟道区58的PN结分离构造。即，以往的半导体元件通过在沟道区58中形成伪P型区，从最初成为遮断状态(OFF状态)。
其次，说明半导体元件从OFF时向ON时转移的状态。首先，在栅极电极G上从接地状态加入正的电压。这时，从栅极区59导入自由载流子(空穴)，而如上所述，自由载流子(空穴)被电离受主牵引，流入绝缘膜56的界面。而且，通过在沟道区58的绝缘膜56的界面充填自由载流子(空穴)，仅由P+型的多晶硅区内的电离受主和自由载流子(空穴)构成对，形成电场。从而，从最远离沟道区58中的绝缘膜56的区域，即，从沟道区58的中央区开始，出现中性区，使得存在自由载流子(电子)。其结果，衰退沟道区58的耗尽层，从中央区域开辟沟道，自由载流子(电子)从源极区54向漏极区53移动，流动主电流。
即，自由载流子(空穴)以槽57的壁面作为路径，瞬时通过，从固定电位绝缘电极55向沟道区58扩展的耗尽层后退，开辟沟道。进而，如果在栅极电极G上加入预定值以上的电压，则栅极区59和沟道区58以及漏极区53生成的PN结成为正向偏置。而且，自由载流子(空穴)直接注入到沟道区58以及漏极区53中。其结果，在沟道区58以及漏极区53中通过大量分布自由载流子(空穴)，引起导电性调制，主电流在低导通电阻下流动。
最后，说明半导体元件从ON时向OFF时转移的状态。为了把半导体元件关断，使栅极电极G的电位成为接地状态(0V)，或者成为负电位。于是，通过导电性调制，漏极区53以及沟道区58中大量存在的自由载流子(空穴)或者消失，或者通过栅极区59排出到元件以外。于是，再次用耗尽层充满沟道区58，再次成为伪P型区，维持耐压，阻止主电流。
如上述那样，在以往的半导体器件中，通过使自由载流子(空穴)从栅极区59流入以及流出，使以往的半导体器件动作，是电流驱动型的半导体器件。但是，在电流驱动型的半导体器件的情况下，由于驱动电路中的功耗等是困难的问题而难以进行驱动，因此在当前的半导体市场上，可以得到MOSFET(金属氧化物半导体场效应晶体管)等电压驱动型的半导体器件。因此，以往的半导体器件虽然具有低电压驱动，低ON电阻等的优点，但是由于是电流驱动，因此存在着难以满足顾客要求这样的问题。
发明内容
本发明就是鉴于上述问题而达成的，在本发明的半导体器件中，特征在于具备设置在构成漏极区的一种导电型的半导体基体的一个主面上，而且隔开等间隔相互平行配置的多个槽；由在上述槽的内壁具有绝缘膜，而且把上述槽内进行充填的反导电型的半导体材料构成的可变电位绝缘电极；位于上述一个主表面的上述槽之间的一种导电型的源极区；在上述半导体基体上与上述源极区隔开，而且与各个上述绝缘膜的至少一部分邻接那样设置的反导电型的栅极区；在上述半导体基体上位于上述槽之间，而且至少位于上述源极区的下部的沟道区，上述栅极区与上述可变电位绝缘电极保持等电位，而且，根据加入在与上述栅极区连接的栅极电极上的电压进行ON动作或者OFF动作。
在本发明的半导体器件中，特征在于，理想的是上述ON动作在上述栅极电极上加入正电压，而且在与形成在上述可变电位绝缘电极周围的上述绝缘膜邻接的上述沟道中形成一种导电型的通道。
进而，在本发明的半导体器件中，特征在于，理想的是加入在上述可变电位绝缘电极上的电压根据上述栅极区与上述漏极区的正向电压控制最大电压。
进而，在本发明的半导体器件中，特征在于，理想的是上述一种导电型的通道是高浓度的一种导电型区，在上述ON动作时的上述沟道区中至少具有一种导电型的2种不同的浓度区。
附图说明
图1是用于说明本发明的半导体器件的(A)斜视图，(B)平面图。
图2是用于说明本发明的半导体器件的(A)剖面图，(B)剖面图，(C)剖面图。
图3是用于说明本发明的半导体器件的(A)能带图，(B)OFF时的沟道区。
图4是用于说明本发明的半导体器件的电压-电流特性图。
图5是用于说明图4所示的特性图的(A)实验数据，(B)实验数据。
图6是用于说明以往的半导体器件的(A)斜视图，(B)平面图。
图7是用于说明以往的半导体器件的(A)剖面图，(B)剖面图。
具体实施方式
以下，参照图1～图5详细地说明本发明的半导体器件。
图1(A)是示出本发明的半导体元件的构造的斜视图，图1(B)是示出本发明的半导体元件的构造的俯视图。如图1(A)所示，在N+型的半导体衬底1上淀积N-型的外延层2。在该外延层2上，距离表面相等间隔相互平行地形成多个槽7。而且，衬底1用作为漏极取出区，外延层2主要用作为漏极区3。另外，槽7从外延层2的表面几乎垂直地挖掘侧壁，在其内壁上形成绝缘膜6。进而，在槽7中淀积注入了P型杂质的例如多晶硅。详细情况在后面叙述，槽7内的多晶硅在外延层2的表面，例如经过铝(Al)与栅极区9电连接。于是，槽7内的P型多晶硅用作为根据栅极电极G电压变化的可变电位绝缘电极5。另一方面，位于多个槽7之间的外延层2用作为沟道区8。而且，在沟道区8的表面形成由N+型的扩散区构成源极区4。另外，本实施形态中的衬底1和外延层2构成了半导体器件的半导体基体。
另外，如图1(A)以及图1(B)所示，栅极区9与源极区4隔开，而且在与绝缘膜6连接的外延层2上隔开预定的间隔设置多个。而且，如图1(B)所示，可变电位绝缘电极5做成梳齿形，以Y轴方向的可变电位绝缘电极5(以下称为轴部分)为中心，梳齿沿着左右的X轴方向延伸。即，在本实施形态中，栅极区9与可变电位绝缘电极5的梳齿的两个端部的一部分重叠形成区，而且在该区域形成为使得与绝缘膜6邻接。换言之，可变电位绝缘电极5的轴部分位于距相邻接的2个栅极区9等距离的位置，在轴部分的两侧，以所希望的距离隔开设置源极区4。
其次，以图2为参考，说明本发明的半导体元件的剖面构造及其动作。图2(A)是图1(B)的A-A线方向中的剖面图，图2(B)是图1(B)的B-B线方向中的剖面图，图2(C)是图1(B)的C-C线方向中的剖面图。
如图2(A)所示，在外延层2的表面区中，由槽7包围的区域是沟道区8，箭头H表示沟道厚度，箭头L表示沟道长度。即，所谓沟道厚度H是在沟道区8中相对的槽7之间的间隔，所谓沟道长度L是沿着槽7的侧壁，从源极区4的底面到可变电位绝缘电极5的底面的距离。另外，在用作为漏极取出区的N+型的衬底1的背面，例如欧姆接触Al层10，经过该Al层10形成漏极电极D。另一方面，在外延层2的表面形成作为绝缘层的氧化硅膜12。而且，经过设置在该氧化硅膜12上的通孔13，Al层11欧姆接触源极区4。另外，由于用形成在沟道区8中的通道能够遮断电流，或者能够控制电流量，因此只要满足该条件，则构成单位单元的可变电位绝缘电极5的形状、源极区4的形状就是任意的。另外，虽然后面详细叙述，但是作为在权利要求的范围内所记载的通道在本实施形态中是形成在沟道区8中的主电流的路径。
如图2(B)所示，包含栅极区9的上表面，在外延层2的表面上淀积氧化硅膜12。而且，在栅极区9中也在氧化硅膜12上形成Al层15，经过设置在氧化硅膜12上通孔14形成栅极电极G。另外，图中的虚线示出可变电位绝缘电极5。而且，如图所示，虽然棱角地描绘出剖面图以及平面图中的绝缘膜6的角，但这些是模式图，实际上也可以带点圆形。即，为了抑制电场集中，一般广泛地采用使这些角具有圆形。
如图2(C)所示，包括栅极区9的上表面在外延层2的表面上淀积氧化硅膜12。而且，在该剖面中的氧化硅膜12中存在形成于栅极区9上的通孔14以及形成于可变电位绝缘电极5上的通孔16。即，如图1(B)所示，沿着Y轴方向延伸形成着栅极区9，同样，Al层15也与栅极区9平行地形成。而且，Al层15经过通孔14、16欧姆接触可变电位绝缘电极5以及栅极区9，与可变电位绝缘电极5以及栅极区9保持等电位。
在本实施形态中，如从图2(A)～图2(C)说明的那样，在外延层2的表面，形成经过氧化硅膜12与源极区4几乎平行地配置的Al层11以及与漏极区9几乎平行地配置的Al层15。另外，详细情况在后面的动作原理中叙述，在本发明的半导体器件中，经过了Al层10的漏极端子，经过了Al层11的源极端子以及经过了Al层15的栅极端子构成为外部端子。而且，在半导体器件的外部，通过在源极端子，栅极端子以及漏极端子上加入电压，完成半导体器件的ON动作以及OFF动作。
其次，说明本发明的半导体元件的动作原理。
首先，说明半导体元件的OFF状态。如上所述，半导体元件的电流路径由作为漏极取出区的N+型的衬底1，由N-型的外延层2构成的漏极区3，在外延层2的表面区域位于多个槽7之间的N-型的沟道区8以及N+型的源极区4构成。即，全部区域由N型区构成。乍一看，如果在漏极电极D上加入正的电压，使源极电极S接地的状态下进行动作，不能够达到OFF状态。
但是，如上所述，由源极区4以及沟道区8构成的N型区和作为可变电位绝缘电极5的P型区在OFF状态下使栅极电极G成为接地状态，与源极电极S实质上是等电位，或者使栅极电极G对于源极电极S成为负电位。因此，在可变电位绝缘电极5周边的沟道区8中，根据P+型的多晶硅和N-型的外延层2的功函数差，扩展耗尽层使得包围可变电位绝缘电极5。即，通过调整形成可变电位绝缘电极5的槽7之间的宽度，即，沟道宽度H，使得由从两侧的可变电位绝缘电极5延伸的耗尽层完全埋入沟道区8。详细情况在后面叙述，而由该耗尽层完成埋入的沟道区8成为伪P型区。
根据该构造，用作为伪P型区的沟道区8把N-型的漏极区3和N+型的源极区4形成PN结分离构造。即，本发明的半导体元件通过在沟道区8形成伪P型区，从最初成为遮断状态(OFF状态)。另外，半导体元件在OFF时在漏极电极D上加入正的电压，使源极电极S以及栅极电极G接地。这时，通过从作为伪P型区的沟道区8与作为P型区的漏极区3的界面，加入反偏置，沿着垂直于纸面的方向形成耗尽层。而且，该耗尽层的形成状态左右半导体元件的耐压特性。
以下，参照图3，说明本发明的伪P型区。图3(A)示出OFF时的沟道区8中的能带图，图3(B)模式地示出OFF时形成在沟道区8中的耗尽层。作为可变电位绝缘电极5的P+型多晶硅和作为沟道区8的N-型的外延层2区经过绝缘膜6相对。而且，使栅极电极G成为接地状态，使源极电极S实质上成为等电位，另外，使栅极电极G对于源极电极S成为负电位。这样，在槽7的周边部分中，根据两者的功函数差形成耗尽层，进而由在耗尽层内极少地存在的少数自由载流子(空穴)构成P型区。
具体地讲，如果经过Al层11，P+型的多晶硅区与N-型的外延层2区成为等电位，则形成如图3(B)所示的能带图。首先，在P+型的多晶硅区中，在绝缘膜6的界面通过负的倾斜形成价电子带，对于自由载流子(空穴)，绝缘膜6的界面示出势能较高。即，P+型的多晶硅区的自由载流子(空穴)不能够存在于绝缘膜6的界面，而沿着从绝缘膜6脱离的方向逃逸。其结果，在P+型的多晶硅区的绝缘膜6的界面成为残留由电离受主构成的负电荷的状态。而且，在P+型的多晶硅区的绝缘膜6的界面存在由电离受主构成的负电荷。这样，在N-型的外延层2区中，需要与由该电离构成的负电荷成对的电离施主构成的正电荷。因此，沟道区8从绝缘膜6的界面逐渐形成耗尽层。
但是，由于沟道区8的杂质浓度是1.0×1014(/cm3)左右，厚度是1μm左右，因此由从包围沟道区8那样形成的可变电位绝缘电极5扩展出来的耗尽层完全占有。实际上，沟道区8只是生成耗尽层并不能够确保与电离受主相平衡的正电荷，因此在沟道区8内还存在少数的自由电荷(空穴)。这样，如图所示，P+型的多晶硅区内的电离受主与N-型的外延层2内的自由载流子(空穴)或者电离施主成对，形成电场。其结果，从绝缘膜6的界面形成的耗尽层成为P型区，用该耗尽层充满了的沟道区8成为P型的区域。
其次，说明半导体元件从OFF时向ON时转移的状态。首先，经过栅极端子在栅极电极G上从接地状态加入正的电压。这时，如图2(C)所示，Al层15经过通孔14、16欧姆接触可变电位绝缘电极5以及栅极区9。从而，在可变电位绝缘电极5上经过栅极电极G加入电压。而且，在作为伪P型区的沟道区8中，把绝缘膜6用作为绝缘层，在与可变电位绝缘电极5邻接的沟道区8中形成通道。这样，漏极区3和源极区4经过沟道区8的通道导通，自由载流子(电子)从源极区4向漏极区3流动，流过主电流。
这里，说明形成通道的沟道区8。如上述那样，在OFF时，经过栅极端子使栅极电极G接地或者在栅极电极G上加入负电位，由此沟道区8成为伪P型区。而且，为了使半导体器件进行ON动作，在栅极电极G上加入正的电压。这时，通过在栅极电极G上加入正的电压，与N-型的外延层区2的电位相比较，P+型的多晶硅区的电位成为正电位的状态。因此，在半导体元件的ON时，在与作为伪P型区的沟道区8的绝缘膜6邻接的面上形成N型的通道，经过该通道自由载流子(电子)从源极区4向漏极区3移动，流过主电流。这时，在沟道区8上至少形成2个浓度不同的N型区，由于上述的通道存在高浓度的电子，电阻低，因此认为主电流经过导电通路流动。
而且，在本发明的半导体元件中，与上述ON时的动作一起，在栅极电极G上从接地状态加入正的电压，进而，通过在栅极电极G上加入预定值以上的电压，从栅极区9导入自由载流子(空穴)。即，由栅极区9和漏极区3形成的PN结成为正向偏置。而且，自由载流子(空穴)直接注入到漏极区3，通过在漏极区3中大量分布自由载流子(空穴)引起导电性调制，主电流以低ON电阻流动。详细情况在后面叙述，而通过该ON时的动作，在本发明的半导体元件中，虽然主要是电压驱动，但是也可以说是兼有电流驱动功能的元件。
最后，说明半导体元件从ON时向OFF时转移的状态。为了关断半导体元件，使栅极电极G的电位成为接地状(0V)或者负电位。这时，与一般的MOSFET相同，清除形成在沟道区8中的通道，再次根据漏极区3和作为伪P型区的沟道区8产生的PN结分离构造，成为遮断状态(OFF状态)。另一方面，清除在漏极区3中由于导电性调制而大量存在的自由载流子(空穴)，或者通过栅极区9排放到元件以外。
在本发明中，通过具有上述的构造，能够得到低电压驱动的效果，ON时的电阻是低电阻的效果，以及通过栅极区与源极区之间形成PN结具有冲击电流保护功能的效果。
第1，说明本发明的低电压驱动的效果。如上述那样，本发明的半导体器件通过把沟道区8作为伪P型区，形成PN结分离构造，从最初开始成为遮断状态(OFF状态)。但是，如在以往的技术中也说明过的那样，在作为伪P型区的沟道区8中，在ON动作时，通过经由栅极端子，在栅极电极上加入正电位返回到N型区。这样，在刚刚进行了ON动作以后的沟道区8中，在伪P型区中形成N型的通道，以后，在成为N型区的沟道区8中形成高浓度的N型的通道。而且，漏极区3和源极区4经过沟道区8的通道导通，自由载流子(电子)从源极区4向漏极区3移动，流过主电流。
具体地讲，图4是电压-电流特性图，示出用本发明的实线所示的导电性调制型MOSFET，用点划线所示的IGBT(绝缘栅双极晶体管)以及用双点划线所示的MOSFET。而且，IGBT以及MOSFET是电压驱动型的半导体元件，作为本发明的导电性调制型MOSFET是主要为电压驱动型，但也具有电流驱动型特性的半导体元件。例如，如图所示，在以往的电压驱动型的半导体元件的情况下，具有使用目的、用途的问题，但是以作为点划线与双点划线的交点的电压为基准。在栅-源之间的电压为0到该交点所示的电压内利用了MOSFET，在用该交点表示的电压以上时利用了IGBT。
但是，作为本发明的导电性调制型MOSFET图示了主要是电压驱动型，而且是低电压驱动。在第2效果中将详细地进行说明，由于在ON时是极低的电阻，还兼有电流驱动型的特性，因此能够在低电压下得到大电流。例如，如果与具有同等程度能力特性的MOSFET相比较，MOSFET的驱动电压是10V左右，而本发明的导电性调制型MOSFET的驱动电压是1V左右。即，在本发明中，通过使沟道区8向伪P型区或者N型区变化，能够实现作为低电压驱动这样的效果。
第2，说明本发明的ON时的电阻是低电阻的效果。如图2(B)所示，在本发明的半导体器件中，在刚刚完成OFF时以及ON时，在与作为伪P型区的沟道区8的绝缘膜6邻接的面上形成通道，通过使源极区4与漏极区3导通，完成ON时的动作。而且，经过通道，自由载流子(电子)从源极区4向漏极区3移动发生主电流。这时，在一般的槽栅极型的MOSFET中是由于位于槽区下部分的漏极区，即，漂移区中的寄生电阻使ON时的电阻不能够降低到一定值以下的构造。
而在本发明的半导体器件中，如上述那样，通过在栅极电极G上加入预定值以上的电压，从栅极区9导入自由载流子(空穴)。而且，由栅极区9和漏极区3形成的PN结成为正向偏置，自由载流子(空穴)直接注入到漏极区3。这样，通过在作为漂移区的漏极区3中大量分布自由载流子(空穴)引起导电性调制，使得主电流以低导通电阻流动。
具体地讲，图5(A)是求在图4中用实线表示导电性调制型MOSFET的电压-电流特性的实验数据，图5(B)是求在图4中用双点划线表示的MOSFET的电压-电流特性的实验数据。如图5(A)所示，在导电性调制型MOSFET中，当流过1.0A的电流时具有大约137mV的ON电压。因此，导电性调制型MOSFET中的ON动作时的电阻值是0.137Ω左右。另一方面，如图5(B)所示，在MOSFET中，当流过1.0A的电流时具有大约8.09V的ON电压。因此，MOSFET中ON动作时的电阻值是8.09Ω左右。从该试验数据也可以知道本发明的导电性调制型MOSFET的ON时的电阻是低电阻。
即，在本发明中，虽然与通常的MOSFET同样发生形成在沟道区8的通路中的ON时的寄生电阻，但是能够实现尽量减少由寄生电阻引起的漂移区中的寄生电阻。其结果，在本发明中，虽然主要是电压驱动，但是通过兼有电流驱动的特性，能够实现ON时的电阻是低电阻的效果。
第3，说明本发明的在栅极区与源极区之间通过形成PN结具有冲击电流保护功能的效果。首先，如通常的MOSFET那样，在电压驱动型的半导体元件中，根据加入在栅-源之间的电压调整主电流。而且，由于在栅-源之间加入多余的电压，存在发生冲击电流破坏半导体器件的问题。因此，在通常的MOSFET等半导体元件中，通过兼用熔断丝等保护电路，处理冲击电流。
而在本发明的半导体元件中，如上所述，经过Al层15欧姆接触可变电位绝缘电极5以及栅极区9，根据加入在栅极电极G上的电压，可变电位绝缘电极5的电压变动。如图2(C)所示，在用栅极区9与漏极区3形成的PN结区和经过绝缘膜6可变电位绝缘电极5与栅极区9相对的区域构成并联电路。即，直到某个一定值为止，通过在栅极电极G上加入电压，在可变电位绝缘电极5上加入电压，而在PN结中的正向偏置值以上时不加入该值以上的电压。
具体地讲，如图5(A)所示，可知本发明的导电性调制型MOSFET与主电流的大小无关，即使加入某个一定值以上的驱动电压，所流过的主电流的大小也能够以一定值设定上限。
这样，在可变电位绝缘电极5上不加入一定电压以上的电压，在形成于沟道区8的通道宽度方面也加入一定的限制。其结果，经过通道流过源极区4和漏极区3的主电流不会流过一定的电流容量以上。而且，在本发明的半导体元件中，不兼用熔断丝等保护电路，能够实现冲击电流保护功能。
另外，通过绝缘膜6的膜厚等也能够调整主电流，能够根据所需要的用途通过任意设计变更进行处理。另外，在本实施形态中，以一种导电型为N型，反导电型为P型进行了说明，而反之，把一种导电型作为P型，把反导电型作为N型也能够得到同样的效果。除此以外，在不脱离本发明的宗旨范围内，能够进行各种变更。
如以上所述，第1，在本发明的半导体器件中，通过经由栅极端子在栅极电极上加入正电压或者负电压(或者接地动态)，完成半导体器件的ON动作或者OFF动作。而且，通过使栅极电极成为接地状态，或者成为负电位，使N型的沟道区成为伪P型区，完成OFF动作。另一方面，通过在栅极电极上加入正电压，使沟道区从伪P型区返回到N型区。即，在本发明中，虽然沟道区在刚刚完成OFF时以及ON时以后是伪P型区，但随后成为N型区。这样，形成N-型区的沟道区的高浓度的N型的通道，使源极区与漏极区导通。其结果，在本发明中，由于能够以低电压在沟道区中形成通道，因此能够实现低电压驱动。
第2，在本发明的半导体器件中，由于可变电位绝缘电极以及栅极区欧姆接触同一个Al层，因此根据加入在栅极电极上的电压，可变电位绝缘电极的电压变动。而且，通过在与覆盖可变电位绝缘电极周围的绝缘膜相邻接的沟道区形成通道，使源极区与漏极区导通，进行ON动作。这时，从栅极区把自由载流子(空穴)注入到作为漂移区的漏极区，具有在漏极区中引起导电性调制的特征。这样，在本发明中，由于能够大幅度地抑制漏极区中的寄生电阻，因此作为半导体元件总体也能够实现ON时的低电阻动作。
第3，在本发明的半导体器件中，具有与加入在栅极电极上的电压不同，在可变电位绝缘电极上不加入一定值以上的电压的特征。即，由栅极区与漏极区形成的PN结区和经过绝缘膜可变电位绝缘电极部分与栅极据相对的区域构成并联电路。而且，成为根据该PN结中的正向偏置控制加入在可变电位绝缘电极上的电压，在可变电位绝缘电极上不加入PN结的正向偏置以上电压的构造。这样，在可变电位绝缘电极上不加入一定电压以上的电压，在构成于沟道区中的通道宽度方面也加入一定的限制。其结果，经过通道沿着源极区和漏极区流过的主电流不会流过一定的电流容量以上。而且，在本发明的半导体元件中，不兼用熔断丝等保护电路，能够实现冲击电流保护功能。
Claims (7)
1.一种半导体器件，具备：
设置在构成漏极区的一种导电型半导体基体的一个主面上，而且隔开等间隔相互平行配置的多个槽；
由在上述槽的内壁具有绝缘膜，而且把上述槽内进行充填的反导电型的半导体材料构成的可变电位绝缘电极；
位于上述一个主表面的上述槽之间的一种导电型的源极区；
在上述半导体基体上与上述源极区隔开，而且与各个上述绝缘膜的至少一部分邻接那样设置的反导电型的栅极区；
在上述半导体基体上位于上述槽之间，而且至少位于上述源极区的下部的沟道区，
上述栅极区与上述可变电位绝缘电极保持等电位，而且，根据加入在与上述栅极区连接的栅极电极上的电压进行ON动作或者OFF动作。
2.根据权利要求1所述的半导体器件，特征在于：
上述OFF动作通过把上述栅极电极对于上述源极电极取为等电位或者负电位，把上述一种导电型的沟道区虚拟地作为反导电型区。
3.根据权利要求1所述的半导体器件，特征在于：
上述ON动作在上述栅极电极上加入正电压，而且在与形成在上述可变电位绝缘电极周围的上述绝缘膜邻接的上述沟道中形成一种导电型的通道。
4.根据权利要求3所述的半导体器件，特征在于：
上述一种导电型的通道是高浓度的一种导电型区，在上述ON动作时的上述沟道区中至少具有一种导电型的2种不同的浓度区。
5.根据权利要求3所述的半导体器件，特征在于：
加入在上述可变电位绝缘电极上的电压根据上述栅极区与上述漏极区的正向电压控制最大电压。
6.根据权利要求3所述的半导体器件，特征在于：
上述漏极区进行导电性调制。
7.根据权利要求1所述的半导体器件，特征在于：
上述栅极区与上述可变电位绝缘电极在上述一个主表面上通过金属材料连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173774A JP2004022700A (ja) | 2002-06-14 | 2002-06-14 | 半導体装置 |
| JP173774/2002 | 2002-06-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1469487A true CN1469487A (zh) | 2004-01-21 |
| CN1276517C CN1276517C (zh) | 2006-09-20 |
Family
ID=29996470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031425771A Expired - Fee Related CN1276517C (zh) | 2002-06-14 | 2003-06-13 | 半导体器件 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6809354B2 (zh) |
| JP (1) | JP2004022700A (zh) |
| KR (1) | KR100577950B1 (zh) |
| CN (1) | CN1276517C (zh) |
| TW (1) | TW591806B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253042B2 (en) | 2001-09-07 | 2007-08-07 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor with an extended drain structure |
| US7786533B2 (en) * | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
| US7829944B2 (en) | 2001-09-07 | 2010-11-09 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
| US7859037B2 (en) | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
| US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
| CN104299995A (zh) * | 2013-07-16 | 2015-01-21 | 株式会社东芝 | 半导体装置 |
| US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
| US9601613B2 (en) | 2007-02-16 | 2017-03-21 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
| CN108666370A (zh) * | 2017-03-28 | 2018-10-16 | 艾普凌科有限公司 | 半导体装置 |
| US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7221011B2 (en) * | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
| JP4785109B2 (ja) * | 2004-03-29 | 2011-10-05 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| JP2005286055A (ja) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2006228906A (ja) * | 2005-02-16 | 2006-08-31 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| KR100766668B1 (ko) * | 2006-06-01 | 2007-10-11 | 닛산 지도우샤 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| KR100769139B1 (ko) * | 2006-10-16 | 2007-10-22 | 동부일렉트로닉스 주식회사 | 파워 모스에프이티 |
| US7468536B2 (en) | 2007-02-16 | 2008-12-23 | Power Integrations, Inc. | Gate metal routing for transistor with checkerboarded layout |
| JP2008270492A (ja) * | 2007-04-19 | 2008-11-06 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP6817116B2 (ja) * | 2017-03-14 | 2021-01-20 | エイブリック株式会社 | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430315A (en) * | 1993-07-22 | 1995-07-04 | Rumennik; Vladimir | Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current |
| US5405794A (en) * | 1994-06-14 | 1995-04-11 | Philips Electronics North America Corporation | Method of producing VDMOS device of increased power density |
| US6413822B2 (en) * | 1999-04-22 | 2002-07-02 | Advanced Analogic Technologies, Inc. | Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer |
| US6211018B1 (en) * | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
-
2002
- 2002-06-14 JP JP2002173774A patent/JP2004022700A/ja active Pending
-
2003
- 2003-05-08 TW TW092112526A patent/TW591806B/zh not_active IP Right Cessation
- 2003-06-13 KR KR1020030038161A patent/KR100577950B1/ko not_active IP Right Cessation
- 2003-06-13 CN CNB031425771A patent/CN1276517C/zh not_active Expired - Fee Related
- 2003-06-13 US US10/460,666 patent/US6809354B2/en not_active Expired - Lifetime
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8552496B2 (en) | 2001-09-07 | 2013-10-08 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
| US7786533B2 (en) * | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
| US7829944B2 (en) | 2001-09-07 | 2010-11-09 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
| US7745291B2 (en) | 2001-09-07 | 2010-06-29 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor with an extended drain structure |
| US7253042B2 (en) | 2001-09-07 | 2007-08-07 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor with an extended drain structure |
| US8940605B2 (en) | 2001-09-07 | 2015-01-27 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor with an extended drain structure |
| US9601613B2 (en) | 2007-02-16 | 2017-03-21 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
| US7859037B2 (en) | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
| US8410551B2 (en) | 2007-02-16 | 2013-04-02 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
| US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
| CN104299995A (zh) * | 2013-07-16 | 2015-01-21 | 株式会社东芝 | 半导体装置 |
| US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
| US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
| CN108666370A (zh) * | 2017-03-28 | 2018-10-16 | 艾普凌科有限公司 | 半导体装置 |
| CN108666370B (zh) * | 2017-03-28 | 2022-07-19 | 艾普凌科有限公司 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6809354B2 (en) | 2004-10-26 |
| KR100577950B1 (ko) | 2006-05-10 |
| TW591806B (en) | 2004-06-11 |
| KR20030096074A (ko) | 2003-12-24 |
| TW200308100A (en) | 2003-12-16 |
| US20040031993A1 (en) | 2004-02-19 |
| CN1276517C (zh) | 2006-09-20 |
| JP2004022700A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1276517C (zh) | 半导体器件 | |
| EP1683202B1 (en) | Trench gate field effect devices | |
| US9461127B2 (en) | Vertical power MOSFET having planar channel and its method of fabrication | |
| US6849880B1 (en) | Power semiconductor device | |
| EP0633611B1 (en) | Semiconductor device comprising an insulated-gate bipolar field-effect device | |
| US5702961A (en) | Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby | |
| CN103219339B (zh) | 半导体器件 | |
| JP3382172B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| EP2146377B1 (en) | Trench gate field effect devices | |
| US8294206B2 (en) | Integrated circuit device and method for its production | |
| US7751215B2 (en) | Semiconductor device and electric apparatus having a semiconductor layer divided into a plurality of square subregions | |
| US5169793A (en) | Method of making an insulated gate bipolar transistor having gate shield region | |
| CN1468449A (zh) | 内含沟道型肖特基整流器的沟道型dmos晶体管 | |
| CN1695251A (zh) | 具有伸入较深的以沟槽为基础的源电极的以沟槽为基础的交叉栅电极的垂直mosfet及其制造方法 | |
| WO2003034470A2 (en) | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability | |
| JP2001308324A (ja) | 横型超接合半導体素子 | |
| CN111769158A (zh) | 一种具低反向恢复电荷的双沟道超结vdmos器件及制造方法 | |
| CN111201611A (zh) | 具有高dv/dt能力的功率开关装置及制造这种装置的方法 | |
| US6765262B2 (en) | Vertical high-voltage semiconductor component | |
| CN1328345A (zh) | 半导体器件 | |
| CN1474435A (zh) | 形成半导体器件的方法及其结构 | |
| CN111668212A (zh) | 半导体装置 | |
| WO1999056320A1 (en) | Bidirectional silicon carbide power devices having voltage supporting regions therein for providing improved blocking voltage capability | |
| US11742417B2 (en) | Power semiconductor device including first and second trench structures | |
| WO2006116161A1 (en) | Igbt with injection regions between mosfet cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060920 |