TW591806B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW591806B
TW591806B TW092112526A TW92112526A TW591806B TW 591806 B TW591806 B TW 591806B TW 092112526 A TW092112526 A TW 092112526A TW 92112526 A TW92112526 A TW 92112526A TW 591806 B TW591806 B TW 591806B
Authority
TW
Taiwan
Prior art keywords
region
electrode
voltage
type
gate
Prior art date
Application number
TW092112526A
Other languages
English (en)
Other versions
TW200308100A (en
Inventor
Tetsuya Okada
Mitsuhiro Yoshimura
Tetsuya Yoshida
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Publication of TW200308100A publication Critical patent/TW200308100A/zh
Application granted granted Critical
Publication of TW591806B publication Critical patent/TW591806B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

591806 欢、發明說明 [發明所屬之技術領域] ^本發明之半導體裝置,係具有低ON(導通)電阻、低電 L驅動、及具有渴流保護功能之’主要由電壓驅動所形成 之元件。 [先如技術] 在先行之半導體裝置中,正常斷開(n〇rmally 〇ff)型, 制丨生k良,且開關操作時之導通電阻低之電晶體,有例 馨 如,日本特開平06-252408號公報所公開之構造為所周 知〇 第6圖(A)係顯示先行之半導體元件之構造之斜視 圖,第6圖(B)則為顯示綺之半導體元件之構造之俯視 圖。=第6圖(A)所示,N+型半導體基板51上沈積有n_ 型=蟲晶I 52。此蟲晶層52,形成有由表面成等間隔互為 平仃之複數之溝渠57。而基板51係做為取出汲極區域用, 主要以磊晶層52做為汲極區域53使用。而且,溝渠57 φ :由磊晶層52表面大致垂直挖掘側壁,並在其内壁形成有 系巴緣膜56。並且,在溝渠57植入有,p型雜質而沈積例 如多晶矽(P〇l”ilic〇n)。而,溝渠57内之多晶矽在磊晶 層52表面介由例如|g(A1)電性連接於源極區域%因而, 溝木5 7内之p型多晶石夕,做為與源極電極$同電位之固 定電位絕緣電極5 S ^ ., 5使用。而位於複數之溝渠57間之磊晶 層52,則做為通道區域58使用。 如第6圖⑷及第6圖(B)所示’閘極區域59係與源極 314656 5 591806 區域54相離,且於靠接絕緣膜5 間隔設置有複數個。如第6圖叫所H52相隔一定之 55為梳齒狀,並以γ軸方向之 命口疋電位絕緣電極 稱為軸部分)為中心往乂軸之左疋电位絕緣電極55(以下 閑極區域59之形成領域與固:電申Γ齒。亦即, 兩端部之-部分為重疊 、-極55之梳齒之 之形態。 成與絕緣膜56靠接 其次’參照第7圖說明先行 及其動作。第7圖㈧為第6圖(6)=:兀件之剖視構造 第7圖為第6W(B)之γ_γ -線方向之剖視圖, 1十 綠方向之剖視圖。 如弟7圖(Α)所示,磊晶層52 η所圍之區域即為通道區域58,並以费=域之中,溝渠 箭號L為通道之長度。在用以做為、及為通道厚度, 型之基板51之背面,例如… 二區域使用之 (咖~补介由此_6/形===接觸 晶層52表面^層61與源極區域 亟D。在蟲 55成歐姆式接觸,而固定電位絕緣電極:二 源極電極s之電位 電位固疋為 士第7圖(Β)所示’在包含閘極區域59上面夕石 5:表面,沈積有氧賴62。而在閘極區 :以 由設:氧化…2之接觸孔,形成有例如 面^ 閘極電極G。2,圖中之虛線表示 /之 存在。 电1立絕緣電極55之 其次,說明先行之半導體元件之動作原理。 3J4656 6 百先,就半導體元件之qFF m以說明。如上所 ,,半導體元件之電流通路,係由,沒極取出區域之n+ ::,51、由N-型之磊晶,52所形成之汲極區域、位 於-晶層52表面區域之複數溝渠57間之N_型通道區域π 、、形成於N_型通道58區域表面之源極區域54所構 成。亦即,全部之區域由N型區域所構成,乍看之下,似 乎,在&極電極D施加正電壓,以源極電極s接地之狀態 動作時,無法形成〇FF狀態。 ’但是,如上所述,由源極區域54及通道區域所形成之 N型區域與固定電位絕緣電極55之p型區域,介由Μ層 61、連接而形成相同f位。因❿’在固定電位絕緣電極55s 周邊之通道區域58,藉由P +型之多晶矽與N_型之磊晶層 Y之功函數差,而缺乏層以狀似圍住固定電位絕緣電極5 5 般地擴大。亦即,以調整形成固定電位絕緣電極Η之溝渠 57間之寬度,纟就是說經調整通道寬度H,而使得通道區 域58被由兩側之固定電位絕緣電極55所延伸之缺乏層所 完全掩埋。此被缺乏層所完全掩埋之通道區域58形成擬似 性之p型區域。 藉由此構造,使N-型之汲極區域53與N+型之源極區 域54,以擬似性之p型區域之通道區域,形成pN接合 分離構造。,先行之半導體元件,以%成擬似性之p 型區域之通道區域58 ’而自當初起即為斷路狀態(〇FF狀 態)。 其次,對於半導體元件,由 0FF時轉換為ON時之狀 314656 7 591806 態予以說明。首先,對於閘極電極G由接地狀態施加正之 電壓。此時,由閘極區域59將有自由載子(電洞)引入,但, 如上所述,自由載子(電洞)將被離子化的受體所吸引而流 入絕緣膜56界面。而,自由載子(電洞)充填於通道區域58 之絕緣膜56界面,僅使p +型之多晶矽區域内之離子化的 叉體與自由載子(電洞)成對,而形成電場。由此,與通道 區域5 8之、、、邑緣膜6隶為运離之區域,亦即,由通道區域8 中央區域形成有自由載子(電子)之存在,而出現中性區 域。其結果,通道區域58之缺乏層減速,由中央區域通道 開通,自由載子(電子)由源極區域54往汲極區域53移動, 於是主電流開始流動。 亦即自由載子(電’同)以溝渠57壁面為通路瞬時通 過,由固定電位絕緣電極55往通道區域58擴展之缺乏層 減退,而使通道開通。而且,當施加所定值以上之電壓於 閘極電極G時,則閘極區域59與通道區域58以及汲極區 域53所形成之PN接合成為正向偏壓。於是,自由載子(電 洞)直接注入通道區域58及汲極區域53。其結果,在通道 區域5 8及沒極區域5 3形成分佈較多的自由載子(電洞)而 發生導電度調變(conductivity modulation),形成主電流以 低導通電阻流通。 最後’說明半導體元件由ON時轉換為〇FF時之狀 態。為將半導體元件斷開,需將閘極電極G之電位設定於 接地狀態(OV)或負電位。於是由於導電度調變,使大量存 在於汲極區域53及通道區域58之自由載子(電洞)消滅或 314656 8 591806 經過閘極區域排除於元件外。於是,通道區域5 8又被缺乏 層所充滿’再度形成擬似性P型區域,而維持耐壓,並使 主電流停止。 [發明所欲解決之課題] 如上所述,在先行之半導體裝置,係由閘極區域59 使自由載子(電洞)流入及流出以使先行之半導體裝置動作 之電流驅動型之半導體裝置。然而,在電流驅動型之半導 體裝置時,由於因存在驅動電路之電力損失等難以解決之 籲 問題而不好驅動,以致在今日之半導體市場有 MOSFET(Metal Oxide Semiconductor Field Effect Transi stor,金屬氧化半導體場效應電晶體)等之電壓驅動型之半 導體裝置之需求。因而,先行之半導體裝置雖有低電壓驅 動、低ON電阻等之優點,但,因係電流驅動,而有無法 滿足用戶需求之問題存在。 [發明内容] [用以解決課題之手段] _ 本發明之半導體裝置為有鑑於上述諸情形而為之者, 係包括:設置於構成汲極區域之一導電型半導體基體之一 個主面且以等間隔配置成互為平行之複數條溝渠、在上 述溝渠之内壁具有絕緣膜且用以充填上述溝渠内之由反向 導電型之半導體材料所形成之可變電位絕緣電極、位於上 述一個主表面之上述溝渠間之一導電型之源極區域、在上 述半導體基體為與上述源極區域相離且設置成與各上述絕 緣膜至少有一部分相鄰接之反向導電型之閘極區域,以ε 314656 9 591806 及,在上述半導體基體為位 源極區域之下部之通道區域 電位絕緣電極保持相同電位 域連接之閘極電極之電壓以 其特徵。 本發明之半導體裝置, 閘極電極施加正電壓,且在 周圍之與上述絕緣膜相鄰接 通路,為其特徵者為佳。 於上述溝渠間i至少位於上述 ,而上述閘極區域與上述可變 ,且經由施加於與上述閘極區 形成ON動作或〇FF動作,為 係以上述ON動作,是在上述 形成於上述可變電位絕緣電極 之上述通道形成一導電型之導 再者本㉟日月之半導體裝置,係以施加於上述可變電 位絕緣電極之電壓,被由上述閘極區域與上述汲極區域之 順向電壓,予以控制最大電壓,為其特徵者為佳。 再者,本發明之半導體裝置 通路為南遭度之一導電型區域, ,係以上述一導電型之導 且在上述ON動作時之上 不同之一導電型之濃度區域 述通道區域至少有2種互為 為其特徵者為佳。 [實施方式] 以下,對於本發明之半導體裝置,參照第丨至第5圖 詳細說明之。 第1圖(A)顯示本發明之半導體元件之構造之斜視 圖。第1圖(B)顯示本發明之半導體元件之構造之俯視圖。 如第1圖(A)所示,N+型之半導體基板i上面沈積有小型 之磊晶層2。此磊晶層2,由表面形成有成等間隔互為平行 之複數條溝渠7。基板1使用為汲極取出區域,磊晶層2 10 314656 591806 主要使用為汲極區域3。溝渠7之側壁由磊晶層2表面大 致垂直挖掘,其内壁形成有絕緣膜6。而且,溝渠7沈積 有,植入有p型雜質之,例如多晶矽(p〇lysilic〇n)。而,如 後所詳述,溝渠7内之多晶石夕,係在蠢晶層2表面,介由 例如鋁(A1)電性連接於閘極區域9。由此,溝渠7内之p 型多晶矽,使用為藉由閘極電極G而成電壓可變化之可變 電位絕緣電極5。另一方面,位於複數條溝渠7間之蠢晶 層2使用為通道領域8。通道區域8之表面形成有由n+型 之擴政區域所形成之源極區域4。至於,申請專利範圍内 所述之半導體基體,在本f & < 仕+貝施例係由基板1及磊晶層2所 構成。 。如第1圖(A)及第i圖⑻所示,閘極區域9,係與源 極,域4相離,且於靠接在絕緣膜6之蟲晶層2隔離一定 間^1 5又置有複數個。而,可變電彳立0 @ + 』义私位絶緣電極5,如第1圖 示,形成梳齒狀,並以γ轴方向之可變電位 下稱為轴部分)為中心而梳齒往左右X軸方向延 '、即,在本實施例,閘極區域9 位絕緣電極5之梳齒之兩端部之_:部分域與可變電 域形成與絕緣膜6為鄰接之架構。換古之,在其區 電極5之軸部分與相鄰接:電位絕緣 置,而在細部人 似_£域9為等距離之位 其次W離開希望之距離設置源極區域4。 苓照第2圖說明本發明之半邮— 造及其動作。第2 _ 牛寺肢兀件之剖面構 圖…: ()為弟1圖(b)“-a線方向之叫視 圖,第2 2圖⑻為第1圖⑻…線方向之剖視 314656 11 591806 圖(c)為第1圖(B)之c-c線方向之剖視圖。 ”帛2圖⑷所不’在磊晶層2之表面區域之中,被溝 朱7所包圍之區域即為通道區 彳 产,鼓 匕硃8,亚以前頭H為通道厚 :頭:為通道長度。亦即,通道厚度H,係 广之中之相面對之溝渠7間之間隔,通道長度L,传 才曰,沿溝渠7之側壁之由 兩托< ^ 匕兑4底面至可變電位絕緣 :之底面為止之距離。用為汲極取出區域之以型之美 反乂之月面’以例如A1層10予以有歐姆式接觸,介由此 二層丨。形成沒極電極D。另—方面,蟲晶層2表面:: 有、吧緣層之氧化矽膜12, 之接觸孔13而令A1# n A 1又在此孔化石夕膜12 、 曰11軚姆式接觸於源極區域4。為了 ^糟%成在通道區域8之導通路將電流予 量’所以’只要滿足其條件,則構成單元件二 之可受電位絕緣電極5之形狀及源極區域4之 =待後另有詳述,但,在申請專利範圍所述之導通路為 貝施例即為形成於通道區域8之主電流之通過路徑。 "圖(B)所不’在包括閘極區域9上面在内之磊晶 -、面沈積有氧化矽膜12。而在閘極區域9 :=上面形成有A1層15,並介由設在氧化…之 緣電極5之存在^ 圖中之虛線表示可變電位絕 在。如圖所不,部視圖及俯視圖中之絕緣膜 之角W雖繪成直角,但,此等為模式圖,實際上則帶圓 2亦可Y亦即,為抑制電場集中,使此等角部帶圓弧為一 般所廣範採用之作法。 — 12 314656 如第2圖(C)所 層2表面十藉古—^括閘極區域9上面在内之磊晶 存在右 石夕膜12。而在此剖面之氧化如2 4Γ形成在閑極區域9上面之接觸孔Η及形成在可變 Γ緣電極5上面之接觸跡亦即,如第二: 亦同:==係延伸Μ轴方向而形成,但,15 1…變電閘極區域9°A1層15介由接觸孔14、 而使可κ Γ、彖電極5及閘極區域9形成歐姆式接觸, -立系巴緣電極5及間極區域9保持於相同電位。 表=施^如第2圖⑷至第2_所說明,在蟲晶層2 配'、有’介由氧化梦膜12而與源極區域4大致成平行 —j A1層11及與間極區域9大致成平行配置之八丨層 5 °坪細内容雖將在後面動作原理予以敘述,但在本發明 之+導體裝置形成有,介由^層1〇之汲極端子,介由Μ 層11之源極端子,及介由^層15之開極端子的外部端 子。經在半導體裝置之外部給予源極端子、閉極端子、及 ;及極端子施加電壓而形成半導體裝置之⑽動作及OK動 作。 其次,說明本發明之半導體元件之動作原理。 首先對於半導體元件之OFF狀態予以說明。如上所 述’半導體元件之電流路徑,係由,汲極取出區域之n + i之基板1 N-型之蟲晶層2所形成之沒極區域3、在蟲 晶層2之表面區域位於複數之溝渠7間之N_型之通道區^或 8,以及N +型之源極區域4,所構成。亦即,所有之區域 均由N型區域所構成,乍看之下,在汲極電極〇施加正之 314656 13 591806 電壓1㈣電極8接地之狀態動作,則似乎無法 ff 狀態。 m /,如上所述’由源極區域4及通道區域8所形成之 N!區域與可變電位絕緣電極5之卩型區域,於⑽狀賤 時將問極電極G做成接地狀態形成與源極電極8為實質同 電位,或使閘極電極G對於源極電極8為負電位。因而, 在可變電位絕緣電極5周邊之通道區域8,由於p +型多晶 =N·型之蟲晶層2之功函數差而將使缺乏層狀似將擴大 ^圍住可變電位絕緣電極5。亦即,經將形成可變電位絕 緣電極5之溝渠7間之寬度,亦即調整通道寬度H,即藉 由從兩側之可變電位絕緣電極5所延伸之缺之層而全部掩 埋通道區域8。如後所詳述,此被缺乏層所全部掩理之通 道區域8則成為擬似性之ρ型區域。 藉由此構造,將Ν-型之沒極區域3與Ν+型之源極區 域4,以擬似性之ρ型區域之通道區域8,形成ρΝ接合分 離構造。亦即,本發明之半導體裝置,係經由在通道區域 &成擬4U生之Ρ型區域,而自當初起即為斷路狀態(〇FF 狀恶)。且’半導體元件為〇FF時,則在汲極電極有正之 電壓施加,而源極電極為接地。此時, 由:似性ρ型區域之通道區域8#N型區域之汲極區域3 f界面’有反向偏虔之施加’而在紙面下方向形成缺乏 s而此缺之層之形成狀態將左右半導體元件之 性。 其次,蒼照第3圖,對於申請專利範圍中所述之擬似 314656 14 591806 性P型區域,說明如下。第3圖(A)顯示〇ff時在通道區 域8之能帶,第3圖(B)係將〇FF時形成於通道區域8之 缺乏層模式性顯示之圖。可變電位絕緣電極5之p +型之多 晶矽區域與通道區域8之N-型之磊晶層2區域’介由絕緣 膜6形成對峙。而且,㈣極電極G形成接地狀態,將源 極電極S形成實質同電位,或使閘極電極〇對於源極電極 S為負電位。“匕’在溝渠7周邊部,由於兩者之功函數
差而形成缺乏層,而且,藉由在缺乏層内僅僅存在之少數 之自由載子(電洞)而形成P型區域。 ,具體而言,介由則u使p +型之多晶矽區域與N 型之磊晶層2區域形成相同電位,則如第3圖所示形天 能帶圖。首先,於P +型之多晶石夕區域之中,在絕緣膜二 面由於負之傾斜而形成價帶(valenceband),而對於自由章 子(電洞)則絕緣膜6之界面顯示高電位能。亦即,ρ + ^
多晶石夕區域之自由載子(電洞)無法存在於絕緣膜6界面, 而被赴彺运離絕緣膜6之方向。苴纟士果 ^ ^ 八π°果在Ρ+型之多晶石j :或之絕緣膜6界面形成殘留由離子化受體所形成
荷之狀態。於是,在P+型之多曰々 N +丄 ^•之夕日日石夕£域之絕緣膜6界面启 離子化受體所形成之貞電荷。因而,在曰 2區域需要有’與由離子化受體所形成之負電荷成::層 由離子化施體所形成之正電荷。所以,通道以或 由絕緣膜6界面形成缺乏層化。 、'斤 然而,由於通道區域8之雜質濃度為1〇χ 1〇 / , 程度’厚度為! ”程度,所以變成由以包圍通道區 314656 15 的方式所形成的可變電位絕緣電極 全 — ^ m ®之缺乏層所完 =有。貫際上之情形是,僅在通道區域8的缺乏層化之 狀恶下’仍無法確保可與離子化受體平衡之正電荷,所以 通道區域8内也形成尚存在少數 廿隹ν数之自由載子(電洞)。因而, 曰°圖所不’ Ρ +型之多晶⑦區域内之離子化受體與Ν-型之蠢 ::2内之自由載子(電洞)或離子化施體成對,形成電場。 —果,由絕緣膜6界面所形成之缺乏層成為ρ型區域, 而被此缺乏層所充滿之通道區域8亦成為ρ型之區域。 处其次,對於半導體元件之由0冗時轉換為ON時之狀 :::次明。貫先’在閘極電極G介由閘極端子由接地狀 純加正之電壓。此時,如第2圖(〇所示,〜層Η,介 由接觸孔Μ、16而與可變電位絕緣電極$及閘極區域$ 為有歐姆式接觸。目而,可變電位絕緣電極5介由閑極電 極G而〜加有電壓。而’在擬似性ρ型區域之通道區域8 乂、巴、、彖膜6為絕緣層使用,而在與可變電位絕緣電極$鄰 :之:道區域8形成導通路。於是’汲極區域3與源極區 知、“由通道區域8之導通路而導通,隨之自由載子(電子 由源極區域4往沒極區域3移動,主電流開始流動。 兹就形成導通路之通道區域8予以說明。如上所述, 於OFF時介由閘極端子經將閘極電極g做成接地狀綠或认 予問極電極G施加負電&,則通道區域8成為擬似性之°ρ 型區域。而為使半導體裝置執行ON動作,則在閘極電極 G她加正之電壓。此時,在閘極電極g施加正之電位 P +型之多晶石夕區域之電位形成較N-型之蠢晶層2區域之 314656 16 591806 電位為正電位之狀態。因而,於半導體元件之0N時,在 與擬似性之P型區域之通道區域8之料膜6鄰接之面將 圯成N型之導通路’介由該導通路而自由載子(電子)由源 極區域4往汲極區域3移動,於是主電流開始流動。此時’,、 在通道區48至少形成2個濃度不同之n型區域,而上述 之導通路存在有高濃度之電子形成低電阻,所以 必應介由導電路流動。 ^,丨L5厅' 本發明之半導體元件,在與上述〇N時之動作之同 時,對於閘極電極G由接地狀態施加正之電壓,而且,藉 由給予閉極電極G施加所定值以上之電壓,則由閉極㈣ 9’有自由載子(電洞)之導入。亦即,由間極區域9旬及極 區域3所形成之PN接合成為正向偏墨。於是,自由載子(電 洞)直接注入汲極區域3 ’使汲極區域3有較多自由載子(電 洞)分佈而產生導電度調變,以使主電流變成以低〇n電阻 流動。如待後有所詳述’由於此〇N時之動作,本發明之 半冷體兀件然主要為電壓驅動,但亦可謂兼具有電流 驅動功能之元件。 最後°兒明,半導體元件由〇N時轉換為off時之狀 態。欲將半導體it件關斷,可將閘極電極G之電位做成接 地狀恶(OV)或負電位。此時,與一般之M〇SFET 一樣,形 成方、L L區域8之導通路消滅,而再度由於汲極區域3與 擬似)1 P型區域之通道區域8所形成之PN接合分離構 ^而回到斷路狀態(OFF狀態)。至於在汲極區域3,由於 導電度調變而大量存在之自由載子(電洞),則有消滅或經 314656 由閘極區域9排除於元件外。 本發明,由於呈亡L、ι、 之效果,it 7¾ r^、,、 A之構造,可獲得,低電壓驅動 極二::::時之電阻為低電阻之效果,以及,在閘 護功能之效果。《間形成PN接合而可獲得具有湧流保 第1胃於本發明之半導體裝置為低電壓驅動之效 果,予以說明。如上所 所述,本發明之半導體裝置,以通道 為擬似性p型區域形成PN接合分離構造,自杏初 起即為斷路狀態(〇FF狀態)。然m行之技術述^ :已说明’擬似性P型區域之通道區域8,於⑽動作中, "由閘極端子給閘極電極施加正電位而回到N型區域。因 而,在ON動作剛完成後之通道區域8 域形成N型之導通路,但,1德, 、 八後在已形成N型區域之通 道區域8形成高濃度之N型之導通路。於是,汲極區域3 與源極區域4介由通道區域8之導通路而導通,自由載子 (電子)由源極區域4往汲極區域3移動,主電流開始流通。 具體而言,第4圖為電壓_電流特性圖,顯示本發明之 以貝線表示之導電度調變型MOSFET,以一點間斷線表示 之 IGBT(Insulated Gate Bipolar Transist〇r,絕緣閘極雙載 子電晶體),及以二點間斷線表示之MOSFET。其中,IGB丁 及MOSFET為電壓驅動型之半導體元件,而本發明之導電 度調變型MOSEET則主要為電壓驅動型,並兼具電流驅動 型之特性之半導體兀件。例如圖中所示,先行之電壓驅動 型之半導體元件之情形時,雖然亦有使用目的、用途等之 314656 18 :碭,但均以一點間斷線與二點間斷線之交又點之電壓為 土準。在閘極-源極間之電壓為〇到該交又點所示之電壓為 二二利用MOSFET,而在交叉點以上之電壓時則利用 然而,如圖所*,本發明之導電度調變s M0SFET主 要為電壓驅動型,且為低電壓 , ^又在弟2之效果中亦 ΠΓ說明,於⑽時之電阻極低,且兼具有電流驅動 之特性,所以可以低電麼而獲得大電流。例士。,與具有
相冋程度之能力特性之M0SFET比較時,相對於M0SFET 之驅動動電壓為1GV程度,而本發明之導電度調變型 M〇SFET之驅動電壓僅為1V程度。亦即,本發明,妳使 通道區域8變化為擬似性P型區域❹型區域,而 了低電壓驅動之效果。 ' 、第2,對於本發明之〇N時之電阻為低電阻之效果, 予以^明。如第2圖(B)所示,本發明之半導體裝置,經於 〇::時及0N時剛實施後,在與擬似性P型區域之通道區 或之絕緣膜6鄰接之面形成導通路,使源極區域*旬及 極區域3導通而完成⑽時之動作。於是,自由載子(電子 介由導通路由源極區域4往沒極區域3移動而產… ^此時…般之溝渠閘極型之_fet,由於位於溝準 :域下部之沒極區域,亦即漂移區域之寄生電阻,形成〇: k之電阻無法降到一定值以下之構造。 極(/施加之半裝置’則,如上所述,在閘極電 ^ 17 &以上之電壓’則由閘極區域9導入自由載 314656 19 子(電洞)。而由閘極區域9與汲極區域3所形成之PN接合 成為正向偏壓,使自由載子(電洞)直接注入汲極區域3。於 是,在漂移區域之汲極區域3分佈許多的自由載子(電洞) 而產生導電度調變,使主電流以低ON電阻流動。 具體而言,第5圖(A)係,為求第4圖中以實線顯示之 導電度調變型MOSFET之電壓-電流特性之實驗資料。第5 圖(B)係為求第4圖二點間斷線顯示之MOSFET的電壓-電 流特性之實驗資料。如第5圖(A)所示,導電度調變型 MOSFET,於流動1.0A之電流時,大約有137mV之ON電 壓。所以導電度調變型MOSFET於ON動作時之電阻值為 0.137Ω程度。另一方面,如第5圖(B)所示,MOSFET則 於流動1 ·0Α之電流時,約有8.09V之ON電壓。所以, MOSFET於ON動作時之電阻值為8.09Ω程度。由此實驗 資料亦可知,本發明之導電度調變型MOSFET於ON時之 電阻為低電阻。 亦即,按本發明,則形成於通道區域8之導通路的ON 時之寄生電阻雖與通常之MOSFET —樣會發生,但,可實 現降低寄生電阻之最大起因之,於漂移區域之寄生電阻。 其結果,按本發明,則主要雖為電壓驅動,但,由於兼具 電流驅動之特性,所以,可實施於ON時之電阻為低電阻 之效果。 第3,說明本發明由於在閘極區域與源極區域之間形 成PN接合而具有湧流電流保護功能之效果。首先,如通常 之MOSFET般之電壓驅動型之半導體元件,係按施加於閘 20 314656 591806 極:源極間之電壓而調整主電流。而由於在閘極_源極間施 加過夕之私壓,則會發生湧流電流而導致破壞半導體裝置 之問題。因而,通常之MOSFET等之半導體元件,則靠 用保險絲等之保護電路,來因應湧流電流。 但,按本發明之半導體元件,則如上所述,介由A1 層15與可變電位絕緣電極5及閘極區域9形成歐姆式接 觸而可、艾電位絕緣電極5則隨施加於閘極電極G之電壓 而义動如第2圖(C)所示,由閘極區域9與汲極區域 3所七成之PN接合區域’與介由絕緣膜6而可變電位絕緣 電極5與問極區域9對峙之區域,形成並聯電路。亦即、, 在可又電位、、、巴緣電極5,到_ ^值為纟,雖會藉由在問極 電極G絲電壓以施加電壓,但,在州接合之正向偏壓 值以上打,則不會施加該電壓值以上之電壓。 具體而言,如第5圖(A)所示,可知,按本發明 度調變型MOSFET,則與主雷、、古 ^ J 一王冤/瓜之大小無關,即使施加一 定Ϊ以上之驅動電壓,所流之主電流之大小Μ乃受限於所 設疋之上限之一定值。 因而,可變電位絕緣電極5不致於被施加一定電舞以 上之電壓’而形成於通道區域8之導通路寬度亦受到:定 =制。其結果…導通路而流於源極區域4與汲極區 主電流:不致於流過-定之電流容量以上。所以, 心本兔明之半導體兀件,則無需與保險絲等之保護 用’即可實現渴流電流的保護功能。 主電流,亦可按絕緣膜6之膜厚等來調整,可按所需 314656 21 591806 用途’以任意之設計變更來加以因應。而且, 雖係按申請專利範圍中所述’將一導電型為心反向導 電型為P型予以說明,但,相反的,將—導電型做為p型, 反向¥電型做為N型’亦可獲得同樣之效果。盆 逸脫本發明之要旨之範圍内,可有種種之變更。 [發明之效果] 如上所述,第U,本發明之半導體裳置 電極施加正電壓或負電壓(或接地問: 形成+導體裂置之ON動作或〇FF動作。然後, 極做成接地狀態或負電位1 電 之P型區域即做成⑽動作。另—方t域形成擬似性 面給與閘極電極施 加正電壓,則使通道區域由擬似 衿 孓區域回到N型區 按本發明剛做成^時及⑽ 為Μ似性之P型區域,但直 曼隹 ,,.^ x ,、後即形成N型區域。藉由上述 做法’在N-型區域之通道區域 曲 31 使源極區域與沒極區域導通…;N型導電路’ 電奚即可在通道區域形成導 · 動。 峪所以,可貫現低電壓驅 第2為,按本發明之半導 雷炻芬. 千V肢扁置,則因可變電位絕緣 電位㈣同—A1層形成歐姆式接觸,所以,可變 電位、、、巴緣電極之電壓隨施加於間極電極之電麼 。 而,經在與覆蓋可變電位絕緣 " 通道區祕V Λ、f S 家私極周圍之絕緣膜相鄰接之 作⑽動作。此時,由閉極區域將:由域導通,做 -飞财自由載子(電洞)注入漂 314656 22 591806 私區域之及極區域,則在汲極區域發生導電度調變為其特 U。藉上述方式,本發明由於可大幅度抑制汲極區域之寄 生甩阻所以,就半導體元件全體而言,亦可實現0N時 之低電阻動作。 第3為,本發明之半導體裝置,施加於可變電位絕緣 電極之電壓與施加於閘極之電壓有所不同,以一定值以上 之电I不致於被施加為其特徵。亦即,閘極區域與汲極區 域所形成之PN接合區j:或’與介由絕緣膜而可變電位絕緣 電極^與閘極區域對峙之區域為並聯電路。而I,施加於 可變電位絕緣電極之電壓受此pN接合之正向偏壓所控 制形成PN接合之正向偏壓以上之電壓不致施加於可變 電位、、、巴緣电極之構造。因而,一定電壓以上之電壓不致施 加於可k電位、絕緣電才虽,形成於通道區域《導通路寬度亦 =、定之限制。其結果’介由導通路流於源極區域與沒極 :域之主電流,不致於流過一定以上之電流容量。所以, 按本卷月之半導體元件,無需併用保險絲等之保護電路即 可實現湧流電流的保護功能。 [圖式簡單說明] 、第1圖··為說明本發明之半導體裝置之(A)斜視圖、(B) 俯視圖。 、第2圖·為說明本發明之半導體裝置之(A)剖視圖、(B) 剖視圖、(C)剖視圖。 第3圖·為說明本發明之半導體裝置之(a)能帶圖、(B) 用以說明OFF時之通道區域之圖。 314656 23 591806 第4圖·為說明本發明之半導體裝置之電壓-電流特性 圖。 第5圖··為說明第4圖所示特性圖之(A)實驗資料、(b) 實驗資料。 第6圖為說明先行之半導體裝置之(A)斜視圖、(b) 俯視圖。 、弟7圖··為說明先行之半導體裝置之(a)剖視圖、(b) 剖視圖。 2 Ν-型磊晶層 4 源極區域 6 絕緣膜 8 通道區域 Α1層 氧化矽膜 接觸孔 52 Ν-型磊晶層 54 源極區域 56 絕緣膜 58 通道區域 G 閘極電極 S 源極電極 L 通道長度 1 Ν+型半導體基板 3 沒極區域 5 可變電位絕緣電極 7 溝渠 9 閘極區域 10、 11 、15 、 60 、 61 12、 62 13 > 14 、16 51 Ν+型半導體基板 53 汲極區域 55 固定電位絕緣電極 57 溝渠 59 閘極區域 D 及極電極 Η 通道厚度 314656

Claims (1)

  1. 591806 拾、申諝蓴利範菌 1· 一種半導體裝置,包括: 設置於構成汲極區域之一導電型半導體基體之一 個主面,且以等間隔配置成互為平行之複數條溝渠; 在上述溝渠之内壁具有絕緣膜,且用以充填上述溝 渠内之由反向導電型之半導體材料所形成之可變 絕緣電極; 源極區域; 在上述半導體基體為與上述源極區域相離,且設置 成與各上述絕緣膜至少有一部分相鄰接《反向導電型 之閘極區域,以及, 、,在上述半導體基體為位於上述溝渠間,且至少位於 上述源極區域之下部之通道區域,其中, 上述間極區域與上述可變電位絕緣電極保持相同 且經由施加於與上述問極區域連接之閘 -壓以形成ON動作或0FF動作者。 才之 '::請:使:第1項之半導雜裝置,其中,上述- 位或 I閘極電極對於上述源極電極形成相同電 之:6t ’以使上述一導電型之通道區域形成擬似性 之反向導電型區域者。 u 3· t申請專利範㈣Μ之半導體裝置 動作,係在上述閉極電極施加正電 上:〇Ν 且在形成於上述 3J4656 25 了鲶電位絕緣電極周圍之與上述絕緣膜相鄰接之上述 通道形成一導電型之導通路者。 4.如申請專利範圍第3項之半導體裝置,其中,上述 ^之導通路為高濃度之—導電型區域,在上述ON動 守之上述通道區域至少有2種互為不同之一導電型 之》辰度區域者。 5 ·如申請專利範圍第3項 n以 只心千V月豆裝置,其中,施加於上 迷可受電位絕緣電極之«,被由上述閘極區域盘上述 及極區域之順向電壓’予以控制最大電壓者。 6·如申請專利範圍第3項之半導 . ^ ^ ^ V體哀置,其中,上述汲極 &域為導電度調變者。 7 ·如申請專利範圍第1項半 丁守饈衷置,其中,上述閘極 極區域與上述可變電位絕緣電極,係在上述一主表面上 介由金屬材料連接者。 ^ 314656 26
TW092112526A 2002-06-14 2003-05-08 Semiconductor device TW591806B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002173774A JP2004022700A (ja) 2002-06-14 2002-06-14 半導体装置

Publications (2)

Publication Number Publication Date
TW200308100A TW200308100A (en) 2003-12-16
TW591806B true TW591806B (en) 2004-06-11

Family

ID=29996470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092112526A TW591806B (en) 2002-06-14 2003-05-08 Semiconductor device

Country Status (5)

Country Link
US (1) US6809354B2 (zh)
JP (1) JP2004022700A (zh)
KR (1) KR100577950B1 (zh)
CN (1) CN1276517C (zh)
TW (1) TW591806B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
JP4785109B2 (ja) * 2004-03-29 2011-10-05 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2005286055A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006228906A (ja) * 2005-02-16 2006-08-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR100766668B1 (ko) * 2006-06-01 2007-10-11 닛산 지도우샤 가부시키가이샤 반도체 장치 및 그 제조 방법
KR100769139B1 (ko) * 2006-10-16 2007-10-22 동부일렉트로닉스 주식회사 파워 모스에프이티
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
JP2008270492A (ja) * 2007-04-19 2008-11-06 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP6177154B2 (ja) * 2013-07-16 2017-08-09 株式会社東芝 半導体装置
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
JP6817116B2 (ja) * 2017-03-14 2021-01-20 エイブリック株式会社 半導体装置
JP6830390B2 (ja) * 2017-03-28 2021-02-17 エイブリック株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430315A (en) * 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current
US5405794A (en) * 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6211018B1 (en) * 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device

Also Published As

Publication number Publication date
US20040031993A1 (en) 2004-02-19
TW200308100A (en) 2003-12-16
CN1276517C (zh) 2006-09-20
KR20030096074A (ko) 2003-12-24
CN1469487A (zh) 2004-01-21
US6809354B2 (en) 2004-10-26
KR100577950B1 (ko) 2006-05-10
JP2004022700A (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
TW591806B (en) Semiconductor device
CN102856182B (zh) 制造绝缘栅极半导体装置的方法及结构
JP2606404B2 (ja) 半導体装置
JP4930904B2 (ja) 電気回路のスイッチング装置
CN101567373B (zh) 双方向元件及其制造方法
US8816419B2 (en) Semiconductor device
CN103579339A (zh) 半导体器件
JP2001244461A (ja) 縦型半導体装置
CN104157648B (zh) 具有开关元件和续流二极管的半导体装置及其控制方法
TW523928B (en) Semiconductor device
CN110400839A (zh) 半导体装置以及半导体装置的制造方法
JP2004022700A5 (zh)
CN104282745B (zh) 半导体器件以及改善半导体器件的击穿电压的方法
TWI224871B (en) Semiconductor device
JP3284120B2 (ja) 静電誘導トランジスタ
CN109755310A (zh) 一种分栅结构的功率晶体管
CN208690257U (zh) 电路和电子设备
JPH01253278A (ja) 半導体装置
CN207398150U (zh) 功率半导体器件
TW200903802A (en) Semiconductor device having a fin structure and fabrication method thereof
CN107910270A (zh) 功率半导体器件及其制造方法
CN207781610U (zh) 功率半导体器件
JP2018181933A (ja) 半導体装置
CN207781609U (zh) 功率半导体器件
CN207781611U (zh) 功率半导体器件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees